JPH0653338A - 半導体装置の配線構造 - Google Patents

半導体装置の配線構造

Info

Publication number
JPH0653338A
JPH0653338A JP20398992A JP20398992A JPH0653338A JP H0653338 A JPH0653338 A JP H0653338A JP 20398992 A JP20398992 A JP 20398992A JP 20398992 A JP20398992 A JP 20398992A JP H0653338 A JPH0653338 A JP H0653338A
Authority
JP
Japan
Prior art keywords
aluminum wiring
wiring layer
aluminum
layer
signal line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20398992A
Other languages
English (en)
Inventor
Hiromi Notani
宏美 野谷
Harufusa Kondo
晴房 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP20398992A priority Critical patent/JPH0653338A/ja
Publication of JPH0653338A publication Critical patent/JPH0653338A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【目的】 電流許容値の大きなアルミニウム配線を有す
る半導体装置の配線構造において、ヒロックの発生を防
止する。 【構成】 電流許容値の大きなアルミニウム配線は第1
アルミニウム配線層101a,101bと第2アルミニ
ウム配線層102a,102bを含む。第2アルミニウ
ム配線層102a,102bは、それぞれスルーホール
103a〜103dを通じて第1アルミニウム配線層1
01aと101bを接続する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、半導体装置の配線構
造に関し、特に電流許容値の大きなアルミニウム配線を
有する半導体集積回路装置の配線構造に関するものであ
る。
【0002】
【従来の技術】図3は、従来の半導体集積回路装置にお
けるアルミニウム配線の平面的配置を示す平面図であ
る。図4は図3のIV−IV線に沿った断面図である。
これらの図を参照して従来の半導体集積回路装置におけ
るアルミニウム配線構造について説明する。
【0003】半導体基板1の上には絶縁層2を介在して
アルミニウム配線層からなる第1の信号線110と第2
の信号線200が形成されている。第1の信号線110
には大電流が流れる。そのため、第1の信号線110は
配線幅の太いアルミニウム配線層から構成される。第1
の信号線110と第2の信号線200の上には絶縁層3
を介在して上層のアルミニウム配線層からなる第3の信
号線300が形成されている。
【0004】第1の信号線110には、下層のアルミニ
ウム配線層を形成後の製造工程においてヒロック111
a、111b、111cが発生している。ここで、ヒロ
ックとは、アルミニウムおよびアルミニウム合金からな
る膜の表面から熱処理により固相成長するアルミニウム
の突起物のことを言う。そのアルミニウムの突起物の成
長は膜の圧縮応力に起因する。ヒロックに起因して層間
絶縁膜がその上のレジスト膜の表面から突出した場合、
スルーホールの形成時に層間絶縁膜がエッチング除去さ
れる。これにより、ヒロックが露出し、上層のアルミニ
ウム配線層との間でショート不良を起こす。
【0005】たとえば、図3に示されるように、横方向
にヒロック111aが生じたことによって、第1の信号
線110と第2の信号線200との間でショートが起こ
る。また、図4に示されるように、上方向にヒロック1
11cが生じたことによって上述のスルーホール形成工
程において層間絶縁膜からヒロック111cが露出す
る。これにより、第1の信号線110と第3の信号線3
00の層間ショートが起こる。
【0006】
【発明が解決しようとする課題】従来のアルミニウム配
線構造は以上のように構成されているの。そのため、下
層のアルミニウム配線層を形成した後の製造工程におい
て、配線幅の太い下層のアルミニウム配線層にヒロック
が生じた場合、隣接する下層アルミニウム配線層同士、
または下層のアルミニウム配線層とそれに交差する上層
のアルミニウム配線層の間でショートが起こる等の問題
があった。
【0007】そこで、この発明の目的は、上記のような
問題点を解消することであり、電流許容値の大きなアル
ミニウム配線を有する配線構造において、ヒロックの発
生を防止することである。
【0008】
【課題を解決するための手段】この発明に従った配線構
造は、電流許容値の大きなアルミニウム配線を有する半
導体装置の配線構造において以下のことを特徴とする。
アルミニウム配線が第1アルミニウム配線層と第2アル
ミニウム配線層とを含む。複数の第1アルミニウム配線
層が互いに第1の方向に延びる。第2アルミニウム配線
層は、第1アルミニウム配線層の間を接続し、第1の方
向と交差する第2の方向に延びるように第1アルミニウ
ム配線層の上に形成されている。
【0009】
【作用】この発明においては、大電流が流れるアルミニ
ウム配線が複数の第1アルミニウム配線層を備えてい
る。そのため、ヒロックが生じない程度の配線幅で第1
アルミニウム配線層を複数本、形成することにより、電
流許容値の大きなアルミニウム配線を得ることができ
る。また、この発明においては、第1アルミニウム配線
層の上方に形成される第2アルミニウム配線層が第1ア
ルミニウム配線層の間を接続する。そのため、複数の第
1アルミニウム配線層の各々の電流密度が第2アルミニ
ウム配線層の接続によって均等に保たれ得る。
【0010】
【実施例】以下、この発明の一実施例を図について説明
する。
【0011】図1は、この発明に従った半導体集積回路
装置のアルミニウム配線構造の平面的配置の一実施例を
示す平面図である。図2は、図1のII−II線に沿う
断面図である。これらの図を参照して、半導体基板1の
上には絶縁層2を介在して第1アルミニウム配線層10
1a,101bとアルミニウム配線層からなる第2信号
線200が形成されている。第1アルミニウム配線層1
01aと101bは第1信号線100を構成する。第1
アルミニウム配線層101aと101bは互いに平行に
延びる。第1アルミニウム配線層101a,101bと
第2信号線200の上には絶縁層3を介在して上層のア
ルミニウム配線層からなる第3信号線300が形成され
ている。
【0012】隣り合う第1アルミニウム配線層101a
と101bは上層の第2アルミニウム配線層102a,
102bによって接続されている。第2アルミニウム配
線層102aはスルーホール103aを通じて第1アル
ミニウム配線層101aに、スルーホール103bを通
じて第1アルミニウム配線層101bにそれぞれ接続さ
れている。また、第2アルミニウム配線層102bは、
スルーホール103cを通じて第1アルミニウム配線層
101aに、スルーホール103dを通じて第1アルミ
ニウム配線層101bにそれぞれ接続されている。第2
アルミニウム配線層102aと102bは第1アルミニ
ウム配線層101aと101bの延びる方向と交差する
方向に延びている。
【0013】第1信号線を構成するアルミニウム配線の
電流許容値は、第1アルミニウム配線層101aと10
1bの電流許容値の和となる。第1アルミニウム配線層
101aと101bは、それぞれ、スルーホール103
a〜103dを通じて上層の第2アルミニウム配線層1
02a,102bに接続されているので、その電流密度
が不均一になることはない。このように、アルミニウム
配線の電流許容値は第1アルミニウム配線層の数に比例
して増加し、分割された第1アルミニウム配線層を互い
に接続する箇所が多いほど、電流密度は均等に保たれ
る。
【0014】上記実施例では、複数の下層のアルミニウ
ム配線層を形成し、それらを互いに上層のアルミニウム
配線層を介在して接続する場合を示している。しかしな
がら、3層以上のアルミニウム配線層を用いる半導体集
積回路装置においては、複数の分割された中間層のアル
ミニウム配線層をところどころで接続するために、上層
のアルミニウム配線層と下層のアルミニウム配線層との
両方をその接続配線として用いることができる。
【0015】
【発明の効果】以上のように、この発明によれば、電流
許容値の大きなアルミニウム配線をヒロックが生じない
程度の配線幅を有する複数本のアルミニウム配線層で構
成し、異なる層のアルミニウム配線層を介在してそれら
を互いに接続するように構成したので、ヒロックに起因
する配線層間のショート不良が発生しなくなり、製造歩
留が向上するという効果がある。
【図面の簡単な説明】
【図1】この発明の配線構造の平面的配置の一実施例を
示す平面図である。
【図2】図1のII−II線に沿う断面図である。
【図3】従来のアルミニウム配線構造の平面的配置を示
す平面図である。
【図4】図3のIV−IV線に沿う断面図である。
【符号の説明】
100 第1信号線 101a,101b 第1アルミニウム配線層 102a,102b 第2アルミニウム配線層 103a,103b,103c,103d スルーホー

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 電流許容値の大きなアルミニウム配線を
    有する半導体装置の配線構造において、 前記アルミニウム配線が、互いに第1の方向に延びる複
    数の第1アルミニウム配線層と、前記第1アルミニウム
    配線層の間を接続し、前記第1の方向と交差する第2の
    方向に延びるように前記第1アルミニウム配線層の上に
    形成された第2アルミニウム配線層とを含むことを特徴
    とする、半導体装置の配線構造。
JP20398992A 1992-07-30 1992-07-30 半導体装置の配線構造 Pending JPH0653338A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20398992A JPH0653338A (ja) 1992-07-30 1992-07-30 半導体装置の配線構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20398992A JPH0653338A (ja) 1992-07-30 1992-07-30 半導体装置の配線構造

Publications (1)

Publication Number Publication Date
JPH0653338A true JPH0653338A (ja) 1994-02-25

Family

ID=16482942

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20398992A Pending JPH0653338A (ja) 1992-07-30 1992-07-30 半導体装置の配線構造

Country Status (1)

Country Link
JP (1) JPH0653338A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6310542A (ja) * 1986-07-01 1988-01-18 Nec Corp 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6310542A (ja) * 1986-07-01 1988-01-18 Nec Corp 半導体装置

Similar Documents

Publication Publication Date Title
KR100337062B1 (ko) 반도체장치및그제조방법
US6133141A (en) Methods of forming electrical connections between conductive layers
JPH0653338A (ja) 半導体装置の配線構造
JPH0713962B2 (ja) 多層配線構造を有する半導体装置
JP3169254B2 (ja) 多層配線基板
JP3270863B2 (ja) 半導体装置
JPH05226475A (ja) 半導体装置の製造方法
JPS6211505B2 (ja)
JP2762844B2 (ja) 半導体装置
JP3435317B2 (ja) 半導体装置の製造方法及び半導体装置
JP3143957B2 (ja) 半導体集積回路装置
JP2534714B2 (ja) 半導体装置
JPS5867043A (ja) 半導体装置の装造方法
JPH0888320A (ja) 半導体装置及びその製造方法
JP2551077B2 (ja) 半導体集積回路装置
JPH0536844A (ja) 半導体装置
JPS6043845A (ja) 多層配線部材の製造方法
JPS60124950A (ja) 多層配線構造を有する半導体装置
JPH0618195B2 (ja) 集積回路装置
JPH0645448A (ja) 半導体装置
JPH079933B2 (ja) 半導体装置の製造方法
JPH01162349A (ja) 半導体装置の製造方法
JPH0536849A (ja) 半導体装置
JPH05160277A (ja) 半導体装置
JPH04348054A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19980512