JPH0653759A - 差動増幅器 - Google Patents
差動増幅器Info
- Publication number
- JPH0653759A JPH0653759A JP4201679A JP20167992A JPH0653759A JP H0653759 A JPH0653759 A JP H0653759A JP 4201679 A JP4201679 A JP 4201679A JP 20167992 A JP20167992 A JP 20167992A JP H0653759 A JPH0653759 A JP H0653759A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- differential amplifier
- input
- current mirror
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 7
- 230000000295 complement effect Effects 0.000 claims description 2
- 230000008878 coupling Effects 0.000 abstract description 2
- 238000010168 coupling process Methods 0.000 abstract description 2
- 238000005859 coupling reaction Methods 0.000 abstract description 2
- 230000003321 amplification Effects 0.000 description 5
- 238000003199 nucleic acid amplification method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】複数の差動増幅回路が多段に直結された差動増
幅器において、入力ＤＣオフセット電圧による、信号波
形の歪や後段の差動増幅回路での増幅動作停止を防ぐ。 【構成】従来の多段直結型差動増幅回路３にカレントミ
ラー回路９，１０，１１と抵抗１２，１３および容量１
４とを付加する。カレントミラー回路９，１０，１１お
よび容量１４で得られる電流のＤＣ帰還により、入力Ｄ
Ｃオフセット電圧を補正する。
幅器において、入力ＤＣオフセット電圧による、信号波
形の歪や後段の差動増幅回路での増幅動作停止を防ぐ。 【構成】従来の多段直結型差動増幅回路３にカレントミ
ラー回路９，１０，１１と抵抗１２，１３および容量１
４とを付加する。カレントミラー回路９，１０，１１お
よび容量１４で得られる電流のＤＣ帰還により、入力Ｄ
Ｃオフセット電圧を補正する。
Description
【０００１】
【産業上の利用分野】本発明は、差動増幅器に関し、特
に、オフセット電圧が小さくかつ広帯域な信号を増幅す
る多段直結型差動増幅器に関する。
に、オフセット電圧が小さくかつ広帯域な信号を増幅す
る多段直結型差動増幅器に関する。
【０００２】
【従来の技術】この種の従来の多段直結型差動増幅器
は、その一例の回路図を図２に示すように、信号入力端
子１を介して第１入力端２１に入力される入力信号電圧
Ｖi が多段直結型差動増幅回路３で差動増幅され、信号
出力端子４，５に出力電圧ＶO1，ＶO2として出力される
構成となっている。多段直結型増幅回路３の第２入力端
２０には、定電圧源２により直流バイアス電圧が与えら
れている。
は、その一例の回路図を図２に示すように、信号入力端
子１を介して第１入力端２１に入力される入力信号電圧
Ｖi が多段直結型差動増幅回路３で差動増幅され、信号
出力端子４，５に出力電圧ＶO1，ＶO2として出力される
構成となっている。多段直結型増幅回路３の第２入力端
２０には、定電圧源２により直流バイアス電圧が与えら
れている。
【０００３】一般に、差動増幅器においては、第１入力
端と第２入力端との間にＤＣオフセットのないバイアス
電圧をかけることが理想であるが、実際にはＤＣオフセ
ットを零にすることはできない。今、多段直結型差動増
幅回路３の第１入力端２１と第２入力端２０との間の入
力ＤＣオフセット電圧をΔＶI とすると、信号出力端子
４と信号出力端子５との間の出力ＤＣオフセット電圧Δ
Ｖ0 は、ｊ段目の差動増幅回路の電圧利得をＶvj（ｊ＝
１，２，…ｎ）とすると、次の式で与えられる。
端と第２入力端との間にＤＣオフセットのないバイアス
電圧をかけることが理想であるが、実際にはＤＣオフセ
ットを零にすることはできない。今、多段直結型差動増
幅回路３の第１入力端２１と第２入力端２０との間の入
力ＤＣオフセット電圧をΔＶI とすると、信号出力端子
４と信号出力端子５との間の出力ＤＣオフセット電圧Δ
Ｖ0 は、ｊ段目の差動増幅回路の電圧利得をＶvj（ｊ＝
１，２，…ｎ）とすると、次の式で与えられる。
【０００４】
【０００５】式より出力ＤＣオフセット電圧ΔＶ
0 は、入力ＤＣオフセット電圧ΔＶI を多段接続された
各差動増幅回路の総合電圧利得倍される。従って、差動
増幅回路の段数を増加して電圧利得を高くした場合、あ
るいは、各段の差動増幅回路の電圧利得を高くした場合
には、ＤＣオフセットによる信号波形の歪が生じやすく
なる。はなはだしい場合は、後段の差動増幅回路で、あ
る段以降差動増幅しなくなる。
0 は、入力ＤＣオフセット電圧ΔＶI を多段接続された
各差動増幅回路の総合電圧利得倍される。従って、差動
増幅回路の段数を増加して電圧利得を高くした場合、あ
るいは、各段の差動増幅回路の電圧利得を高くした場合
には、ＤＣオフセットによる信号波形の歪が生じやすく
なる。はなはだしい場合は、後段の差動増幅回路で、あ
る段以降差動増幅しなくなる。
【０００６】
【発明が解決しようとする課題】上述した従来の多段直
結型の差動増幅器は、差動増幅回路の段数を増やし電圧
利得を高くした場合、又は、各段の電圧利得を高くした
場合などには、ＤＣオフセットによる信号波形の歪が大
きくなる、あるいは、後段の差動増幅回路である段以降
差動動作しなくなるという問題点があった。
結型の差動増幅器は、差動増幅回路の段数を増やし電圧
利得を高くした場合、又は、各段の電圧利得を高くした
場合などには、ＤＣオフセットによる信号波形の歪が大
きくなる、あるいは、後段の差動増幅回路である段以降
差動動作しなくなるという問題点があった。
【０００７】本発明は以上の従来の差動増幅器における
問題点に鑑みてなされたものであって、入力のＤＣオフ
セット電圧に起因する出力信号波形の歪が少く、増幅停
止などの動作不良の起ることのない多段直結型差動増幅
器を提供することを目的とする。
問題点に鑑みてなされたものであって、入力のＤＣオフ
セット電圧に起因する出力信号波形の歪が少く、増幅停
止などの動作不良の起ることのない多段直結型差動増幅
器を提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明の差動増幅器は、
第１の入力端に外部からの入力信号が入力され、容量を
介して接地線に接続された第２の入力端に、一端が電源
線に接続された第１の抵抗回路と一端が前記接地線に接
続された第２の抵抗回路とにより電源電圧を分圧して得
られる直流バイアス電圧が与えられ、前記入力信号を差
動増幅して互いに相補の２つの信号を出力する第１の差
動増幅回路と、コレクタ電極に第１の負荷回路が設けら
れベース電極に前記第１の差動増幅回路の一方の出力信
号が入力される第１のトランジスタと、コレクタ電極に
第２の負荷回路が設けられベース電極に前記第１の差動
増幅回路の他方の出力信号が入力される第２のトランジ
スタとを、エミッタ電極を共通にして差動対接続してな
る第２の差動増幅回路と入力端が前記第１の負荷回路を
介して前記第１のトランジスタのコレクタ電極に接続さ
れる第１のカレントミラー回路と、入力端が前記第２の
負荷回路を介して前記第２のトランジスタのコレクタ電
極に接続される第２のカレントミラー回路と、出力端が
前記第１のカレントミラー回路の出力端に接続され、入
力端が前記第２のカレントミラー回路の出力端に接続さ
れた第３のカレントミラー回路とを含み、前記第１のカ
レントミラー回路の出力端と前記第３のカレントミラー
回路の出力端とを前記第１の差動増幅回路の前記第２の
入力端に接続し、前記第２の差動増幅回路の前記第１の
トランジスタのコレクタ電極および前記第２の差動増幅
回路の前記第２のトランジスタのコレクタ電極から出力
信号を取り出すように構成されている。
第１の入力端に外部からの入力信号が入力され、容量を
介して接地線に接続された第２の入力端に、一端が電源
線に接続された第１の抵抗回路と一端が前記接地線に接
続された第２の抵抗回路とにより電源電圧を分圧して得
られる直流バイアス電圧が与えられ、前記入力信号を差
動増幅して互いに相補の２つの信号を出力する第１の差
動増幅回路と、コレクタ電極に第１の負荷回路が設けら
れベース電極に前記第１の差動増幅回路の一方の出力信
号が入力される第１のトランジスタと、コレクタ電極に
第２の負荷回路が設けられベース電極に前記第１の差動
増幅回路の他方の出力信号が入力される第２のトランジ
スタとを、エミッタ電極を共通にして差動対接続してな
る第２の差動増幅回路と入力端が前記第１の負荷回路を
介して前記第１のトランジスタのコレクタ電極に接続さ
れる第１のカレントミラー回路と、入力端が前記第２の
負荷回路を介して前記第２のトランジスタのコレクタ電
極に接続される第２のカレントミラー回路と、出力端が
前記第１のカレントミラー回路の出力端に接続され、入
力端が前記第２のカレントミラー回路の出力端に接続さ
れた第３のカレントミラー回路とを含み、前記第１のカ
レントミラー回路の出力端と前記第３のカレントミラー
回路の出力端とを前記第１の差動増幅回路の前記第２の
入力端に接続し、前記第２の差動増幅回路の前記第１の
トランジスタのコレクタ電極および前記第２の差動増幅
回路の前記第２のトランジスタのコレクタ電極から出力
信号を取り出すように構成されている。
【０００９】
【実施例】次に、本発明の好適な実施例について、図面
を参照して説明する。図１は、本発明の一実施例の回路
図である。本実施例は、図２に示される従来の技術によ
る差動増幅器に対して、カレントミラー回路９，１０，
１１、差動対回路６、抵抗１２，１３，７，８および容
量１４を付加して構成されている。信号入力端子１に入
力される入力信号電圧Ｖi は、差動増幅され、出力電圧
ＶO1，ＶO2として信号出力端子４，５に出力される。図
１において、多段直結型差動増幅回路３の第１入力端２
１のバイアス電圧と第２入力端２０のバイアス電圧とが
等しい時は、差動対回路６のトランジスタ１６のコレク
タ電流とトランジスタ１７のコレクタ電流とは等しいの
で、カレントミラー回路９の出力電流とカレントミラー
回路１０の出力電流とは等しい。そして、カレントミラ
ー回路１１の入力電流と出力電流とが等しいことから、
カレントミラー回路９の出力電流とカレントミラー回路
１１の出力電流とは等しくなる。従って、カレントミラ
ー回路９の出力端１８とカレントミラー回路１１の出力
端１９からは、多段直結型差動増幅回路３の第２入力端
２０への電流は流れない。
を参照して説明する。図１は、本発明の一実施例の回路
図である。本実施例は、図２に示される従来の技術によ
る差動増幅器に対して、カレントミラー回路９，１０，
１１、差動対回路６、抵抗１２，１３，７，８および容
量１４を付加して構成されている。信号入力端子１に入
力される入力信号電圧Ｖi は、差動増幅され、出力電圧
ＶO1，ＶO2として信号出力端子４，５に出力される。図
１において、多段直結型差動増幅回路３の第１入力端２
１のバイアス電圧と第２入力端２０のバイアス電圧とが
等しい時は、差動対回路６のトランジスタ１６のコレク
タ電流とトランジスタ１７のコレクタ電流とは等しいの
で、カレントミラー回路９の出力電流とカレントミラー
回路１０の出力電流とは等しい。そして、カレントミラ
ー回路１１の入力電流と出力電流とが等しいことから、
カレントミラー回路９の出力電流とカレントミラー回路
１１の出力電流とは等しくなる。従って、カレントミラ
ー回路９の出力端１８とカレントミラー回路１１の出力
端１９からは、多段直結型差動増幅回路３の第２入力端
２０への電流は流れない。
【００１０】多段直結型差動増幅回路３の第１入力端２
１のバイアス電圧が第２入力端２０のバイアス電圧より
高い場合は、差動対回路６のトランジスタ１６のコレク
タ電流がトランジスタのコレクタ電流より大きくなるの
で、カレントミラー回路９の出力電流がカレントミラー
回路１０の出力電流より大きくなり、カレントミラー回
路９の出力端１８から多段直結型差動増幅回路３の第２
入力端２０へ電流が流れ込む。従って、多段直結型差動
増幅回路３の第２入力端２０のバイアス電圧が上がり、
第１入力端２１のバイアス電圧に近づこうとする。
１のバイアス電圧が第２入力端２０のバイアス電圧より
高い場合は、差動対回路６のトランジスタ１６のコレク
タ電流がトランジスタのコレクタ電流より大きくなるの
で、カレントミラー回路９の出力電流がカレントミラー
回路１０の出力電流より大きくなり、カレントミラー回
路９の出力端１８から多段直結型差動増幅回路３の第２
入力端２０へ電流が流れ込む。従って、多段直結型差動
増幅回路３の第２入力端２０のバイアス電圧が上がり、
第１入力端２１のバイアス電圧に近づこうとする。
【００１１】一方、多段直結型差動増幅回路３の第１入
力端２１のバイアス電圧が第２入力端２０のバイアス電
圧より低い場合は、上述した多段直結型差動増幅回路３
の第１入力端２１のバイアス電圧が第２入力端２０のバ
イアス電圧より高い場合と反対の動作となるので、多段
直結型差動増幅回路３の第２入力端２０からカレントミ
ラー回路１１の出力端１９へ電流が流れ込み、多段直結
型差動増幅回路３の第２入力端２０のバイアス電圧が下
がる。この結果、第１入力端２１のバイアス電圧に近づ
こうとする。
力端２１のバイアス電圧が第２入力端２０のバイアス電
圧より低い場合は、上述した多段直結型差動増幅回路３
の第１入力端２１のバイアス電圧が第２入力端２０のバ
イアス電圧より高い場合と反対の動作となるので、多段
直結型差動増幅回路３の第２入力端２０からカレントミ
ラー回路１１の出力端１９へ電流が流れ込み、多段直結
型差動増幅回路３の第２入力端２０のバイアス電圧が下
がる。この結果、第１入力端２１のバイアス電圧に近づ
こうとする。
【００１２】多段直結型差動増幅回路３が奇数段の場合
でも、偶数段の場合でも、多段直結型差動増幅回路３の
第１入力端２１のバイアス電圧に対して第２入力端２０
のバイアス電圧が追従するＤＣ帰還をかける様に、各段
の出力極性を変えて接続することにより、上述したと同
様の動作は保証される。又、ＤＣ帰還用として容量１４
が多段直結型差動増幅回路３の第２入力端２０と接地線
２２との間に接続されているので、高周波での帰還はか
からない。以上の動作により、入力ＤＣオフセット電圧
がキャンセルされる。
でも、偶数段の場合でも、多段直結型差動増幅回路３の
第１入力端２１のバイアス電圧に対して第２入力端２０
のバイアス電圧が追従するＤＣ帰還をかける様に、各段
の出力極性を変えて接続することにより、上述したと同
様の動作は保証される。又、ＤＣ帰還用として容量１４
が多段直結型差動増幅回路３の第２入力端２０と接地線
２２との間に接続されているので、高周波での帰還はか
からない。以上の動作により、入力ＤＣオフセット電圧
がキャンセルされる。
【００１３】差動対回路６の負荷となる抵抗７，８およ
びカレントミラー回路９，１０に関して、カレントミラ
ー回路９，１０がエミッタに抵抗を入れないコレクタ・
ベース間ショートの等価ダイオードで構成されている場
合は、周波数特性に対して、抵抗７，８の影響が支配的
になる。従って、従来の差動増幅器と同様に広帯域な信
号を差動増幅し、かつ、入力ＤＣオフセット電圧による
信号波形の歪や増幅動作停止のない良好な特性が得られ
る。
びカレントミラー回路９，１０に関して、カレントミラ
ー回路９，１０がエミッタに抵抗を入れないコレクタ・
ベース間ショートの等価ダイオードで構成されている場
合は、周波数特性に対して、抵抗７，８の影響が支配的
になる。従って、従来の差動増幅器と同様に広帯域な信
号を差動増幅し、かつ、入力ＤＣオフセット電圧による
信号波形の歪や増幅動作停止のない良好な特性が得られ
る。
【００１４】
【発明の効果】以上説明したように、本発明の差動増幅
器は、多段直結差動増幅回路の出力側に、カレントミラ
ー回路と抵抗とからなる入力ＤＣオフセット電圧キャン
セル用の回路を設け、入力側に高周波帰還阻止用の容量
を付加することにより、差動増幅回路の段数を増やし電
圧利得を高くした場合、或いは、各段の電圧利得を高く
した場合の入力ＤＣオフセットによる信号波形の歪の悪
化や後段の差動増幅回路で、ある段以降での差動動作停
止を防ぎ、広帯域な信号を差動増幅できるという効果が
ある。
器は、多段直結差動増幅回路の出力側に、カレントミラ
ー回路と抵抗とからなる入力ＤＣオフセット電圧キャン
セル用の回路を設け、入力側に高周波帰還阻止用の容量
を付加することにより、差動増幅回路の段数を増やし電
圧利得を高くした場合、或いは、各段の電圧利得を高く
した場合の入力ＤＣオフセットによる信号波形の歪の悪
化や後段の差動増幅回路で、ある段以降での差動動作停
止を防ぎ、広帯域な信号を差動増幅できるという効果が
ある。
【図１】本発明の一実施例の回路図である。
【図２】従来の差動増幅器の一例の回路図である。
１ 信号入力端子 ２ 定電圧源 ３ 多段直結型増幅回路 ４，５ 信号出力端子 ６ 差動対回路 ７，８，１２，１３ 抵抗 ９，１０，１１ カレントミラー回路 １４ 容量 １６，１７ トランジスタ １８，１９ 出力端 ２０，２１ 入力端 ２２ 接地線
Claims (1)
- 【請求項１】 第１の入力端に外部からの入力信号が入
力され、容量を介して接地線に接続された第２の入力端
に、一端が電源線に接続された第１の抵抗回路と一端が
前記接地線に接続された第２の抵抗回路とにより電源電
圧を分圧して得られる直流バイアス電圧が与えられ、前
記入力信号を差動増幅して互いに相補の２つの信号を出
力する第１の差動増幅回路と、 コレクタ電極に第１の負荷回路が設けられベース電極に
前記第１の差動増幅回路の一方の出力信号が入力される
第１のトランジスタと、コレクタ電極に第２の負荷回路
が設けられベース電極に前記第１の差動増幅回路の他方
の出力信号が入力される第２のトランジスタとを、エミ
ッタ電極を共通にして差動対接続してなる第２の差動増
幅回路と入力端が前記第１の負荷回路を介して前記第１
のトランジスタのコレクタ電極に接続される第１のカレ
ントミラー回路と、 入力端が前記第２の負荷回路を介して前記第２のトラン
ジスタのコレクタ電極に接続される第２のカレントミラ
ー回路と、 出力端が前記第１のカレントミラー回路の出力端に接続
され、入力端が前記第２のカレントミラー回路の出力端
に接続された第３のカレントミラー回路とを含み、 前記第１のカレントミラー回路の出力端と前記第３のカ
レントミラー回路の出力端とを前記第１の差動増幅回路
の前記第２の入力端に接続し、前記第２の差動増幅回路
の前記第１のトランジスタのコレクタ電極および前記第
２の差動増幅回路の前記第２のトランジスタのコレクタ
電極から出力信号を取り出すように構成された差動増幅
器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4201679A JPH0653759A (ja) | 1992-07-29 | 1992-07-29 | 差動増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4201679A JPH0653759A (ja) | 1992-07-29 | 1992-07-29 | 差動増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0653759A true JPH0653759A (ja) | 1994-02-25 |
Family
ID=16445108
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4201679A Withdrawn JPH0653759A (ja) | 1992-07-29 | 1992-07-29 | 差動増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0653759A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0818357A (ja) * | 1994-06-29 | 1996-01-19 | Nec Corp | 中間周波増幅回路 |
-
1992
- 1992-07-29 JP JP4201679A patent/JPH0653759A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0818357A (ja) * | 1994-06-29 | 1996-01-19 | Nec Corp | 中間周波増幅回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3158759B2 (ja) | 同相モード安定性が強化された差動増幅器 | |
| US7298210B2 (en) | Fast settling, low noise, low offset operational amplifier and method | |
| EP0938776A1 (en) | Folded-cascode amplifier stage | |
| US4797629A (en) | Wide range operational amplifier input stage | |
| US4406990A (en) | Direct coupled DC amplification circuit | |
| US5041797A (en) | Micro-power gain lattice | |
| JP2615269B2 (ja) | 差動増幅器のオフセット低減回路 | |
| JPH0143485B2 (ja) | ||
| US7471150B2 (en) | Class AB folded cascode stage and method for low noise, low power, low-offset operational amplifier | |
| US5382919A (en) | Wideband constant impedance amplifiers | |
| JP3404209B2 (ja) | トランスインピーダンス増幅器回路 | |
| KR0177928B1 (ko) | 광대역 증폭회로 | |
| US6734720B2 (en) | Operational amplifier in which the idle current of its output push-pull transistors is substantially zero | |
| US4290026A (en) | Power amplifier whose bias voltage changes depending on power supply voltage | |
| JP3080488B2 (ja) | 差動増幅器 | |
| US4785257A (en) | Power amplifier circuit for an audio circuit | |
| JP3844544B2 (ja) | 光受信回路 | |
| JPS5840370B2 (ja) | ゾウフクカイロ | |
| JP2600648B2 (ja) | 差動増幅回路 | |
| KR830001979B1 (ko) | 전력 증폭 회로 | |
| JPH05175754A (ja) | 差動増幅器 | |
| JP2703953B2 (ja) | 電流増幅回路 | |
| JP2693861B2 (ja) | 増幅回路 | |
| JPH0533563B2 (ja) | ||
| JPH09298425A (ja) | 増幅器の位相補償方法、及び、増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991005 |