JPH0654845B2

JPH0654845B2 - マイクロ波発振器

Info

Publication number: JPH0654845B2
Application number: JP58057865A
Authority: JP
Inventors: 英樹鳥塚
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1983-04-04
Filing date: 1983-04-04
Publication date: 1994-07-20
Anticipated expiration: 2009-07-20
Also published as: JPS59183507A

Description

【発明の詳細な説明】〔発明の技術分野〕本発明はマイクロ波発振器に係り、特にマイクロ波集積
回路により構成した広い周波数同調特性を有するマイク
ロ波発振器に関するものである。

〔発明の技術的背景とその問題点〕近年マイクロ波集積回路（以下ＭＩＣと云う）やモノリ
シツクマイクロ波集積回路（以下MMICと云う）により構
成されたマイクロ波発振器が開発され、種々の構成のも
のができている。

特に、バラクタダイオードのバイアス電圧制御により周
波数を可変にしたマイクロ波発振器（以下ＶＣＯと云
う）は小形、かつ性能の良好な特性が得られる。

次にこのＶＣＯの従来例として電界効果トランジスタ
（以下ＦＥＴと云う）を使用したものを第１図により説
明する。

即ち、裏面の金属膜により接地面(1)を形成したセラミ
ツクなどの誘導体基板(2)上に、同じく金属膜パターン
によりＭＩＣが形成され、このＭＩＣに接続されたＦＥ
Ｔ(3)のソース端子(4)と接地面(1)の間に発振周波数に
おいて、高インピーダンス回路(5)及び抵抗(6)を接続す
ることにより、ＦＥＴ(3)はドレイン端子(7)とゲート端
子(8)間でほぼ２端子の負性抵抗素子として動作してい
る。またドレイン端子(7)にはキヤパシタ(9)が接続さ
れ、接地パターン(10)を介して接地面(1)に接地されて
いる。前述した構造は、ドレイン端子(7)が等価的に設
置されているのでドレイン接地形の発振器と呼ばれる。

ゲート端子(8)には、キヤパシタ(11)を介して伝送線路
による共振回路(12)の一端が接続され、共振回路(12)の
他端にはバラクタタイオード(13)が接続され、接地パタ
ーン(14)を介して接地面(1)に接地されている。

なお、ＦＥＴ(3)への直流バイアスは、バイアス端子(1
5)に印加され、バラクタダイオード(13)へのバラクタバ
イアス電圧はバラクタバイアス端子(16)から高抵抗(17)
及び(18)を介して印加される。また発振出力はゲート端
子(8)からキヤパシタ(19)を介して出力端子(20)に出力
される。

このＶＣＯの等価回路は第２図に示すようになつてい
る。図中第１図と同一符号は同一部を示す。なお出力回
路は省略してあり、またＦＥＴ(3)はドレイン端子(7)と
ゲート端子(8)間の負性抵抗(21)で表わされている。

即ち、ゲート端子(8)にはキヤパシタ(11)を介して伝送
線路による共振回路(12)の一端が接続され、共振回路(1
2)の他端にはバラクタダイオード(13)が接続されて接地
パターン(14)によるリアクタンス(22)を介して接地面
(1)に接地されている。

またドレイン端子(7)はキヤパシタ(9)と接地パターン(1
0)によるリアクタンス(23)を介して接地面(1)に接地さ
れている。

なお動作周波数があまり高くない場合にはリアクタンス
(22)及び(23)のリアクタンス成分は充分低いものとして
無視することができ、従来例では負性抵抗(21)及びバラ
クタダイオード(13)の一端が直接接地面(1)に接地され
ているものとして取り扱つている。

このように従来のＶＣＯは、ドレイン端子(7)を発振周
波数において接地面(1)と同電位に保ち、また共振回路
(12)に接続したバラクタダイオード(13)の一端も接地面
(1)と同電位にすることにより周波数同調特性を有する
発振器を構成していた。

ここに示した従来例はドレイン接地方式と呼ばれている
が、その他の従来例としては、ソース接地方式や、ゲー
ト接地方式があり、いずれもFETの３端子のうち１つを
接地電位に保つという共通点がある。

しかし前述のＭＩＣで構成された従来のＶＣＯは発振周
波数が高くなるにつれて次の様な問題点が発生する。

第１に、第１図に示すキヤパシタ(9)の寸法が発振周波
数帯で無視できなくなり、インダクタンスとして働くた
め、第２図に示すリアクタンス(23)が無視できなくな
る。このため、負性抵抗(21)の一端が接地電位となら
ず、発振器の同調感度が低下する。

第２に、第１図に示す接地パターン(10)(14)及びそれら
を接地面(1)に接続している金属部分の誘電体基板(2)の
厚さ方向の長さも発振周波数で無視できなくなり、第２
図のリアクタンス(22)，(23)が大きくなるため第１図の
問題点と同様に発振器の同調感度が低下する。

第３に、接続点が多く、接続が完全でないと回路の損失
が大きくなり、信頼性が悪くなる。

第４に、バラクタダイオード(13)に充分なマイクロ波電
圧が加わらなくなるため同調感度が低下する。

第５に、完全な接地ができなくなると、回路の各部分
が、それぞれＬ，Ｃ，Ｒの直並列で表わされる複雑な回
路構成となり、不要な共振が発生して動作が不安定にな
つたり、発振出力が減少する。

第６に、バラクタダイオード(13)のバイアス変化で周波
数を可変する時、発振周波数が共振器の共振周波数のみ
で決まらず、その結果、広い同調特性が得られなくな
る。これらは発振周波数が高くなるほど顕著である。

〔発明の目的〕

本発明は上述した諸問題に鑑みなされたものであり、高
い周波数帯まで安定に動作し、広い周波数同調特性を有
するマイクロ波発振器を提供することを目的としてい
る。

〔発明の概要〕

即ち、本発明は、第１の端子および第２の端子、第３の
端子を有し、前記第３の端子が高インピーダンス回路を
通して接地され、前記第１の端子と前記第２の端子間で
負性抵抗動作が得られるように構成されたトランジスタ
と、全長が約１／２波長で、前記第１の端子と前記第２
の端子間に接続される２分割伝送線路と、この２分割伝
送線路の中央分割部にまたがって直列に接続されたバラ
クタダイオードとを具備したマイクロ波発振器である。

〔発明の実施例〕

次に本発明のＶＣＯの一実施例を第３図により説明す
る。

本実施例はＦＥＴを用いたＭＩＣ構成のＶＣＯの一例で
ある。

即ち、裏面に金属膜により接地面(31)を形成したセラミ
ツク等の誘導体基板(32)上に金属膜パターンによりＭＩ
Ｃが形成されている。このＭＩＣで構成された第１の伝
送線路(33)の一端にはＦＥＴ(34)のゲート端子(35)が接
続されている。

また第２の伝送線路(36)の一端にはキヤパシタ(37)を介
してＦＥＴ(34)のドレイン端子(38)が接続されている。

また第１，第２の伝送線路(33)(36)の他端にはバラクタ
ダイオード(39)が接続され共振回路が形成されている。

なおＦＥＴ(34)のソース端子(40)と接地面(31)の間には
発振周波数において高インピーダンス回路(41)及び抵抗
(42)を接続することにより、ＦＥＴ(34)がドレイン端子
(38)とゲート端子(35)の間でほぼ２端子の負性抵抗素子
として動作し得るのは従来例と同じである。

更にＦＥＴ(34)への直流バイアスは、バイアス端子(43)
に印加され、バラクタダイオード(39)へのバラクタバイ
アス電圧はバラクタバイアス端子(44)から高抵抗(45)及
び(46)を介して印加され、発振出力はドレイン端子(38)
からキヤパシタ(47)を介して出力端子(48)に出力される
ようになつている。

この実施例のマイクロ波等価回路は、第４図に示すよう
になつている。また第４図で第３図と同一符号は同一部
を示し、また出力回路は省略してあり、ＦＥＴ(34)はゲ
ート端子(35)とドレイン端子(38)間の負性抵抗素子(49)
として表わしている。

即ちＦＥＴ(34)のゲート端子(35)には第１の伝送線路(3
3)が接続され、ドレイン端子(38)にはキヤパシタ(37)を
介して第２の伝送線路(36)が接続され、第１、第２の伝
送線路(33)，(36)の他端にはバラクタダイオード(39)が
接続されている。なお第４図の(31)は第３図の接地面(3
1)に対応している。

次に本実施例の動作原理について説明する。

先ずＦＥＴ(34)近傍について説明すると、第３図に示す
ソース端子(40)は、高インピーダンスが接続されている
ため、動作状態においてマイクロ波電流がほとんど流れ
ず開放状態になつている。

このためゲート端子(35)からドレイン端子(38)に流れる
マイクロ波電流はほとんど等しく、ＦＥＴ(34)は、第４
図に示すようにゲート端子(35)とドレイン端子(38)から
成る２端子の負性抵抗(49)で表わせる。このとき、負性
抵抗(49)のマイクロ波電流を(I_ab) 端子電圧を(V_ab) と
すると、負性抵抗値(-Z_ab)はＺ_ab＝Ｖ_ab／Ｉ_abとなる。
また端子(b)(b、)間の端子電圧を（V_b）マイクロ波電流
を（I_b）端子(a)(a′)間の端子電圧を(V_a)マイクロ波電
流を(I_a)とする。

次に共振回路について説明する。

即ち、第５図は共振回路をＦ行列で表わしたものであ
り、各端子対を(a)(a′)，(b)(b′)で表わし、これら各
端子対(a)(a′)，(b)(b′)間の端子電圧を(V_a)(V_b)端子
電流を(I_a)(I_b)とすると、 V_a＝ＡＶ_ｂ＋ＢＩ_ｂ ……(1) I_a＝ＣＶ_ｂ＋ＤＩ_ｂ ……(2) で表わされる。

Ｉ_a＝Ｉ_bの時は第１式第２式よりが得られる。ただしＡＤ−ＢＣ＝１ここでもしＡ＝ＤならばＶ_ａ＝−Ｖ_ｂとなり、この条件
はＦ行列で表わされる２端子対回路が左右対称回路であ
ることを意味している。

第６図はV_a＝-V_b＝Ｖ，I_a＝I_b＝Ｉ，Ａ＝Ｄとし第５図
の端子(ａ′)と(ｂ′)を共通接地したときのＦ行列であ
り、端子(a)(b)間のインピーダンスＺはで表わされる。

第７図は第６図に示したＦ行列を長さがl₀で特性インピ
ーダンスがZ₀の２本の伝送線路の一端(c)(d)を接続して
実現した左右対称の共振回路である。このとき(c)(d)点
が接地電位になるので端子(a)(b)間のインピーダンス
(Ｚ)はとなる。但し、βは位相定数であり、伝送線路の損失は
小さいとして無視している。

即ち、第７図の回路はβl₀π／２近傍に相当する周波
数でリアクタンスの共振が起り、端子(a)(b)に第４図で
説明した負性抵抗素子(49)を接続すれば直列回路全リア
クタンス＝０の条件で発振することが可能となる。

即ち、第８図(a)に示すようにキヤパシタンス(C_V)のバ
ラクタダイオード(39)を接続すると、この等価回路は第
８図(b)に示すようにC₀＝２C_Vの値のキヤパシタが２個
直列に接続され、その中間点が接地されている構成にな
る。

そしてこの回路が共振したときの電圧、電流分布は第８
図(c)に示すようになる。即ち、キヤパシタ(C₀)により
接地電位となる位置が端子(c)及び(d)からそれぞれ(l_c)
だけずれ、この状態で回路が共振する条件はである。この場合β＝２π／λであるから（l₀-l_c）＝
λ／４となる周波数で共振し、(C₀)の変化によつて共振
周波数が化する。

このように端子（ｃ）、（ｄ）間にバラクタダイオード
（３９）のような可変リアクタンス素子を直列に接続す
れば、バラクタダイオード（３９）が、他のリアクタン
ス分を介さずに等価的に接地されたことになる。したが
って、端子（ａ）、（ｂ）間の共振周波数変化感度を大
きくでき、広い周波数同調特性が得られることになる。

第９図は第８図の端子(a)(b)間に負性抵抗素子(49)を接
続したＶＣＯであり、接地面は省略してある。

即ち、対称回路の接地電位に最も近い端子(c)(d)間にバ
ラクタダイオード(39)を直接接続することにより、周波
数同調感度の広いＶＣＯを実現することができる。この
端子(c)(d)は構造上バラクタダイオード(39)が接続し易
い位置にあり、周波数が高くなつても構成し易い。

即ち、第９図の回路は第４図のＶＣＯとの同等性を示し
ており本発明のＶＣＯが高い周波数帯まで安定に動作
し、広い周波数同調特性を有し得ることがわかる。

第１０図は従来例と本発明の実施例によるＶＣＯのバラ
タクバイアス電圧に対する発振周波数の変化を対比して
示したグラフであり、３GHz における実験によればＦＥ
Ｔ、バラクタダイオード、キヤパシタ及び共振回路を構
成している伝送線路の特性インピーダンスを同一にし、
同一の出力のＶＣＯを構成して比較した場合であり、本
実施例のＶＣＯの周波数同調範囲は従来例のＶＣＯに比
べて約２倍であつた。

前述した実施例はＦＥＴＷＣ発振素子として用いた場合
について説明したが、バイポーラトランジスタ（以下Ｔ
Ｒと云う）を用いても同様な構成が可能である。

次に第１１図によりＴＲを用いた本発明のＶＣＯの他の
実施例を説明する。但し第３図と同一部分の説明は省略
する。

即ちＴＲ(50)は、エミツタ端子（51）に高インピーダン
ス、例えば抵抗（52）を接続することにより、コレクタ
端子（53)とベース端子（54）の間で２端子の負性抵抗
素子に近い動作をさせる。この場合エミツタ端子（51）
にマイクロ波電流が流れると完全な２端子素子として動
作せず、コレクタ端子（53）とベース端子（54）のそれ
ぞれに流れるマイクロ波電流が異なつてくる。このため
厳密には前の実施例の動作原理で説明したＶ_aとＶ_b及び
Ｉ_aとＩ_bは等しくならず、共振回路内のマイクロ波電流
の最大点も移動し、電流の大きい方の端子に近づくこと
になる。

従つて周波数同調感度が最大となる位置も異なるのでＴ
Ｒ(50)の動作条件によつてバラクタダイオード（55）の
取付け位置を決定すればよいが、実用上では、ほぼ中央
でさしつかえない。

なおＴＲ(50)を用いたＶＣＯの場合、共振回路はベース
端子（54）にキヤパシタ（56）を介して第１の伝送線路
（５７）を接続し、コレクタ（53）には、キヤパシタ
（58）を介して第２の伝送線路(59)を接続し、第１、第
２の伝送線路(57)(59)の他端にバラクタダイオード(55)
を接続する。

またキヤパシタ（56）及び（58）はＴＲ(50)へのバイア
ス電圧とバラクタダイオード（55）へのバラクタダイオ
ード電圧を分離するために必要であるが本発明の動作原
理には必ずしも重要ではない。

また本発明のＶＣＯはＦＥＴやＴＲの端子共に接地面に
対して、あるマイクロ波電圧が存在するので出力を３端
子のいずれから取り出しても本発明の効果を得ることが
可能であるが、高インピーダンスを接続したソース端子
(40)やエミツタ端子(51)は出力端子として使用しない方
が良い。

〔発明の効果〕

上述したように本発明によるＶＯＯは次のような効果が
ある。

第１に共振回路を形成する伝送線路のほぼ中央にバラク
タダイオードを直列接続することにより広い同調特性が
得られるので、高い周波数での発振動作が容易に実現で
きる。

第２にトランジスタの３端子のいずれも接地電位に保つ
必要がないので広い周波数範囲で安定した負性抵抗特性
を示し同調感度の高いＶＣＯが実現できる。

第３に使用するキヤパシタは直流阻止として用いている
だけで必ずしも低リアクタンス値をもつたキヤパシタン
スとして動作する必要はなく、インダクタンスとして動
作しても安定な発振が得られるので使用できるキヤパシ
タの範囲が広い。

第４に回路が簡単であるため不要な共振が発生せず、高
い周波数まで安定に動作する。

第５にマイクロ波回路が接地面に直接接続されていない
ため、平面上に構成できＭＩＣばかりでなくＭＭＩＣで
構成することもできる。

以上のように本発明によれば、従来のＶＣＯに比べて回
路が簡単で広い同調特性を有し、高い周波数まで安定に
動作するマイクロ波発振気器提供することができるの
で、その工業的価値は極めて大である。

【図面の簡単な説明】

第１図は従来のマイクロ波発振器の一例としてのＦＥＴ
を用いたＭＩＣによる周波数同調機構を有するマイクロ
波発振器の説明用平面図、第２図は第１図の等価回路
図、第３図は本発明のマイクロ波発振器の一実施例とし
てのＦＥＴを用いたＭＩＣによる周波数同調機構を有す
るマイクロ波発振器の説明用平面図、第４図は第３図の
等価回路図、第５図乃至第９図は第３図の動作原理を示
す図であり、第５図は共振回路をＦ行列で示した説明
図、第６図は第５図でV_a＝−V_b＝Ｖ、I_a＝I_b＝Ｉ、Ａ＝
Ｄ、端子(a′)と(b′)を共通接地した時をＦ行列で示し
た説明図、第７図は第６図のＦ行列を長さがl₀で特性イ
ンピーダンスがZ₀の２本の伝送線路の一端を接続した共
振回路の説明図、第８図(a)は第７図の２本の伝送線路
の一端間にバラクタダイオードを接続した共振回路の説
明図、第８図(b)は第８図(a)の等価回路図、第８図(c)
は第８図(a)が共振したときの電圧、電流分布図、第９
図は第８図を使用したマイクロ波発振器の要部等価回路
図、第１０図は従来例と本実施例のバラクタバイアス電
圧に対する発振周波数の変化を対比して示したグラフ、
第１１図は本発明の他の実施例を示す平面図である。１，31……接地面、2,32……誘電体基板 3,34……ＦＥＴ 12,33,36,57,59……伝送線路 13,39,55……バラクタダイオード 50……バイポーラトランジスタ

Claims

【特許請求の範囲】

【請求項１】第１の端子および第２の端子、第３の端子
を有し、前記第３の端子が高インピーダンス回路を通し
て接地され、前記第１の端子と前記第２の端子間で負性
抵抗動作が得られるように構成されたトランジスタと、
全長が約１／２波長で、前記第１の端子と前記第２の端
子間に接続される２分割伝送線路と、この２分割伝送線
路の中央分割部にまたがって直列に接続されたバラクタ
ダイオードとを具備したマイクロ波発振器。