JPH0655252U - 半導体回路装置 - Google Patents

半導体回路装置

Info

Publication number
JPH0655252U
JPH0655252U JP092908U JP9290892U JPH0655252U JP H0655252 U JPH0655252 U JP H0655252U JP 092908 U JP092908 U JP 092908U JP 9290892 U JP9290892 U JP 9290892U JP H0655252 U JPH0655252 U JP H0655252U
Authority
JP
Japan
Prior art keywords
board
semiconductor circuit
circuit
semiconductor
circuit element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP092908U
Other languages
English (en)
Inventor
伸悦 伊勢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Chemi Con Corp
Original Assignee
Nippon Chemi Con Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Chemi Con Corp filed Critical Nippon Chemi Con Corp
Priority to JP092908U priority Critical patent/JPH0655252U/ja
Publication of JPH0655252U publication Critical patent/JPH0655252U/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/072Connecting or disconnecting of bump connectors
    • H10W72/07251Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/20Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 半導体回路装置で半導体回路素子の回路動作
の安定化を図る。 【構成】 フリップチップ方式によりプリント基板に半
導体回路素子を接合した半導体回路装置において、半導
体回路素子1の電極が引き出された面とは反対側の面
に、両面に回路パターン6が形成され表裏面に回路パタ
ーンはスルーホール9によって電気的に接続しているサ
ブ基板5を導電性接着剤により接合するとともに、サブ
基板の回路パターン6とプリント基板2の回路パターン
4とをワイヤボンディング法により電気的に接続した。

Description

【考案の詳細な説明】
【0001】
【産業上の利用分野】
この考案はフリップチップ方式等の半導体回路素子の下面に外部引出し用の電 極が形成された半導体回路素子をプリント基板に実装した半導体回路装置に関す る。
【0002】
【従来の技術】
プリント基板に半導体回路素子を直接実装したチップオンボードが従来より知 られており、半導体回路素子の電極とプリント基板の回路パターンの接続方法と しては様々な方法が提案されている。その中でフリップチップ方式による接合は 次のようになる。
【0003】 図2は半田バンプ電極付きの半導体回路素子をプリント基板に実装した状態を 示す図面であり、半導体回路素子1の電極の上には半導体回路素子1の引出し電 極となるバンプ電極3が半田により形成されている。一方、半導体回路素子1を 実装するプリント基板2の上面にはあらかじめ所定の回路パターン4が形成され ており、半導体回路素子1の電極と接合するための回路パターン4も形成されて いる。ここで前述の半導体回路素子1をフェースダウンしてプリント基板2上の 所定の位置に実装し、半田バンプの半田を溶融させ半導体回路素子1のバンプ電 極3とプリント基板2の回路パターン4との間を接合する。
【0004】
【考案が解決しようとする課題】
ところで、フリップチップ方式による接合によると、半導体回路素子1本体は 電気的に接続する等の電気的な処理がなされていないために、半導体回路素子1 は電気的にオープンな状態となっている。従って、半導体回路素子1本体の電位 は不安定なものとなってしまう。そしてこの半導体回路素子1本体の電位の変動 が、半導体回路素子1内の電子回路の動作に影響を及ぼし、適正な回路動作が行 われなくなってしまうおそれがあった。
【0005】 そこでこの考案では、半導体回路素子を所定の電位で安定させることにより、 半導体回路装置の回路動作を安定させることを目的とする。
【0006】
【課題を解決するための手段】
そこでこの考案では、半導体回路素子の下面に外部引出し用の電極が設けられ た半導体回路素子をプリント基板に接合した半導体回路装置において、両面に回 路パターンが形成され表面と裏面の回路パターンはスルーホールによって電気的 に接続しているサブ基板を半導体回路素子の上面に導電性接着剤により接合する とともに、サブ基板の回路パターンとプリント基板の上に設けられた回路パター ンとを電気的に接続したことを特徴とする。
【0007】 また、サブ基板の回路パターンととプリント基板の回路パターンの接続にはワ イヤボンディング法を用いて接続したことを第2の特徴とする。
【0008】
【作用】
プリント基板に実装された半導体回路素子の上に、両面に回路パターンが形成 された表面と裏面の回路パターンはスルーホールによって電気的に接続されてい るサブ基板を導電性接着剤により取り付けたことにより、半導体回路素子とサブ 基板上の回路パターンは電気的に接続した状態となり、それぞれの電位も同じ電 位となる。さらにサブ基板の回路パターンとプリント基板上に形成された回路パ ターンとを電気的に接続したことにより、半導体回路素子本体はプリント基板上 に形成された回路パターンと電気的に接続した状態となる。従って、半導体回路 素子本体の電位とプリント基板上の回路パターンの電位は同じ電位となる。
【0009】 そして、半導体回路素子本体と電気的に接続した回路パターンは設計仕様に基 づいて任意の電位に設定することにより、半導体回路素子本体の電位も任意の電 位に設定することができる。
【0010】
【実施例】
次に図面とともにこの考案について詳細に説明する。図1はこの考案の半導体 回路装置を示す図面、図3はこの考案の半導体回路装置で用いるサブ基板を示す 断面図である。
【0011】 図1に示すように半導体回路素子1の下面にはバンプ電極3が形成されている 。このバンプ電極3は半導体回路素子1の表面に設けられたアルミニウム電極の 上にクロム等の金属でバリヤメタル層を施し、さらにその上に銅等の半田濡れ性 の良い金属を順に蒸着した後に、半田でバンプを形成してバンプ電極3としたも のである。そしてバンプ電極3の形成された半導体回路素子1を回路パターン4 が設けられているプリント基板2の所定位置に実装し、さらに半田リフローにて バンプ電極3の半田を溶融してプリント基板2の上に半導体回路素子1を固定す る。
【0012】 そして、プリント基板2に固定された半導体回路素子1の上にはサブ基板5を 導電性接着剤により取り付けた。ここで用いられるサブ基板5は、図3に示すよ うにその両面に回路パターン6が配設されており、表裏面のそれぞれの回路パタ ーン6はスルーホール9を介して互いに電気的に接続されているものである。従 って、半導体回路素子1本体とサブ基板5の回路パターン6は電気的に接続した 状態となり、それぞれの電位も同じ電位となる。
【0013】 このサブ基板5の上面側に形成されている回路パターン6とプリント基板2に 形成されている回路パターン4をワイヤボンディング法により電気的に接続する 。接続するプリント基板2側の回路パターン4はアース電位となっている回路パ ターンとした。従って、半導体回路素子1本体はプリント基板2上のアース電位 となっている回路パターン4と電気的に接続した状態となるために、半導体回路 素子1本体の電位もアース電位となる。
【0014】 このようにワイヤボンディング法により接続されたワイヤ7はむき出しのまま だと機械的に脆弱であり、また湿度や汚染に対しても非常に弱い状態である。そ のため、エポキシ樹脂等の封止樹脂8により半導体回路素子1およびワイヤ7の 樹脂封止を行って、機械的な補強や汚染や湿度からの保護を図る。
【0015】 以上のように半導体回路装置を構成すると、半導体回路素子1本体はサブ基板 5の下面側の回路パターン6、スルーホール9、サブ基板5の上面側の回路パタ ーン6、ワイヤ7、プリント基板2の回路パターン4と順次電気的に接続するこ とになり、それぞれの電位は同じ電位となる。プリント基板2の回路パターン4 はアース電位となっている回路パターンとしたので、回路パターンの電位はアー ス電位のままで安定しており、経時変化がない。従って、半導体回路素子1本体 の電位もアース電位で安定したものとなる。半導体回路素子1本体の電位が安定 したものとなったことにより、従来、半導体回路素子1本体の電位が不安定なた めに起きていた回路動作への影響がなくなる。
【0016】 以上の実施例のなかでは、サブ基板の表面側の回路パターンと電気的に接続し たプリント基板側の回路パターンの電位はアース電位としたが、この考案はこの 実施例に限定されるものではない。プリント基板側の回路パターンの電位はアー ス電位に限らず、任意の電位に設定することができる。
【0017】 また、以上の実施例では半導体回路素子をプリント基板へ実装する方法として はフリップチップ方式による接合方法で説明してきたが、この考案のフリップチ ップ方式による接続方法に限定されるものではない。プリント基板の回路パター ンの上にペデスタルを形成し、そのペデスタルに半導体回路素子の電極を当接さ せて接合したペデスタル方式等の方法によって半導体回路素子をプリント基板に 実装しても良い。
【0018】
【考案の効果】
この考案によれば、プリント基板に実装された半導体回路素子の上に、両面に 回路パターンが形成された表面と裏面の回路パターンはスルーホールによって電 気的に接続されているサブ基板を導電性接着剤により取り付けたことにより、半 導体回路素子とサブ基板上の回路パターンは電気的に接続した状態となり、それ ぞれの電位も同じ電位となる。さらにサブ基板の回路パターンとプリント基板上 に形成された回路パターンとを電気的に接続したことにより、半導体回路素子本 体はプリント基板上に形成された回路パターンと電気的に接続した状態となる。 従って、半導体回路素子本体の電位とプリント基板上の回路パターンの電位は同 じ電位となる。
【0019】 そして、プリント基板上の回路パターンは任意の電位に設定することができる ので、プリント基板上の回路パターンの電位を経時変化がなく常に安定したもの とすることにより、半導体回路素子本体の電位も安定したものとなる。従って、 半導体回路素子本体の電位が不安定なために起きていた回路動作への影響がなく なり、安定した回路動作が行われるようになり、半導体回路装置全体の信頼性の 向上を図ることができる。
【図面の簡単な説明】
【図1】この考案の半導体回路装置を示す断面図であ
る。
【図2】従来の半導体回路装置を示す図面である。
【図3】この考案に用いるサブ基板のスルーホール部を
示す断面図である。
【符号の説明】
1 半導体回路素子 2 プリント基板 3 バンプ電極 4 回路パターン 5 サブ基板 6 回路パターン 7 ワイヤ 8 封止樹脂 9 スルーホール

Claims (2)

    【実用新案登録請求の範囲】
  1. 【請求項1】 半導体回路素子の下面に外部引出し用の
    電極が形成された半導体回路素子をプリント基板に接合
    してなる半導体回路装置において、両面に回路パターン
    が形成され表面と裏面のそれぞれの回路パターンはスル
    ーホールによって互いに電気的に接続しているサブ基板
    を前記半導体回路素子の上面に導電性接着剤により接合
    するとともに、前記サブ基板の回路パターンと前記プリ
    ント基板に形成された回路パターンとを電気的に接続し
    たことを特徴とする半導体回路装置。
  2. 【請求項2】 前記サブ基板の回路パターンと前記プリ
    ント基板の回路パターンとの接続はワイヤボンディング
    法により接続されていることを特徴とする請求項1記載
    の半導体回路装置。
JP092908U 1992-12-26 1992-12-26 半導体回路装置 Pending JPH0655252U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP092908U JPH0655252U (ja) 1992-12-26 1992-12-26 半導体回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP092908U JPH0655252U (ja) 1992-12-26 1992-12-26 半導体回路装置

Publications (1)

Publication Number Publication Date
JPH0655252U true JPH0655252U (ja) 1994-07-26

Family

ID=14067589

Family Applications (1)

Application Number Title Priority Date Filing Date
JP092908U Pending JPH0655252U (ja) 1992-12-26 1992-12-26 半導体回路装置

Country Status (1)

Country Link
JP (1) JPH0655252U (ja)

Similar Documents

Publication Publication Date Title
JP3060896B2 (ja) バンプ電極の構造
US4697204A (en) Leadless chip carrier and process for fabrication of same
JP2001185640A (ja) 表面実装型パッケージ及び電子部品並びに電子部品の製造方法
JPH06125203A (ja) 誘電体共振器装置およびその実装構造
JPH09162230A (ja) 電子回路装置及びその製造方法
JPH0655252U (ja) 半導体回路装置
JPS63213936A (ja) 混成集積回路装置の製造方法
JPH10189863A (ja) 実装用基板
JPH10256308A (ja) 半導体チップ実装構造及びその実装方法
JP3728813B2 (ja) 電子部品
JPH04269841A (ja) 半導体装置
JPH08162767A (ja) ボールグリッドアレイパッケージの実装構造
JP2830221B2 (ja) ハイブリッド集積回路のマウント構造
JPH08340164A (ja) Bga型パッケージの面実装構造
JPH0547836A (ja) 半導体装置の実装構造
JP2953893B2 (ja) プリント基板ジャンパー配線方法及びジャンパー配線用射出成形プリント基板
JP2002043466A (ja) ボールグリッドアレイパッケージ
JPH10290140A (ja) 弾性表面波装置
JPS634690A (ja) 厚膜混成集積回路基板
JPH1050764A (ja) 電子部品の接続方法およびその構造
JPH04277658A (ja) メタルコア基板
JPH0338845A (ja) 混成集積回路
JPH04299544A (ja) フィルムキャリヤ半導体装置の製造方法
JPH08115935A (ja) 半導体装置及びその製造方法
JPH08293570A (ja) 半導体パッケージ