JPH065755B2 - 薄膜トランジスタ - Google Patents

薄膜トランジスタ

Info

Publication number
JPH065755B2
JPH065755B2 JP62007657A JP765787A JPH065755B2 JP H065755 B2 JPH065755 B2 JP H065755B2 JP 62007657 A JP62007657 A JP 62007657A JP 765787 A JP765787 A JP 765787A JP H065755 B2 JPH065755 B2 JP H065755B2
Authority
JP
Japan
Prior art keywords
film
semiconductor layer
gate electrode
insulating
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62007657A
Other languages
English (en)
Other versions
JPS63177472A (ja
Inventor
育弘 鵜飼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hosiden Corp
Original Assignee
Hosiden Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hosiden Corp filed Critical Hosiden Corp
Priority to JP62007657A priority Critical patent/JPH065755B2/ja
Priority to US07/140,688 priority patent/US4943838A/en
Priority to EP88100305A priority patent/EP0275075B1/en
Priority to DE8888100305T priority patent/DE3869968D1/de
Priority to AT88100305T priority patent/ATE75076T1/de
Publication of JPS63177472A publication Critical patent/JPS63177472A/ja
Priority to US07/498,641 priority patent/US4994401A/en
Publication of JPH065755B2 publication Critical patent/JPH065755B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/68—Organic materials, e.g. photoresists
    • H10P14/683—Organic materials, e.g. photoresists carbon-based polymeric organic materials, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/667—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN workfunction layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6342—Liquid deposition, e.g. spin-coating, sol-gel techniques or spray coating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6342—Liquid deposition, e.g. spin-coating, sol-gel techniques or spray coating
    • H10P14/6344—Liquid deposition, e.g. spin-coating, sol-gel techniques or spray coating using Langmuir-Blodgett techniques
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6342—Liquid deposition, e.g. spin-coating, sol-gel techniques or spray coating
    • H10P14/6346—Liquid deposition, e.g. spin-coating, sol-gel techniques or spray coating using printing, e.g. ink-jet printing

Landscapes

  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Bipolar Transistors (AREA)

Description

【発明の詳細な説明】 「産業上の利用分野」 この発明は例えばアクティブ液晶表示素子における画素
電極に対するスイッチ素子に用いられる薄膜トランジス
タに関するものである。
「従来の技術」 従来のこの種の薄膜トランジスタは第３図に示すように
ガラスなどの絶縁性基板１１上にソース電極１２及びド
レイン電極１３が分離して例えば透明導電膜により形成
され、これらソース電極１２及びドレイン電極１３間に
わたって基板１１上にアモルファスシリコンのような半
導体層１４が形成されている。その半導体層１４上にゲ
ート絶縁膜１５が形成され、更にそのゲート絶縁膜１５
上にゲート電極１６が形成されている。
ゲート絶縁膜１５としてはSiNxやSiO2などの無機絶縁物
で構成され、ゲート電極１６はアルミニウムなどの金属
材で構成されていた。
無機絶縁物のゲート絶縁膜１５を形成するには一般にプ
ラズマＣＶＤ法（化学的気相成長法）によることが多い
が、このプラズマＣＶＤ法による場合は大きなエネルギ
ーをも粒子が半導体層１４の表面にぶつかるため品質が
良好な絶縁膜を作ることが難しかった。
また従来においてはゲート絶縁膜１５上に金属のゲート
電極１６を付ける構造であるため、ゲート絶縁膜１５上
にゲート電極１６が突出し、基板１１に対する凹凸が比
較的大きくなり、例えば液晶表示素子に適用した場合に
ゲートバースがその凹凸により断線し易いものとなる。
またゲート電極１６を形成するには先ず金属層を形成
し、その後の金属層を選択エッチングによりゲート電極
１６部分のみを残す必要があり工程数が多い欠点もあっ
た。
なお従来においてもゲート絶縁膜１５として絶縁性有機
分子膜を用いたものも提案されているが、ゲート電極１
６としては金属が用いられているため、そのゲート電極
１６の形成に前記二工程を必要とし、かつゲート電極１
６が突出して形成される欠点があった。
「問題点を解決するための手段」 この発明によれば薄膜トラジスタのゲート絶縁は絶縁性
有機分子膜で構成され、そのゲート絶縁膜の半導体層と
反対側の部分には遊離カーボンが含有されて導電層とさ
れ、その導電層によりゲート電極が構成されている。
つまりこの発明ではゲート絶縁膜を絶縁性有機分子膜で
構成し、その半導体層と反対の面に対し、例えばイオン
注入によって分子の鎖（つながり）を切り離して遊離カ
ーボンを形成して導電性をもたせることによりゲート電
極を得る。このようにして簡単に工程でゲート電極が得
られ、しかもゲート電極は突出することなく形成でき、
素子の凹凸も小さいものとすることができる。
「実施例」 第１図を参照してこの発明による薄膜トランジスタの一
例をその製法を説明しながら述べる。
第１図Ａに示すように例えばガラスなどの絶縁性基板１
１上に第１図Ｂに示すようにソース電極１２及びドレイ
ン電極１３を互に分離して例えばＩＴＯのような透明導
電膜により形成する。これらソース電極１２及びドレイ
ン電極１３間にわたって基板１１上に例えばアモルファ
スシリコンのような半導体層１４が形成される。
次にこの実施例においては第１図Ｄに示すように例えば
ポリイミドのような絶縁性有機分子膜21が全面に形成さ
れる。この形成はスピーナー塗布、オフセット印刷、Ｌ
Ｂ（Langmuir−Blodgett）法などにより行うことができ
る。また絶縁性有機分子膜２１としてはポリイミドの他
にステアリン酸、ジアセチレン、Ｗ−トリコセン酸、フ
タロシアニン、アニトラセンなどを用いてもよい。
次に第１図Ｅに示すように絶縁性有機分子膜21の上面上
に半導体層１４と対応して選択的に例えばＮ+イオンを
加速エネルギー９０KeVでドース量１×１０17イオン／c
m2程度注入し、絶縁性有機分子膜２１の上層部の分子の
チェインを切り遊離カーボンを形成して導電性をもたせ
てゲート電極２２とする、イオン注入条件によってゲー
ト電極２２の厚さ、シート抵抗、透過率、仕事関数など
を決定する。この有機分子膜２１中のゲート電極２２と
半導体層１４との間がゲート絶縁膜２３となる。
ゲート電極２２の厚さは例えば3000Å〜１μm程度、ゲ
ート絶縁膜の厚さは1000〜3000Å程度とされる。従って
第１図Ｄにおいて形成する絶縁性有機分子膜２１の厚さ
は4000Å〜13000Å程度とされる。ちなみにポリイミド
にＡ▲+ -▼r +（１５０KeV）を注入した時の表面抵抗率
と注入量との関係は第２図に示すようになり注入量の増
加に応じて表面抵抗率は減少する。またイオンビーム電
流密度が大きい程、表面抵抗率が減少する。
イオン注入によるゲート電極２２の形成は、マスクを用
いて所定領域に対して行う場合や、イオンビームをＸ−
Ｙ走査制御してマスクを用いることなく、所定領域に対
してイオン注入を行ってもよい。
「発明の効果」 以上述べたようにこの発明の薄膜トランジスタにおいて
はゲート絶縁膜が絶縁性有機分子膜で構成されているた
め無機絶縁膜を付ける場合のようにプラズマＣＤＶ法を
用いる必要がなく、半導体層１４の表面が良質なものが
得られる。
しかもそのゲート絶縁膜の半導体層と反対の側の部分が
遊離カーボンを含む導電性をもつゲート電極とされてい
るため、ゲート電極の形成は例えば単なるイオン注入に
より行うことができ、従来金属膜の形成と、その金属膜
のエッチングとの二工程による場合と比較して工程が簡
略となる。
また全面にゲート絶縁膜を形成しその一部をゲート電極
にしたともいえるものであり、ゲート絶縁膜上に金属の
ゲート電極を形成する場合よりもの素子の凹凸が少なく
なり、例えば液晶表示素子に用いてそのゲートバースの
配線などの凹凸が少なく、それだけ配線断が生じ難く、
歩留りが向上する。
液晶表示素子に用いる場合においては、絶縁性有機分子
層２１を全面に形成し、これに対して配向処理を行うこ
とにより配向膜を特に設ける必要がなく、また素子表面
の凹凸を少ないものとすることができる。
イオン注入条件を制御することによりゲート電極２２の
シート抵抗や仕事関数などを所望のものとして薄膜トラ
ンジスタの状況を所望のものに制御することもできる。
【図面の簡単な説明】
第１図はこの発明による薄膜トランジスタの製造工程を
示す断面図、第２図はポリイミドのイオン注入量と表面
抵抗率との関係を示す図、第３図は従来の薄膜トランジ
スタを示す断面図である。

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】ソース電極及びゲート電極間に半導体層が
    形成され、その半導体層と接してゲート絶縁膜が形成さ
    れ、そのゲート絶縁膜と接してゲート電極が形成された
    薄膜トランジスタにおいて、 上記ゲート絶縁膜は絶縁性有機分子膜で構成され、 上記ゲート電極は、上記ゲート絶縁膜の絶縁性有機分子
    膜の上記半導体層と反対の側の部分に遊離カーボンが含
    有されて導電層とされて構成されていることを特徴とす
    る薄膜トランジスタ。
JP62007657A 1987-01-16 1987-01-16 薄膜トランジスタ Expired - Lifetime JPH065755B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP62007657A JPH065755B2 (ja) 1987-01-16 1987-01-16 薄膜トランジスタ
US07/140,688 US4943838A (en) 1987-01-16 1988-01-04 Thin film transistor and method of making the same
EP88100305A EP0275075B1 (en) 1987-01-16 1988-01-12 Thin film transistor and method of making the same
DE8888100305T DE3869968D1 (de) 1987-01-16 1988-01-12 Duennfilmtransistor und verfahren zu seiner herstellung.
AT88100305T ATE75076T1 (de) 1987-01-16 1988-01-12 Duennfilmtransistor und verfahren zu seiner herstellung.
US07/498,641 US4994401A (en) 1987-01-16 1990-03-26 Method of making a thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62007657A JPH065755B2 (ja) 1987-01-16 1987-01-16 薄膜トランジスタ

Publications (2)

Publication Number Publication Date
JPS63177472A JPS63177472A (ja) 1988-07-21
JPH065755B2 true JPH065755B2 (ja) 1994-01-19

Family

ID=11671889

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62007657A Expired - Lifetime JPH065755B2 (ja) 1987-01-16 1987-01-16 薄膜トランジスタ

Country Status (5)

Country Link
US (1) US4943838A (ja)
EP (1) EP0275075B1 (ja)
JP (1) JPH065755B2 (ja)
AT (1) ATE75076T1 (ja)
DE (1) DE3869968D1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2640809B1 (fr) * 1988-12-19 1993-10-22 Chouan Yannick Procede de gravure d'une couche d'oxyde metallique et depot simultane d'un film de polymere, application de ce procede a la fabrication d'un transistor
US5641974A (en) 1995-06-06 1997-06-24 Ois Optical Imaging Systems, Inc. LCD with bus lines overlapped by pixel electrodes and photo-imageable insulating layer therebetween
DE19712233C2 (de) * 1996-03-26 2003-12-11 Lg Philips Lcd Co Flüssigkristallanzeige und Herstellungsverfahren dafür
CN1148600C (zh) * 1996-11-26 2004-05-05 三星电子株式会社 薄膜晶体管基片及其制造方法
US6940566B1 (en) * 1996-11-26 2005-09-06 Samsung Electronics Co., Ltd. Liquid crystal displays including organic passivation layer contacting a portion of the semiconductor layer between source and drain regions
US7109519B2 (en) * 2003-07-15 2006-09-19 3M Innovative Properties Company Bis(2-acenyl)acetylene semiconductors
US7291522B2 (en) * 2004-10-28 2007-11-06 Hewlett-Packard Development Company, L.P. Semiconductor devices and methods of making
US7649217B2 (en) 2005-03-25 2010-01-19 Arash Takshi Thin film field effect transistors having Schottky gate-channel junctions

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4770498A (en) * 1982-07-12 1988-09-13 Hosiden Electronics Co., Ltd. Dot-matrix liquid crystal display
PL138395B1 (en) * 1983-08-09 1986-09-30 Ct Badan Molekular I Makro Process for manufacturing surface conducting macromolecular material

Also Published As

Publication number Publication date
EP0275075A2 (en) 1988-07-20
DE3869968D1 (de) 1992-05-21
JPS63177472A (ja) 1988-07-21
EP0275075B1 (en) 1992-04-15
ATE75076T1 (de) 1992-05-15
US4943838A (en) 1990-07-24
EP0275075A3 (en) 1989-04-12

Similar Documents

Publication Publication Date Title
KR900000066B1 (ko) 박막트랜지스터 및 그 제조방법
KR100333154B1 (ko) 반도체장치제조방법
EP0304657B1 (en) Active matrix cell and method of manufacturing the same
US20030211667A1 (en) Method of fabricating thin film transistor
JPH0644625B2 (ja) アクティブマトリックス液晶表示素子用薄膜トランジスタ
JPH05235034A (ja) 薄膜トランジスタの製造方法
JPS62222285A (ja) 能動マトリクスのデイスプレイスクリ−ンおよびその製造方法
JPH027442A (ja) 半導体装置
US4994401A (en) Method of making a thin film transistor
US5198377A (en) Method of manufacturing an active matrix cell
JPH065755B2 (ja) 薄膜トランジスタ
US20020000552A1 (en) Semiconductor device and method of producing the same
JP2719252B2 (ja) 薄膜トランジスタ
JPH0572749B2 (ja)
JPH06252402A (ja) 薄膜トランジスタの製造方法
JP2667173B2 (ja) 半導体装置
JPH06252405A (ja) 薄膜半導体装置
JPH0527261A (ja) アクテイブマトリクス基板の製造方法
JPH0732255B2 (ja) 薄膜トランジスタの製造方法
JPS60170260A (ja) 薄膜トランジスタの製造方法
JPH09270516A (ja) 多結晶半導体ｔｆｔ、その製造方法、及びｔｆｔ基板
JPH02260570A (ja) 多結晶シリコン薄膜トランジスタ
JPH0812357B2 (ja) Ｔｆｔ基板の製造方法
JP2841572B2 (ja) 薄膜トランジスタ・マトリックスの製造方法
JPH02196470A (ja) 薄膜トランジスタとその製造方法