JPH065842A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH065842A JPH065842A JP15708392A JP15708392A JPH065842A JP H065842 A JPH065842 A JP H065842A JP 15708392 A JP15708392 A JP 15708392A JP 15708392 A JP15708392 A JP 15708392A JP H065842 A JPH065842 A JP H065842A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- contact
- semiconductor layer
- peripheral edge
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】本発明は、ショットキバリアダイオード（以
下、ＳＢＤと称す。）を有する半導体装置に関し、電流
分布を均一にすることによりアノード／カソード間の直
列抵抗を低減することが可能なＳＢＤを有する半導体装
置の提供を目的とする。 【構成】少なくとも表層が一導電型となっている半導体
基体１１と、該半導体基体１１と接触して該半導体基体
１１との間でショットキ接合が形成されているドーナツ
状の第１の電極１８と、該第１の電極１８の外側周縁部
を取り囲むように形成され、かつ前記半導体基体１１と
接触して該半導体基体１１との間でオーミックコンタク
トが形成されている第２の電極１９と、前記第１の電極
１８の内側周縁部の内側に形成され、かつ前記半導体基
体１１と接触して該半導体基体１１との間でオーミック
コンタクトが形成されている第３の電極２０とを含み構
成する。
下、ＳＢＤと称す。）を有する半導体装置に関し、電流
分布を均一にすることによりアノード／カソード間の直
列抵抗を低減することが可能なＳＢＤを有する半導体装
置の提供を目的とする。 【構成】少なくとも表層が一導電型となっている半導体
基体１１と、該半導体基体１１と接触して該半導体基体
１１との間でショットキ接合が形成されているドーナツ
状の第１の電極１８と、該第１の電極１８の外側周縁部
を取り囲むように形成され、かつ前記半導体基体１１と
接触して該半導体基体１１との間でオーミックコンタク
トが形成されている第２の電極１９と、前記第１の電極
１８の内側周縁部の内側に形成され、かつ前記半導体基
体１１と接触して該半導体基体１１との間でオーミック
コンタクトが形成されている第３の電極２０とを含み構
成する。
Description
【０００１】 （目次） ・産業上の利用分野 ・従来の技術（図５） ・発明が解決しようとする課題 ・課題を解決するための手段 ・作用 ・実施例（図１〜図４） ・発明の効果
【０００２】
【産業上の利用分野】本発明は、半導体装置に関し、更
に詳しく言えば、ショットキバリアダイオードを有する
半導体装置に関する。
に詳しく言えば、ショットキバリアダイオードを有する
半導体装置に関する。
【０００３】
【従来の技術】ショットキバリアダイオード（以下、Ｓ
ＢＤと称す。）は、立ち上がり電圧が小さく、かつ多数
キャリア素子であるためスピードが速い。このため、損
失の少ない、高効率の電源整流回路等の整流素子として
用いられることが多い。近年、部品点数の削減のため、
リニアＩＣにこのようなＳＢＤからなる電源整流回路を
組み込んだものが作成されるようになった。この場合で
も、高効率を保持することが望まれている。
ＢＤと称す。）は、立ち上がり電圧が小さく、かつ多数
キャリア素子であるためスピードが速い。このため、損
失の少ない、高効率の電源整流回路等の整流素子として
用いられることが多い。近年、部品点数の削減のため、
リニアＩＣにこのようなＳＢＤからなる電源整流回路を
組み込んだものが作成されるようになった。この場合で
も、高効率を保持することが望まれている。
【０００４】図５（ａ），（ｂ）は、従来例の、リニア
ＩＣ等に組み込まれた電源整流回路のＳＢＤについて説
明する図で、図５（ａ）は平面図、図５（ｂ）は図５
（ａ）のＡ−Ａ線断面図である。
ＩＣ等に組み込まれた電源整流回路のＳＢＤについて説
明する図で、図５（ａ）は平面図、図５（ｂ）は図５
（ａ）のＡ−Ａ線断面図である。
【０００５】図５（ａ），（ｂ）において、１はシリコ
ン基板、２はシリコン基板１表面に選択的に形成された
フィールド絶縁膜で、ＳＢＤのショットキ接合７を形成
する方形状の領域３ａ、及び、この方形状の領域３ａを
囲む環状の領域３ｂにはフィールド絶縁膜が形成されて
いない。但し、環状の領域３ｂであって、アノード電極
５ａと一体的に形成された配線６ａの通過する領域に
は、フィールド絶縁膜２が形成されている。４は前記環
状の領域のシリコン基板１内に高濃度のｎ型不純物を導
入して形成されたコンタクト領域層で、前記方形状の領
域３ａの外側周縁部を取り囲むように、かつ配線６ａの
通過する領域においても切れ目無く形成されている。
ン基板、２はシリコン基板１表面に選択的に形成された
フィールド絶縁膜で、ＳＢＤのショットキ接合７を形成
する方形状の領域３ａ、及び、この方形状の領域３ａを
囲む環状の領域３ｂにはフィールド絶縁膜が形成されて
いない。但し、環状の領域３ｂであって、アノード電極
５ａと一体的に形成された配線６ａの通過する領域に
は、フィールド絶縁膜２が形成されている。４は前記環
状の領域のシリコン基板１内に高濃度のｎ型不純物を導
入して形成されたコンタクト領域層で、前記方形状の領
域３ａの外側周縁部を取り囲むように、かつ配線６ａの
通過する領域においても切れ目無く形成されている。
【０００６】５ａはチタン（Ｔｉ）膜／アルミニウム
（Ａｌ）膜の２層の導電体膜からなり、方形状の領域３
ａのシリコン基板１と接触してＴｉ／シリコンのショッ
トキ接合を形成しているアノード電極で、他のＳＢＤ等
と接続するための配線６ａが一体的に形成されている。
５ｂは環状の領域３ｂのコンタクト領域層４と接続し、
前記方形状の領域３ａの外側周縁部を取り囲むように形
成されたカソード電極で、他のＳＢＤ等と接続するため
の配線６ｂが一体的に形成されている。なお、カソード
電極５ｂは前記配線６ａと同層となるので、前記配線６
ａの通過する領域には形成されておらず、この領域で途
切れている。
（Ａｌ）膜の２層の導電体膜からなり、方形状の領域３
ａのシリコン基板１と接触してＴｉ／シリコンのショッ
トキ接合を形成しているアノード電極で、他のＳＢＤ等
と接続するための配線６ａが一体的に形成されている。
５ｂは環状の領域３ｂのコンタクト領域層４と接続し、
前記方形状の領域３ａの外側周縁部を取り囲むように形
成されたカソード電極で、他のＳＢＤ等と接続するため
の配線６ｂが一体的に形成されている。なお、カソード
電極５ｂは前記配線６ａと同層となるので、前記配線６
ａの通過する領域には形成されておらず、この領域で途
切れている。
【０００７】このようなＳＢＤは、次のように動作す
る。即ち、アノード電極５ａに正の電圧が印加され、カ
ソード電極５ｂに負の電圧が印加されたとき、アノード
電極５ａ／ショットキ接合７／シリコン基板１／コンタ
クト領域層４／カソード電極５ｂという経路で電流が流
れる。また、逆の極性で電圧が印加されると、ショット
キ接合７の障壁により電流は流れない。これにより、整
流動作が行われる。
る。即ち、アノード電極５ａに正の電圧が印加され、カ
ソード電極５ｂに負の電圧が印加されたとき、アノード
電極５ａ／ショットキ接合７／シリコン基板１／コンタ
クト領域層４／カソード電極５ｂという経路で電流が流
れる。また、逆の極性で電圧が印加されると、ショット
キ接合７の障壁により電流は流れない。これにより、整
流動作が行われる。
【０００８】
【発明が解決しようとする課題】ところで、上記のＳＢ
Ｄにおいては、流すべき電流が大きくなる場合、アノー
ド電極の面積を大きくすることにより対応している。し
かし、アノード電極の中央部からカソード電極に至る電
流の経路はアノード電極の周辺部からカソード電極に至
る電流の経路と比較して長くなるため、アノード電極の
周辺部と中央部とでカソード電極との間の直列抵抗が異
なってくる。従って、電流分布が不均一になるととも
に、直列抵抗があまり下がらなくなってしまう。このた
め、アノード電極の面積の増加の割に流すべき電流が増
やせないことになる。
Ｄにおいては、流すべき電流が大きくなる場合、アノー
ド電極の面積を大きくすることにより対応している。し
かし、アノード電極の中央部からカソード電極に至る電
流の経路はアノード電極の周辺部からカソード電極に至
る電流の経路と比較して長くなるため、アノード電極の
周辺部と中央部とでカソード電極との間の直列抵抗が異
なってくる。従って、電流分布が不均一になるととも
に、直列抵抗があまり下がらなくなってしまう。このた
め、アノード電極の面積の増加の割に流すべき電流が増
やせないことになる。
【０００９】本発明は、かかる従来技術の問題点に鑑み
て創作されたものであり、電流分布を均一にすることに
よりアノード／カソード間の直列抵抗を低減することが
可能なＳＢＤを有する半導体装置の提供を目的とする。
て創作されたものであり、電流分布を均一にすることに
よりアノード／カソード間の直列抵抗を低減することが
可能なＳＢＤを有する半導体装置の提供を目的とする。
【００１０】
【課題を解決するための手段】上記課題は、第１に、一
導電型の半導体層と、該半導体層と接触して該半導体層
との間でショットキ接合が形成されている環状の第１の
電極と、該第１の電極の外側周縁部を取り囲むように形
成され、かつ前記半導体層と接触して該半導体層との間
でオーミックコンタクトが形成されている第２の電極
と、前記第１の電極の内側周縁部の内側に形成され、か
つ前記半導体層と接触して該半導体層との間でオーミッ
クコンタクトが形成されているとともに該第２の電極と
電気的に接続される第３の電極とを有する半導体装置に
よって達成され、第２に、前記半導体層は、反対導電型
の半導体基板上に形成されてなることを特徴とする第１
の発明に記載の半導体装置によって達成され、第３に、
前記環状の第１の電極と前記半導体層との接触部であっ
て、前記第１の電極の外側周縁部の接触部及び内側周縁
部の接触部の、前記一導電型を有する半導体層に反対導
電型領域層が選択的に形成されていることを特徴とする
第１又は第２の発明に記載の半導体装置によって達成さ
れる。
導電型の半導体層と、該半導体層と接触して該半導体層
との間でショットキ接合が形成されている環状の第１の
電極と、該第１の電極の外側周縁部を取り囲むように形
成され、かつ前記半導体層と接触して該半導体層との間
でオーミックコンタクトが形成されている第２の電極
と、前記第１の電極の内側周縁部の内側に形成され、か
つ前記半導体層と接触して該半導体層との間でオーミッ
クコンタクトが形成されているとともに該第２の電極と
電気的に接続される第３の電極とを有する半導体装置に
よって達成され、第２に、前記半導体層は、反対導電型
の半導体基板上に形成されてなることを特徴とする第１
の発明に記載の半導体装置によって達成され、第３に、
前記環状の第１の電極と前記半導体層との接触部であっ
て、前記第１の電極の外側周縁部の接触部及び内側周縁
部の接触部の、前記一導電型を有する半導体層に反対導
電型領域層が選択的に形成されていることを特徴とする
第１又は第２の発明に記載の半導体装置によって達成さ
れる。
【００１１】
【作 用】本発明の半導体装置においては、従来と同様
に第１の電極を取り囲むように第２の電極を形成すると
ともに、従来と異なり第１の電極の形状を、例えば外側
周縁部が円形状、又は多角形状を有するドーナツ状と
し、かつ従来の第１の電極形成領域の中央部に相当する
領域に第３の電極を形成している。
に第１の電極を取り囲むように第２の電極を形成すると
ともに、従来と異なり第１の電極の形状を、例えば外側
周縁部が円形状、又は多角形状を有するドーナツ状と
し、かつ従来の第１の電極形成領域の中央部に相当する
領域に第３の電極を形成している。
【００１２】従って、例えばアノード電極としての第１
の電極から流入した電流は、第１の電極の外側周縁部を
取り囲むカソード電極としての第２の電極と、第１の電
極の内側周縁部よりも内側に存在するカソード電極とし
ての第３の電極とに分散して流れるようになる。これに
より、従来の場合と比較して、電流の分布が均一化され
るため、第１の電極／第２及び第３の電極間、即ちアノ
ード／カソード間の直列抵抗を低減することができる。
なお、電流の平均化による直列抵抗の低減は、第３の電
極を形成するために第１の電極の面積を減らした分を十
分に補うことができる。
の電極から流入した電流は、第１の電極の外側周縁部を
取り囲むカソード電極としての第２の電極と、第１の電
極の内側周縁部よりも内側に存在するカソード電極とし
ての第３の電極とに分散して流れるようになる。これに
より、従来の場合と比較して、電流の分布が均一化され
るため、第１の電極／第２及び第３の電極間、即ちアノ
ード／カソード間の直列抵抗を低減することができる。
なお、電流の平均化による直列抵抗の低減は、第３の電
極を形成するために第１の電極の面積を減らした分を十
分に補うことができる。
【００１３】また、一導電型を有する半導体層は、反対
導電型の半導体基板上に形成されているので、半導体層
にＳＢＤを形成し、かつ反対導電型領域層等を形成して
素子形成と素子分離とを行うことができる。これによ
り、ＳＢＤを含む半導体集積回路装置等の作成が可能と
なる。
導電型の半導体基板上に形成されているので、半導体層
にＳＢＤを形成し、かつ反対導電型領域層等を形成して
素子形成と素子分離とを行うことができる。これによ
り、ＳＢＤを含む半導体集積回路装置等の作成が可能と
なる。
【００１４】更に、第１の電極の外側周縁部の接触部及
び内側周縁部の接触部の、一導電型を有する半導体層に
反対導電型領域層が選択的に形成されている。従って、
電界の集中し易い、第１の電極のショットキ接合の周縁
部が動作しないように反対導電型領域層により保護され
るので、逆方向のリーク電流を低減し、かつ逆方向の耐
圧を向上することができる。
び内側周縁部の接触部の、一導電型を有する半導体層に
反対導電型領域層が選択的に形成されている。従って、
電界の集中し易い、第１の電極のショットキ接合の周縁
部が動作しないように反対導電型領域層により保護され
るので、逆方向のリーク電流を低減し、かつ逆方向の耐
圧を向上することができる。
【００１５】
【実施例】次に、図面を参照しながら本発明の実施例に
ついて説明する。図１（ａ），（ｂ）は、本発明の第１
の実施例のＳＢＤを含む半導体装置についての説明図
で、例えばリニアＩＣの電源整流回路を構成するＳＢＤ
のうちの１つのＳＢＤとその周辺部を示すものである。
図１（ａ）は平面図、図１（ｂ）は図１（ａ）のＢ−Ｂ
線断面図である。
ついて説明する。図１（ａ），（ｂ）は、本発明の第１
の実施例のＳＢＤを含む半導体装置についての説明図
で、例えばリニアＩＣの電源整流回路を構成するＳＢＤ
のうちの１つのＳＢＤとその周辺部を示すものである。
図１（ａ）は平面図、図１（ｂ）は図１（ａ）のＢ−Ｂ
線断面図である。
【００１６】図１（ａ），（ｂ）において、１１はｎ型
のシリコン基板（半導体層）、１２は熱酸化により選択
的に形成されたシリコン酸化膜からなるフィールド絶縁
膜で、外側周縁部が方形状となっているドーナツ状の、
アノード電極（第１の電極）１８のショットキ接合の形
成領域13ａ，アノード電極１８の外側周縁部を取り囲む
ように形成される第１のカソード電極（第２の電極）１
９のオーミックコンタクトの形成領域１４、及びアノー
ド電極１８の内側周縁部の内側に形成される第２のカソ
ード電極（第３の電極）２０のオーミックコンタクトの
形成領域１５を除く領域に形成されている。
のシリコン基板（半導体層）、１２は熱酸化により選択
的に形成されたシリコン酸化膜からなるフィールド絶縁
膜で、外側周縁部が方形状となっているドーナツ状の、
アノード電極（第１の電極）１８のショットキ接合の形
成領域13ａ，アノード電極１８の外側周縁部を取り囲む
ように形成される第１のカソード電極（第２の電極）１
９のオーミックコンタクトの形成領域１４、及びアノー
ド電極１８の内側周縁部の内側に形成される第２のカソ
ード電極（第３の電極）２０のオーミックコンタクトの
形成領域１５を除く領域に形成されている。
【００１７】また、１６，１７はそれぞれ第１のカソー
ド電極１９及び第２のカソード電極２０と接触するシリ
コン基板１１の表層に形成された帯状のｎ+型のコンタ
クト領域層で、外側周縁部が方形状となっている環状の
アノード電極１８の外側周縁部から適当な間隔をおい
て、かつ該外側周縁部に沿って、切れ目無く形成されて
いる。
ド電極１９及び第２のカソード電極２０と接触するシリ
コン基板１１の表層に形成された帯状のｎ+型のコンタ
クト領域層で、外側周縁部が方形状となっている環状の
アノード電極１８の外側周縁部から適当な間隔をおい
て、かつ該外側周縁部に沿って、切れ目無く形成されて
いる。
【００１８】１８は膜厚1500〜3000Åのチタン膜（Ｔｉ
膜）／膜厚5000〜10000 Åのアルミニウム膜（Ａｌ膜）
の２層の導電体膜からなり、外側周縁部が140 ×140 μ
ｍの方形状を有し、かつ内側周縁部が５０×５０の方形
状を有する環状のアノード電極で、下層のＴｉ膜がシリ
コン基板１１と接触し、その接触面においてシリコン基
板１１との間でショットキ接合が形成されている。ま
た、アノード電極１８と一体的に形成された幅約８０μ
ｍの配線２１を有し、フィールド絶縁膜１２上に引き出
されて図示しない他のＳＢＤ等に接続されている。
膜）／膜厚5000〜10000 Åのアルミニウム膜（Ａｌ膜）
の２層の導電体膜からなり、外側周縁部が140 ×140 μ
ｍの方形状を有し、かつ内側周縁部が５０×５０の方形
状を有する環状のアノード電極で、下層のＴｉ膜がシリ
コン基板１１と接触し、その接触面においてシリコン基
板１１との間でショットキ接合が形成されている。ま
た、アノード電極１８と一体的に形成された幅約８０μ
ｍの配線２１を有し、フィールド絶縁膜１２上に引き出
されて図示しない他のＳＢＤ等に接続されている。
【００１９】１９はアノード電極１８の外側周縁部を取
り囲むように形成されている、幅約３０μｍ，膜厚5000
〜10000 Åの帯状のＡｌ膜からなる第１のカソード電極
で、シリコン基板１１に形成されたコンタクト領域層１
６と接触し、その接触面においてシリコン基板１１との
間でオーミックコンタクトが形成されている。また、外
側周縁部が方形状となっている環状のアノード電極１８
の外側周縁部から適当な間隔をおいて、かつ該外側周縁
部に沿って形成されている。なお、第１のカソード電極
１９は、アノード電極１８の配線２１の通過する領域に
は形成されておらず、途切れている。更に、第１のカソ
ード電極１９と一体的に形成された幅約８０μｍの配線
２２を有し、フィールド絶縁膜１２上に引き出されて図
示しない他のＳＢＤ等に接続されている。
り囲むように形成されている、幅約３０μｍ，膜厚5000
〜10000 Åの帯状のＡｌ膜からなる第１のカソード電極
で、シリコン基板１１に形成されたコンタクト領域層１
６と接触し、その接触面においてシリコン基板１１との
間でオーミックコンタクトが形成されている。また、外
側周縁部が方形状となっている環状のアノード電極１８
の外側周縁部から適当な間隔をおいて、かつ該外側周縁
部に沿って形成されている。なお、第１のカソード電極
１９は、アノード電極１８の配線２１の通過する領域に
は形成されておらず、途切れている。更に、第１のカソ
ード電極１９と一体的に形成された幅約８０μｍの配線
２２を有し、フィールド絶縁膜１２上に引き出されて図
示しない他のＳＢＤ等に接続されている。
【００２０】２０はアノード電極１８の内側周縁部の内
側に形成されている４０×４０μｍの方形状を有する、
膜厚5000〜10000 ÅのＡｌ膜からなる第２のカソード電
極で、シリコン基板１１に形成されたコンタクト領域層
１７と接触し、その接触面においてシリコン基板１１と
の間でオーミックコンタクトが形成されている。
側に形成されている４０×４０μｍの方形状を有する、
膜厚5000〜10000 ÅのＡｌ膜からなる第２のカソード電
極で、シリコン基板１１に形成されたコンタクト領域層
１７と接触し、その接触面においてシリコン基板１１と
の間でオーミックコンタクトが形成されている。
【００２１】２３は、全面に形成された膜厚5000〜1000
0 Åのシリコン酸化膜からなる層間絶縁膜で、第１のカ
ソード電極１９上及び第２のカソード電極２０上にそれ
ぞれ開口部２４，２５が形成されている。
0 Åのシリコン酸化膜からなる層間絶縁膜で、第１のカ
ソード電極１９上及び第２のカソード電極２０上にそれ
ぞれ開口部２４，２５が形成されている。
【００２２】２６は、層間絶縁膜２３上を配線され、層
間絶縁膜２３の開口部２４，２５を介して第１のカソー
ド電極１９と第２のカソード電極２０との間を接続して
いる配線である。
間絶縁膜２３の開口部２４，２５を介して第１のカソー
ド電極１９と第２のカソード電極２０との間を接続して
いる配線である。
【００２３】以上のように、本発明の第１の実施例のＳ
ＢＤを有する半導体装置においては、従来と同様にアノ
ード電極１８を取り囲むように第１のカソード電極１９
を形成するとともに、従来と異なりアノード電極１８の
形状を環状とし、かつ従来のアノード電極１８形成領域
の中央部に相当する領域に第２のカソード電極２０を形
成している。
ＢＤを有する半導体装置においては、従来と同様にアノ
ード電極１８を取り囲むように第１のカソード電極１９
を形成するとともに、従来と異なりアノード電極１８の
形状を環状とし、かつ従来のアノード電極１８形成領域
の中央部に相当する領域に第２のカソード電極２０を形
成している。
【００２４】従って、例えばアノード電極１８から流入
した電流は、アノード電極１８の外側周縁部を取り囲む
第１のカソード電極１９と、アノード電極１８の内側周
縁部よりも内側に存在する第２のカソード電極２０とに
分散して流れるようになる。これにより、従来と比較し
て、電流の分布が均一化されるため、アノード／カソー
ド間の直列抵抗を低減することができる。なお、電流の
平均化による直列抵抗の低減は、第２のカソード電極２
０を形成するためにアノード電極１８の面積を減らした
分を十分に補うことができる。
した電流は、アノード電極１８の外側周縁部を取り囲む
第１のカソード電極１９と、アノード電極１８の内側周
縁部よりも内側に存在する第２のカソード電極２０とに
分散して流れるようになる。これにより、従来と比較し
て、電流の分布が均一化されるため、アノード／カソー
ド間の直列抵抗を低減することができる。なお、電流の
平均化による直列抵抗の低減は、第２のカソード電極２
０を形成するためにアノード電極１８の面積を減らした
分を十分に補うことができる。
【００２５】なお、第１の実施例では、アノード電極１
８が方形の環状を有しているが、第２の実施例の上面図
である図２（ａ）、及び図２（ａ）のＣ−Ｃ線断面図で
ある図２（ｂ）に示すように、アノード電極（第１の電
極）18ａが円形の環状を有していてもよい。なお、この
ような形状の変化に伴い、アノード電極18ａの外側周縁
部を取り囲む第１のカソード電極（第２の電極）19ａの
形状及びアノード電極18ａの内側周縁部の内側の第２の
カソード電極（第３の電極）20ａの形状がアノード電極
18ａに対応するように円形状になっている。図２
（ａ），（ｂ）の符号のうち、図１（ａ），（ｂ）に示
す数字と同じ数字で示すものは、図１（ａ），（ｂ）で
示すものに対応するものを示す。
８が方形の環状を有しているが、第２の実施例の上面図
である図２（ａ）、及び図２（ａ）のＣ−Ｃ線断面図で
ある図２（ｂ）に示すように、アノード電極（第１の電
極）18ａが円形の環状を有していてもよい。なお、この
ような形状の変化に伴い、アノード電極18ａの外側周縁
部を取り囲む第１のカソード電極（第２の電極）19ａの
形状及びアノード電極18ａの内側周縁部の内側の第２の
カソード電極（第３の電極）20ａの形状がアノード電極
18ａに対応するように円形状になっている。図２
（ａ），（ｂ）の符号のうち、図１（ａ），（ｂ）に示
す数字と同じ数字で示すものは、図１（ａ），（ｂ）で
示すものに対応するものを示す。
【００２６】また、図１（ｂ）に示すように、アノード
電極１８と第１のカソード電極１９が同一平面状に形成
されているので、アノード電極１８の配線２１の形成領
域で第１のカソード電極１９が途切れているが、第３の
実施例の上面図である図３（ａ）、及び図３（ａ）のＤ
−Ｄ線断面図である図３（ｂ）に示すように、アノード
電極18ｂの配線21ｂと第１のカソード電極19ｂとを多層
化することにより、配線21ｂと第１のカソード電極19ｂ
とを層間絶縁膜23ｂを挟んで交差させ、配線21ｂの形成
領域でも第１のカソード電極19ｂが途切れないようにす
ることもできる。図３（ａ），（ｂ）において、２７は
アノード電極18ｂと配線21ｂとを接続する層間絶縁膜23
ｂの開口部、その他の符号については、図１（ａ），
（ｂ）に示す数字と同じ数字で示すものは、図１
（ａ），（ｂ）で示すものに対応するものを示す。
電極１８と第１のカソード電極１９が同一平面状に形成
されているので、アノード電極１８の配線２１の形成領
域で第１のカソード電極１９が途切れているが、第３の
実施例の上面図である図３（ａ）、及び図３（ａ）のＤ
−Ｄ線断面図である図３（ｂ）に示すように、アノード
電極18ｂの配線21ｂと第１のカソード電極19ｂとを多層
化することにより、配線21ｂと第１のカソード電極19ｂ
とを層間絶縁膜23ｂを挟んで交差させ、配線21ｂの形成
領域でも第１のカソード電極19ｂが途切れないようにす
ることもできる。図３（ａ），（ｂ）において、２７は
アノード電極18ｂと配線21ｂとを接続する層間絶縁膜23
ｂの開口部、その他の符号については、図１（ａ），
（ｂ）に示す数字と同じ数字で示すものは、図１
（ａ），（ｂ）で示すものに対応するものを示す。
【００２７】更に、半導体層として、ｎ型のシリコン基
板１１を用いているが、第４の実施例の断面図である図
４（ａ）に示すように、ｐ型のシリコン基板（半導体基
板）２８上に、例えばエピタキシャル成長により形成さ
れたｎ型のシリコン層（半導体層）２９を用いてもよ
い。これにより、シリコン層２９にＳＢＤを形成し、か
つｐ型領域層等を形成して素子形成と素子分離とを行う
ことができ、このため、ＳＢＤを含む半導体集積回路装
置等の作成が可能となる。なお、図４（ａ）の符号のう
ち、図１（ａ），（ｂ）に示す数字と同じ数字で示すも
のは、図１（ａ），（ｂ）で示すものに対応するものを
示す。
板１１を用いているが、第４の実施例の断面図である図
４（ａ）に示すように、ｐ型のシリコン基板（半導体基
板）２８上に、例えばエピタキシャル成長により形成さ
れたｎ型のシリコン層（半導体層）２９を用いてもよ
い。これにより、シリコン層２９にＳＢＤを形成し、か
つｐ型領域層等を形成して素子形成と素子分離とを行う
ことができ、このため、ＳＢＤを含む半導体集積回路装
置等の作成が可能となる。なお、図４（ａ）の符号のう
ち、図１（ａ），（ｂ）に示す数字と同じ数字で示すも
のは、図１（ａ），（ｂ）で示すものに対応するものを
示す。
【００２８】また、第５の実施例の断面図である図４
（ｂ）に示すように、環状のアノード電極（第１の電
極）18ｄとシリコン基板（半導体層）11ｃとの接触部で
あって、アノード電極18ｄの外側周縁部の接触部及び内
側周縁部の接触部に、ｎ型のシリコン基板11ｃにｐ型領
域層（反対導電型領域層）30ａ，30ｂを選択的に形成す
ることもできる。従って、電界の集中し易い、アノード
電極18ｄのショットキ接合の周縁部が動作しないように
ｐ型領域層30ａ，30ｂにより保護されるので、逆方向の
リーク電流を低減し、かつ逆方向の耐圧を向上すること
ができる。なお、図４（ｂ）の符号のうち、図１
（ａ），（ｂ）に示す数字と同じ数字で示すものは、図
１（ａ），（ｂ）で示すものに対応するものを示す。
（ｂ）に示すように、環状のアノード電極（第１の電
極）18ｄとシリコン基板（半導体層）11ｃとの接触部で
あって、アノード電極18ｄの外側周縁部の接触部及び内
側周縁部の接触部に、ｎ型のシリコン基板11ｃにｐ型領
域層（反対導電型領域層）30ａ，30ｂを選択的に形成す
ることもできる。従って、電界の集中し易い、アノード
電極18ｄのショットキ接合の周縁部が動作しないように
ｐ型領域層30ａ，30ｂにより保護されるので、逆方向の
リーク電流を低減し、かつ逆方向の耐圧を向上すること
ができる。なお、図４（ｂ）の符号のうち、図１
（ａ），（ｂ）に示す数字と同じ数字で示すものは、図
１（ａ），（ｂ）で示すものに対応するものを示す。
【００２９】
【発明の効果】以上のように、本発明の半導体装置にお
いては、従来と同様に第１の電極を取り囲むように第２
の電極を形成するとともに、従来と異なり第１の電極の
形状を環状とし、かつ第１の電極の内側周縁部よりも内
側、即ち従来の第１の電極形成領域の中央部に相当する
領域に第３の電極を形成している。
いては、従来と同様に第１の電極を取り囲むように第２
の電極を形成するとともに、従来と異なり第１の電極の
形状を環状とし、かつ第１の電極の内側周縁部よりも内
側、即ち従来の第１の電極形成領域の中央部に相当する
領域に第３の電極を形成している。
【００３０】これにより、第１の電極／第２及び第３の
電極間、即ちアノード／カソード間に電流を流す場合、
従来と比較して、電流の分布が均一化されるため、アノ
ード／カソード間の直列抵抗を低減することができる。
電極間、即ちアノード／カソード間に電流を流す場合、
従来と比較して、電流の分布が均一化されるため、アノ
ード／カソード間の直列抵抗を低減することができる。
【００３１】また、一導電型の半導体層は、反対導電型
の半導体基板上に形成されてなるので、ＳＢＤを含む半
導体集積回路装置等の作成が可能となる。更に、第１の
電極の外側周縁部の接触部及び内側周縁部の接触部の、
一導電型を有する半導体層に反対導電型領域層が選択的
に形成されているので、電界の集中し易い、第１の電極
のショットキ接合の周縁部が動作しないように反対導電
型領域層により保護され、これにより、逆方向のリーク
電流を低減し、かつ逆方向の耐圧を向上することができ
る。
の半導体基板上に形成されてなるので、ＳＢＤを含む半
導体集積回路装置等の作成が可能となる。更に、第１の
電極の外側周縁部の接触部及び内側周縁部の接触部の、
一導電型を有する半導体層に反対導電型領域層が選択的
に形成されているので、電界の集中し易い、第１の電極
のショットキ接合の周縁部が動作しないように反対導電
型領域層により保護され、これにより、逆方向のリーク
電流を低減し、かつ逆方向の耐圧を向上することができ
る。
【図１】本発明の第１の実施例のＳＢＤを有する半導体
装置の説明図である。
装置の説明図である。
【図２】本発明の第２の実施例のＳＢＤを有する半導体
装置の説明図である。
装置の説明図である。
【図３】本発明の第３の実施例のＳＢＤを有する半導体
装置の説明図である。
装置の説明図である。
【図４】本発明の第４及び第５の実施例のＳＢＤを有す
る半導体装置について説明する断面図である。
る半導体装置について説明する断面図である。
【図５】従来例のＳＢＤを有する半導体装置の説明図で
ある。
ある。
１１，11ａ〜11ｃ シリコン基板（半導体層）、 １２，12ａ〜12ｄ フィールド絶縁膜、 １３，13ａ〜13ｄ ショットキ接合の形成領域、 １４，14ａ〜14ｄ，１５，15ａ〜15ｄ オーミックコン
タクトの形成領域、 １６，16ａ〜16ｄ，１７，17ａ〜17ｄ コンタクト領域
層、 １８，18ａ〜18ｄ アノード電極（第１の電極）、 １９，19ａ〜19ｄ 第１のカソード電極（第２の電
極）、 ２０，20ａ〜20ｄ 第２のカソード電極（第３の電
極）、 ２１，21ａ〜21ｄ，２２，22ａ〜22ｄ，２６，26ａ〜26
ｄ 配線、 ２３，23ａ〜23ｄ 層間絶縁膜、 ２４，24ａ〜24ｄ，２５，25ａ〜25ｄ，２７ 開口部、 ２８ シリコン基板（半導体基板）、 ２９ シリコン層（半導体層）、 30ａ，30ｂ ｐ型領域層（反対導電型領域層）。
タクトの形成領域、 １６，16ａ〜16ｄ，１７，17ａ〜17ｄ コンタクト領域
層、 １８，18ａ〜18ｄ アノード電極（第１の電極）、 １９，19ａ〜19ｄ 第１のカソード電極（第２の電
極）、 ２０，20ａ〜20ｄ 第２のカソード電極（第３の電
極）、 ２１，21ａ〜21ｄ，２２，22ａ〜22ｄ，２６，26ａ〜26
ｄ 配線、 ２３，23ａ〜23ｄ 層間絶縁膜、 ２４，24ａ〜24ｄ，２５，25ａ〜25ｄ，２７ 開口部、 ２８ シリコン基板（半導体基板）、 ２９ シリコン層（半導体層）、 30ａ，30ｂ ｐ型領域層（反対導電型領域層）。
Claims (3)
- 【請求項１】 一導電型の半導体層と、該半導体層と接
触して該半導体層との間でショットキ接合が形成されて
いる環状の第１の電極と、該第１の電極の外側周縁部を
取り囲むように形成され、かつ前記半導体層と接触して
該半導体層との間でオーミックコンタクトが形成されて
いる第２の電極と、前記第１の電極の内側周縁部の内側
に形成され、かつ前記半導体層と接触して該半導体層と
の間でオーミックコンタクトが形成されているとともに
該第２の電極と電気的に接続される第３の電極とを有す
る半導体装置。 - 【請求項２】 前記半導体層は、反対導電型の半導体基
板上に形成されてなることを特徴とする請求項１記載の
半導体装置。 - 【請求項３】 前記環状の第１の電極と前記半導体層と
の接触部であって、前記第１の電極の外側周縁部の接触
部及び内側周縁部の接触部の、前記一導電型を有する半
導体層に反対導電型領域層が選択的に形成されているこ
とを特徴とする請求項１又は請求項２記載の半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15708392A JPH065842A (ja) | 1992-06-16 | 1992-06-16 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15708392A JPH065842A (ja) | 1992-06-16 | 1992-06-16 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH065842A true JPH065842A (ja) | 1994-01-14 |
Family
ID=15641878
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15708392A Withdrawn JPH065842A (ja) | 1992-06-16 | 1992-06-16 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH065842A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5539237A (en) * | 1993-01-21 | 1996-07-23 | Texas Instruments Incorporated | Schottky diode with guard ring |
| JP2006505955A (ja) * | 2002-11-06 | 2006-02-16 | インターナショナル レクティファイアー コーポレイション | チップスケールのショットキーデバイス |
| JP2006147951A (ja) * | 2004-11-22 | 2006-06-08 | Matsushita Electric Ind Co Ltd | ショットキーバリアダイオード及びそれを用いた集積回路 |
| JP2006156457A (ja) * | 2004-11-25 | 2006-06-15 | Matsushita Electric Ind Co Ltd | ショットキーバリアダイオード及びダイオードアレイ |
| JP2006310791A (ja) * | 2005-03-30 | 2006-11-09 | Sanyo Electric Co Ltd | 半導体装置 |
| JP2010530620A (ja) * | 2007-06-18 | 2010-09-09 | ミクロガン ゲーエムベーハー | 環状に閉じたコンタクトを備える半導体部品 |
-
1992
- 1992-06-16 JP JP15708392A patent/JPH065842A/ja not_active Withdrawn
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5539237A (en) * | 1993-01-21 | 1996-07-23 | Texas Instruments Incorporated | Schottky diode with guard ring |
| JP2006505955A (ja) * | 2002-11-06 | 2006-02-16 | インターナショナル レクティファイアー コーポレイション | チップスケールのショットキーデバイス |
| US8921969B2 (en) | 2002-11-06 | 2014-12-30 | Siliconix Technology C. V. | Chip-scale Schottky device |
| JP2006147951A (ja) * | 2004-11-22 | 2006-06-08 | Matsushita Electric Ind Co Ltd | ショットキーバリアダイオード及びそれを用いた集積回路 |
| US7375407B2 (en) * | 2004-11-22 | 2008-05-20 | Matsushita Electric Industrial Co., Ltd. | Schottky barrier diode and integrated circuit using the same |
| JP2006156457A (ja) * | 2004-11-25 | 2006-06-15 | Matsushita Electric Ind Co Ltd | ショットキーバリアダイオード及びダイオードアレイ |
| JP2006310791A (ja) * | 2005-03-30 | 2006-11-09 | Sanyo Electric Co Ltd | 半導体装置 |
| JP2010530620A (ja) * | 2007-06-18 | 2010-09-09 | ミクロガン ゲーエムベーハー | 環状に閉じたコンタクトを備える半導体部品 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3099557B2 (ja) | ダイオード | |
| JPH05226638A (ja) | 半導体装置 | |
| JP2000049360A (ja) | 半導体装置 | |
| JPH065842A (ja) | 半導体装置 | |
| JPH0136347B2 (ja) | ||
| JPH02156684A (ja) | 複合型ダイオード装置 | |
| JP3489567B2 (ja) | 半導体素子 | |
| JPS62122272A (ja) | 半導体装置 | |
| JP3482959B2 (ja) | 半導体素子 | |
| JP2000294805A (ja) | ショットキバリアダイオード及びその製造方法 | |
| JP3551154B2 (ja) | 半導体素子 | |
| JPH06283727A (ja) | 電力用半導体素子 | |
| JPH0195568A (ja) | 半導体装置 | |
| JPH08130317A (ja) | 抵抗性フィ−ルドプレ−トを備えた半導体装置 | |
| JPH09283771A (ja) | ショットキーバリアダイオード | |
| JP4322183B2 (ja) | ショットキーバリアダイオード | |
| JP3103665B2 (ja) | 半導体装置 | |
| JP2961643B2 (ja) | ダイオード | |
| US20250022954A1 (en) | Semiconductor device | |
| JPH06163878A (ja) | 半導体装置 | |
| JPH02202063A (ja) | 半導体装置 | |
| KR100320676B1 (ko) | 사이리스터 소자 | |
| JPH0883918A (ja) | 半導体装置 | |
| JPH01262672A (ja) | Ｐｉｎダイオード | |
| JPS61150383A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990831 |