JPH065845A - 半導体装置 - Google Patents

Abstract

(57)【要約】 【目的】本発明の目的は、低ゲート入力においても破壊
することなく、確実にターンオンする高スイッチングパ
ワー耐量のゲートトリガ機能を有し、且つ、大容量のサ
イリスタ素子に対し、最も適切なゲート構造をもつ半導
体装置を提供することに有る。 【構成】カソード面平面でカソード面の中心軸の回りに
２回回転対象のカソード構造であり、ゲート電極１２と
補助ゲート電極１４が対向する補助ゲート電極部１１２
で補助ｎエミッタ層１１を切断した半リング構造の補助
ｎエミッタ層となっている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は大容量サイリスタに係
り、カソード面中央部にゲート電極の存在するセンター
ゲート構造に好適なゲートトリガ機能を有する構造に関
する。

【０００２】

【従来の技術】従来構造におけるサイリスタでは、図２
に示すように、ゲート電極１２と補助ゲート電極１３が
カソード電極７の側方に位置し、かつ、主サイリスタを
点弧するために、ゲート電流を一旦補助ｎエミッタ層１
１より成る補助サイリスタにて増幅する構造としてい
る。本構造では、ゲート部分がカソードの側方に片寄っ
ているために、大容量サイリスタの場合には、ゲート電
流によりゲートの近傍が点弧してから、同通領域がカソ
ード面全体にひろがるまでにアノード電流通流時間と同
程度の２〜３ｍｓ以上の長い時間を必要とするという問
題があった。

【０００３】そこで、この問題を解決するために、図３
に示すようにゲート部分をサイリスタの中心部分に設け
るセンターゲート構造とすることが同通領域の広がり時
間を短縮するために有利である。しかし、センターゲー
ト構造では、初期点弧領域が狭いという欠点があるた
め、増幅ゲート構造とするのが一般的である。つまり、
ゲート電極１２の回りに補助ｎエミッタ層１１を設け、
サイリスタの中心部に補助サイリスタを形成する。補助
サイリスタを点弧することにより流れる電流は補助ｎエ
ミッタ層１１と短絡された補助ゲート電極１３，１４を
経由してサイリスタ周辺部へと流れ、主サイリスタを点
弧するものとなっている。

【０００４】

【発明が解決しようとする課題】図３に示す増幅ゲート
構造ではトリガー電流でゲートが点弧する場合に環状の
補助ｎエミッタ層１１全面に均一にゲート電流が流れて
ターンオンする訳ではなく、最も抵抗の低い補助ｎエミ
ッタ層１１と補助ゲート電極１３，１４との短絡部１１
１に集中してゲート電流が流れてしまい、この部分のみ
にてターンオンすることとなる。このためゲート入力が
規定値以下の場合には、これが顕著となり、電流が１ヶ
所に集中するためこの部分にて素子の劣化が生じるとい
う、スイッチングパワーの耐量が低いという問題があっ
た。このためゲート電流を一部に集中することなく補助
ｎエミッタ層１１の全面にて通流させてターンオンさせ
るためには、図４のように外側に向かって放射状に伸び
ている補助ゲート電極１４の数を増やすことにより環状
の補助ｎエミッタ層１１での抵抗の差を緩和することが
できる。しかしながら、この補助ゲート電極１４の数を
増やした場合、補助ゲート電極の面積が増加する、反面
サイリスタのカソード面積が減少してしまうためにサイ
リスタの容量を大きくすることができないという懸念が
あった。

【０００５】本発明の目的は、低ゲート入力においても
破壊することなく、確実にターンオンする高スイッチン
グパワー耐量のゲートトリガ機能を有する半導体装置を
提供することに有る。

【０００６】本発明の他の目的は、大容量のサイリスタ
素子に対し、最も適切なゲート構造をもつ半導体装置を
提供することに有る。

【０００７】

【課題を解決するための手段】上記目的を達成するため
に本発明では、主サイリスタヘ伸びる補助ゲート電極と
ゲート電極とが対向する補助ゲート電極部のみの抵抗を
高くした補助ｎエミッタ構造としたものである。

【０００８】上記他の目的を達成するために主サイリス
タヘ伸びる補助ゲート電極の数を少なくした構成とした
ものである。

【０００９】

【作用】本発明の半導体装置は、ゲート電極と主サイリ
スタへ伸びる補助ゲート電極とが対向する補助ゲート電
極部においての抵抗を他のゲート電極部でのそれよりも
高くしたものとし、且つ、この主サイリスタへ伸びる補
助ゲート電極の数を減らした構成としている。それによ
って、（１）主サイリスタへ伸びる補助ゲート電極部の
抵抗が高くなるためにトリガ電流は確実に補助ｎエミッ
タ部へと流れ、この補助サイリスタを点弧させることと
なる。このため一部分に集中的にゲート電流が流れるこ
とがなくなるためにこの部分での素子の劣化をなくすこ
とができる。又、この構成は、（２）カソードパターン
の簡略化が出来るためカソード面積の低下を最小限に防
止することが出来、このためカソード電極面積が大きい
大容量のサイリスタに対し大変有効なものとなる。

【００１０】

【実施例】以下、本発明の一実施例を図１により説明す
る。図中、（ａ）はカソード面平面図、（ｂ）は平面図
（ａ）をｘｏｙに従い断面としたときの図である。図に
おいて、１は半導体基体で、ｐエミッタ層２、ｐエミッ
タ層２に隣接して第１のｐｎ接合ｊ１を形成するｎベー
ス層３，ｎベース層３に隣接して第２のｐｎ接合ｊ２を
形成するｐベース層４，ｐベース層４の一部に隣接して
第３のｐｎ接合ｊ３を形成する主ｎエミッタ層５、及び
主ｎエミッタ層５から離れた補助ｎエミッタ層１１から
成っている。６はｐエミッタ層２と接触するアノード電
極、７は主ｎエミッタ層５と接触するカソード電極、１
２はカソード面の中央部に位置し、ターンオン時のトリ
ガー信号を受けるゲート電極、及び１３，１４は補助ｎ
エミッタ層１１とｐベース層４とに接触する補助ゲート
電極である。本実施例では、従来リング形状と成ってい
た補助ｎエミッタ層１１の構造を、ゲート電極１２と補
助ゲート電極１４が対向する補助ゲート電極部１１２で
補助ｎエミッタ層１１を切断した半リング構造に形成
し、且つカソード面平面でカソード面の中心軸の回りに
２回回転対象のカソード構造となるよう形成することよ
り成っている。

【００１１】次にかかる構成の半導体基体の動作につい
て説明する。本発明でのターンオン動作は、電気トリガ
ー信号がゲート電極１２に伝えられ、このゲート電流は
抵抗が高い補助ゲート電極部１１２を回避して、補助ｎ
エミッタ層１１に伝わり、補助ｎエミッタ層１１を一方
の端層とする４層領域（補助サイリスタ領域）が最初に
ターンオンし、これによって流れるターンオン電流が補
助ゲート電極１３，１４を経由し、主ｎエミッタ層５を
一方の端層とする４層領域（主サイリスタ領域）のトリ
ガー電流となり主サイリスタ領域の広面積がターンオン
する、いわゆる増幅ゲート機構で行なわれる。

【００１２】更に具体的特性を比較するに、直径１００
mmの円形半導体基体中に、同一接合構造にて製作の素子
において補助ｎエミッタ層１１を切断した半リング構造
とした場合と切断しないリング構造とした場合で特性を
比較したところ表１に示すとおりであった。

【００１３】

【表１】

【００１４】このように本発明では低ゲート入力に対し
て余裕をもったスイッチングパワーを得ることが出来
る。

【００１５】図５及び図６は本発明を適用したサイリス
タの他の実施例の平面図を示す。図５では、補助ｎエミ
ッタ層１１と補助ゲート電極１３，１４との短絡部１１
１において、補助ｎエミッタ層１１を切断するのではな
く、他の補助ｎエミッタ層よりも幅を狭くすることによ
り抵抗を高くした構造となっている。又、図６では補助
ゲート電極１４を３本とした、カソード面の中心軸の回
りに３回回転対象のカソード構造となっている。

【００１６】以上は電気点弧サイリスタについての適用
例を示したが、ゲート電極１２の代わりに光受信部とし
た、いわゆる光点弧サイリスタにおいても本発明が適用
でき、同様の効果が得られる。図７に光点弧サイリスタ
の実施例を示す。図７では、カソード面中央部がゲート
電極１２の代わりに光信号を受信するｎエミッタ層２１
となっており、補助ｎエミッタ層が２列ある２段増幅ゲ
ート構造となっている。

【００１７】

【発明の効果】以上説明したように、本発明によれば、
低ゲート入力においても確実に補助ｎエミッタにて点弧
するためスイッチングパワー耐量の高いサイリスタがで
きる。又、補助ゲート電極の数を増やす必要が無いため
サイリスタの容量を大きくすることができる。

【図面の簡単な説明】

【図１】本発明の第１実施例の平面図および断面図であ
る。

【図２】第１従来例の平面図である。

【図３】第２従来例の平面図である。

【図４】第３従来例の平面図である。

【図５】本発明の第２実施例の平面図である。

【図６】本発明の第３実施例の平面図である。

【図７】本発明の第４実施例の平面図である。

【符号の説明】

１…半導体基体、２…ｐエミッタ層、３…ｎベース層、
４…ｐベース層、５…主ｎエミッタ層、６…アノード電
極、７…カソード電極、１１…補助ｎエミッタ層、１２
…ゲート電極、１３，１４…補助ゲート電極、２１…光
受診ｎエミッタ層、１１１…補助ｎエミッタ層と補助ゲ
ート電極との短絡部、１１２…ゲート電極と補助ゲート
電極が対向する補助ゲート電極部。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 赤羽根 克巳 茨城県日立市幸町三丁目１番１号 株式会 社日立製作所日立工場内

Claims (4)

【特許請求の範囲】
1. 【請求項１】半導体基体が第１導電型の第１半導体層に
   隣接して第１半導体層との間に第１のｐｎ接合を形成す
   る第２導電型の第２半導体層、第２半導体層に隣接して
   第２半導体層との間に第２のｐｎ接合を形成する第１導
   電型の第３半導体層、第３半導体層の一部に隣接して第
   ３半導体層との間に第３のｐｎ接合を形成する第２導電
   型の第４半導体層からなり、第１半導体層の表面にオー
   ミック接触した第１主電極、第４半導体層の表面にオー
   ミック接触した第２主電極、さらに第１，第２，第３、
   及び第４半導体層のうちの選ばれた層にターンオン信号
   を付与するトリガー手段を有する半導体装置において、
   第４半導体層の中央部に露出させた第３半導体層の表面
   にオーミック接触した第１ゲート電極と、第１ゲート電
   極に隣接した部分に環状の第２導電型の第５半導体層を
   有し、かつ環状の第５半導体層と第３半導体層を短絡す
   るようにオーミック接触した第２ゲート電極を具備した
   ことを特徴とする半導体装置。
2. 【請求項２】請求項１において、第１ゲート電極と第２
   主電極間の抵抗が低い方向に対応した部分には、前記環
   状第５半導体層を設けない構造を有することを特徴とす
   る半導体装置。
3. 【請求項３】請求項１において、第１ゲート電極と第２
   主電極間の抵抗が低い方向に対応した部分には、前記環
   状第５半導体層の第１ゲート電極側に短絡するように第
   ２ゲート電極を設けた構造を有することを特徴とする半
   導体装置。
4. 【請求項４】請求項１において、半導体基体が大容量サ
   イリスタであることを特徴とする半導体装置。