JPS5910071B2 - 半導体制御整流素子 - Google Patents
半導体制御整流素子Info
- Publication number
- JPS5910071B2 JPS5910071B2 JP50111980A JP11198075A JPS5910071B2 JP S5910071 B2 JPS5910071 B2 JP S5910071B2 JP 50111980 A JP50111980 A JP 50111980A JP 11198075 A JP11198075 A JP 11198075A JP S5910071 B2 JPS5910071 B2 JP S5910071B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- auxiliary
- conductivity type
- emitter
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Thyristors (AREA)
Description
【発明の詳細な説明】
本発明は過電圧により破壊しない半導体制御整流素子（
サイリスタ素子）に関する。
サイリスタ素子）に関する。
過電圧によるサイリスタの破壊を防止する従来技術では
、過電圧がサイリスタのアノード・カソード間に加わつ
たとき、サイリスタをゲート点弧するのが普通である。
、過電圧がサイリスタのアノード・カソード間に加わつ
たとき、サイリスタをゲート点弧するのが普通である。
この方式では、過電圧印加を検出して同時にサイリスタ
のゲートにゲート電流を供給する装置を必要とする。し
たがつて装置が大型、高価となる欠点がある。本発明は
、過電圧によりサイリスタ素子内で発生するリーク電流
を積極的に利用して、サイリスタが熱破壊しないように
これをターンオンさせることのできる新規なサイリスタ
素子に関するものである。
のゲートにゲート電流を供給する装置を必要とする。し
たがつて装置が大型、高価となる欠点がある。本発明は
、過電圧によりサイリスタ素子内で発生するリーク電流
を積極的に利用して、サイリスタが熱破壊しないように
これをターンオンさせることのできる新規なサイリスタ
素子に関するものである。
したがつて本発明においては、従来技術のように、過電
圧印加時にサイリスタをゲート点弧する電源装置を必要
とせず、特にサイリスタ直流送電装置の小型化や原価低
減に役立つものである。以下図面を参照して本発明を詳
細に説明する。第１図、第２図は本発明の第１実施例を
示す。１はＮＰＮＰ４層構造のサイリスタ、２はアノー
ド電極、３はカソード電極、６はＰＢベース層内に設け
られたＮ型の補助（エミツタ）領域、４は前記補助領域
６の表面上に、ＰＢベース層にも跨がるように設けられ
た補助電極、５はその突出部５′が前記補助領域６に近
接対向するようにＰＢベース層上に配設したリーク捕集
電極、Ｇは前記補助領域６に対向して配置されたゲート
電極である。
圧印加時にサイリスタをゲート点弧する電源装置を必要
とせず、特にサイリスタ直流送電装置の小型化や原価低
減に役立つものである。以下図面を参照して本発明を詳
細に説明する。第１図、第２図は本発明の第１実施例を
示す。１はＮＰＮＰ４層構造のサイリスタ、２はアノー
ド電極、３はカソード電極、６はＰＢベース層内に設け
られたＮ型の補助（エミツタ）領域、４は前記補助領域
６の表面上に、ＰＢベース層にも跨がるように設けられ
た補助電極、５はその突出部５′が前記補助領域６に近
接対向するようにＰＢベース層上に配設したリーク捕集
電極、Ｇは前記補助領域６に対向して配置されたゲート
電極である。
アノード電極２およびカソード電極３ではさまれた４層
構造部分が主サイリスタＭを構成し、アノード電極２と
補助電極４とではさまれた４層構造部分は補助サイリス
タＳを構成する。上記構成を有する装置において、ゲー
ト電極Ｇに点弧電圧を印加しない状態で、アノード２と
カソード３間に順方向電圧を印加した場合、電極５の真
下およびその外側にあるＮ−ＰＢ接合Ｊ２で発生するリ
ーク電流はリーク捕集電極５に集められる。そして、突
出部５′と補助（エミツタ）領域６間の抵抗が、リーク
捕集電極５の他の部分と前記領域６間の抵抗よりも小さ
いので、前記リーク電流の大部分は第２図にｉ１で示す
ように突出部５′から補助（エミツタ）領域６に集中し
て流入する。前記リーク電流１，は、補助（エミツタ）
領域６を含む補助サイリスタＳに対するゲート電流とし
て作用するので、前記リーク電流１，がある一定値以上
になると、補助サイリスタＳがターンオンし、順電流１
Ｆ１が流れる。前記順電流１Ｆ１は補助電極４の全面に
拡がつて主サイリスタＭｆ）ｎエミツタ層＼に流入する
。前記順電流１Ｆ１が主サイリスタＭのゲート電流とし
て作用することは明らかであり、この結果主サイリスタ
Ｍは補助電極４と対向している周辺部全体にわたつて初
期ターンオンを生じ、ついには完全なターンオン状態と
なる。以上のように、リーク捕集電極５の面積を大きく
して広範囲の領域のリーク電流を捕集し、これを比較的
小面積の突出部５′から補助（エミツタ）領域６へ流入
させるようにすれば、その電流密度を大とすることがで
きるので、補助サイリスタＳのターフオンが起り易くな
る。すなわち、主サイリスタＭがブレークオーバし始め
るリーク電流値よりも小さいリーク電流値で補助サイリ
スタＳを確実にターンオンできるので、主サイリスタＭ
もまた確実にターンオンさせられる。しかもターンオン
初期における主サイリスタの導通面積一すなわち初期タ
ーンオン面積が大となるので、主サイリスタがブレーク
オーバして局部的ターンオンに基づく熱破壊を生ずるの
を防止できる。したがつて本発明は、リーク捕集電極５
の突出部５′以外の部分と補助電極４との間の抵抗を大
きくして、電極５に集められたリーク電流の大部分が突
出部５から補助（エミツタ）領域６に流入するようにす
ることをも特徴としている。このような効果を容易に実
現できる第２実施例を第３図と第４図に示す。第２実施
例の構成は、リーク捕集電極５の補助電極４に近い縁部
の下側と補助電極４およびリーク捕集電極５間のＰＢベ
ース領域に付加Ｎ領域７を設けた以外は第１実施例と同
じである。捕集電極５に集められたリーク電流が補助（
エミツタ）領域６に流入しようとする場合、捕集電極５
からは付加Ｎ領域７を通つて補助（エミツタ）領域６に
至る経路は、付加領域７・ＰＢベース領域間の接合が逆
バイアスとなるため極めて高抵抗になる。したがつて、
捕集電極５に集められたリーク電流は補助（エミツタ）
領域６に対向した電極５の部分５／から集中して領域６
へ流入する。この第２実施例の他の特徴は、順電圧上昇
率耐量（サイリスタが順電圧上昇時に発生する変位電流
でターンオンしないように順電圧ｖを印加Ｄｖするとき
の一の最大値）を第１実施例の場合よＤｔりも大きくで
きることである。
構造部分が主サイリスタＭを構成し、アノード電極２と
補助電極４とではさまれた４層構造部分は補助サイリス
タＳを構成する。上記構成を有する装置において、ゲー
ト電極Ｇに点弧電圧を印加しない状態で、アノード２と
カソード３間に順方向電圧を印加した場合、電極５の真
下およびその外側にあるＮ−ＰＢ接合Ｊ２で発生するリ
ーク電流はリーク捕集電極５に集められる。そして、突
出部５′と補助（エミツタ）領域６間の抵抗が、リーク
捕集電極５の他の部分と前記領域６間の抵抗よりも小さ
いので、前記リーク電流の大部分は第２図にｉ１で示す
ように突出部５′から補助（エミツタ）領域６に集中し
て流入する。前記リーク電流１，は、補助（エミツタ）
領域６を含む補助サイリスタＳに対するゲート電流とし
て作用するので、前記リーク電流１，がある一定値以上
になると、補助サイリスタＳがターンオンし、順電流１
Ｆ１が流れる。前記順電流１Ｆ１は補助電極４の全面に
拡がつて主サイリスタＭｆ）ｎエミツタ層＼に流入する
。前記順電流１Ｆ１が主サイリスタＭのゲート電流とし
て作用することは明らかであり、この結果主サイリスタ
Ｍは補助電極４と対向している周辺部全体にわたつて初
期ターンオンを生じ、ついには完全なターンオン状態と
なる。以上のように、リーク捕集電極５の面積を大きく
して広範囲の領域のリーク電流を捕集し、これを比較的
小面積の突出部５′から補助（エミツタ）領域６へ流入
させるようにすれば、その電流密度を大とすることがで
きるので、補助サイリスタＳのターフオンが起り易くな
る。すなわち、主サイリスタＭがブレークオーバし始め
るリーク電流値よりも小さいリーク電流値で補助サイリ
スタＳを確実にターンオンできるので、主サイリスタＭ
もまた確実にターンオンさせられる。しかもターンオン
初期における主サイリスタの導通面積一すなわち初期タ
ーンオン面積が大となるので、主サイリスタがブレーク
オーバして局部的ターンオンに基づく熱破壊を生ずるの
を防止できる。したがつて本発明は、リーク捕集電極５
の突出部５′以外の部分と補助電極４との間の抵抗を大
きくして、電極５に集められたリーク電流の大部分が突
出部５から補助（エミツタ）領域６に流入するようにす
ることをも特徴としている。このような効果を容易に実
現できる第２実施例を第３図と第４図に示す。第２実施
例の構成は、リーク捕集電極５の補助電極４に近い縁部
の下側と補助電極４およびリーク捕集電極５間のＰＢベ
ース領域に付加Ｎ領域７を設けた以外は第１実施例と同
じである。捕集電極５に集められたリーク電流が補助（
エミツタ）領域６に流入しようとする場合、捕集電極５
からは付加Ｎ領域７を通つて補助（エミツタ）領域６に
至る経路は、付加領域７・ＰＢベース領域間の接合が逆
バイアスとなるため極めて高抵抗になる。したがつて、
捕集電極５に集められたリーク電流は補助（エミツタ）
領域６に対向した電極５の部分５／から集中して領域６
へ流入する。この第２実施例の他の特徴は、順電圧上昇
率耐量（サイリスタが順電圧上昇時に発生する変位電流
でターンオンしないように順電圧ｖを印加Ｄｖするとき
の一の最大値）を第１実施例の場合よＤｔりも大きくで
きることである。
すなわち、第１実施例では、リーク捕集電極５の下側お
よびその周辺部にあるＪ２接合で発生した変位電流が捕
集電極５の突出部５／から集中して補助（エミツタ）領
域６に流入するので、変位電流による補助サイリスタの
ターンオンを生ずる可能性があるが、第３、第４図の第
２実施例では、付加Ｎ領７・ＰＢベース領域間の接合が
逆バイアスされて接合コンデンサになつているため、捕
集電極５に集められた変位電流は付加Ｎ領域７を通つて
補助電極４へそのほぼ全面にわたつて流入する。したが
つて、第２実施例では補助（エミツタ）領域６への変位
電流の集中が起きないため、変位電流による補助サイリ
スタＳのターンオンが起きず、順電圧上昇率耐量が大き
くなる。第５図と第６図は第３，４図の実施例において
、カソード電極３が中心になるように電極４，５をリン
グ状にした第３実施例を示す。リーク捕集電極５に集め
られた電流は補助（エミツタ）領域６へ集中的に流入し
て補助サイリスタをターンオンさせ、これによつて主サ
イリスタをターンオンさせる。カソード電極３の一部を
ＰＢベース領域の表面まで延長して接続した部分８は、
カソード電極３の周辺部のＪ２接合で発生した変位電流
が電極４に集められ、カソード電極３の下側にある＼エ
ミツタ領域の周辺部に集中して流入し、主サイリスタの
誤動作・誤ターンオンが起きることを防止するためのも
のである。これによりサイリスタの順電圧上昇率耐量を
増大できる。第７図ないし第９図は本発明の第４実施例
を示す。
よびその周辺部にあるＪ２接合で発生した変位電流が捕
集電極５の突出部５／から集中して補助（エミツタ）領
域６に流入するので、変位電流による補助サイリスタの
ターンオンを生ずる可能性があるが、第３、第４図の第
２実施例では、付加Ｎ領７・ＰＢベース領域間の接合が
逆バイアスされて接合コンデンサになつているため、捕
集電極５に集められた変位電流は付加Ｎ領域７を通つて
補助電極４へそのほぼ全面にわたつて流入する。したが
つて、第２実施例では補助（エミツタ）領域６への変位
電流の集中が起きないため、変位電流による補助サイリ
スタＳのターンオンが起きず、順電圧上昇率耐量が大き
くなる。第５図と第６図は第３，４図の実施例において
、カソード電極３が中心になるように電極４，５をリン
グ状にした第３実施例を示す。リーク捕集電極５に集め
られた電流は補助（エミツタ）領域６へ集中的に流入し
て補助サイリスタをターンオンさせ、これによつて主サ
イリスタをターンオンさせる。カソード電極３の一部を
ＰＢベース領域の表面まで延長して接続した部分８は、
カソード電極３の周辺部のＪ２接合で発生した変位電流
が電極４に集められ、カソード電極３の下側にある＼エ
ミツタ領域の周辺部に集中して流入し、主サイリスタの
誤動作・誤ターンオンが起きることを防止するためのも
のである。これによりサイリスタの順電圧上昇率耐量を
増大できる。第７図ないし第９図は本発明の第４実施例
を示す。
図において第１ないし第３実施例と同一または同等部分
には同一符号を付している。本実施例｝ま、補助電極４
とリーク捕集電極５とを中央のカソード電極３と同心状
に、ほぼ同一円周上に、ほぼ半周ずつ対向的に設け、サ
イリスタをターンオンするためのゲート電極Ｇを補助（
エミツタ）領域６と＼エミツタ領域との間に設けている
点で第３実施例のものと相違する。リーク捕集電極５に
集められたリーク電流は、前記電極の補助（エミツタ）
領域６との対向部分から補助（エミツタ）領域へ集中流
入して補助サイリスタのターンオンを起させる。補助サ
イリスタの順電流は補助電極４からＰＢベース領域を経
て＼エミツタに流入し、主サイリスタをターンオンさせ
る。本実施例では、ゲート電極Ｇにゲート信号を印ノ加
してターンオンさせる場合、ゲート電流が主サイリスタ
部分と補助サイリスタ部分とに分流し、その両者によつ
て主サイリスタのターンオンが起されるので、初期ター
ンオン面積が著しく増大し、フインが電圧（サイリスタ
をターンオンするためにアノード・カソード間に印・加
すべき最小順電圧）が小さくなる利点がある。
には同一符号を付している。本実施例｝ま、補助電極４
とリーク捕集電極５とを中央のカソード電極３と同心状
に、ほぼ同一円周上に、ほぼ半周ずつ対向的に設け、サ
イリスタをターンオンするためのゲート電極Ｇを補助（
エミツタ）領域６と＼エミツタ領域との間に設けている
点で第３実施例のものと相違する。リーク捕集電極５に
集められたリーク電流は、前記電極の補助（エミツタ）
領域６との対向部分から補助（エミツタ）領域へ集中流
入して補助サイリスタのターンオンを起させる。補助サ
イリスタの順電流は補助電極４からＰＢベース領域を経
て＼エミツタに流入し、主サイリスタをターンオンさせ
る。本実施例では、ゲート電極Ｇにゲート信号を印ノ加
してターンオンさせる場合、ゲート電流が主サイリスタ
部分と補助サイリスタ部分とに分流し、その両者によつ
て主サイリスタのターンオンが起されるので、初期ター
ンオン面積が著しく増大し、フインが電圧（サイリスタ
をターンオンするためにアノード・カソード間に印・加
すべき最小順電圧）が小さくなる利点がある。
第１０図、第１１図は本発明の第５実施例であり、第３
、第４図に示した第２実施例において、リーク捕集電極
５が中心になるように、カソード電極３および補助電極
４をリング状にしたものである。
、第４図に示した第２実施例において、リーク捕集電極
５が中心になるように、カソード電極３および補助電極
４をリング状にしたものである。
したがつて、その動作等は第２実施例と同じである。第
１２図は本発明のサイリスタを多数個、直列および並列
に接続して使用する場合の回路例を示す。
１２図は本発明のサイリスタを多数個、直列および並列
に接続して使用する場合の回路例を示す。
各サイリスタのアノード・カソード間電圧Ｖｎ（ｎ＝１
，２・・・）が不均一になつても、各サイリスタはブレ
ークオーバー電圧より低いアノード・カソード間電圧で
自動的にターンオンしてしまう。したがつて、各サイリ
スタがブレークオーバーによる局部的なターンオンで熱
破壊するのを防止できる。従来技術ではサイリスタに過
電圧が印加されると、各サイリスタのゲートＧに信号を
印加して強制的にターンオンする制御回路を必要として
いた。この場合、装置が大型になり、コスト高となる欠
点がある。本実施例によればこれらの欠点がないサイリ
スタ応用装置にすることができる。以上の説明において
、第３および第５実施例ではゲート電極をリーク捕集電
極によつて兼用させて構成を簡略化した例を示し、他の
実施例では両電極が別体となつた例を示したが、これら
は絶対的なものではなく、互いに他の態様で置換え得る
ものである。また、各領域の導電型を反対のものとなし
得ることも明らかであろう。なお、本発明の半導体制御
整流素子の製造プロセスは従来のものと全く同一であり
、ただ拡散パターンを変えるだけでよい。
，２・・・）が不均一になつても、各サイリスタはブレ
ークオーバー電圧より低いアノード・カソード間電圧で
自動的にターンオンしてしまう。したがつて、各サイリ
スタがブレークオーバーによる局部的なターンオンで熱
破壊するのを防止できる。従来技術ではサイリスタに過
電圧が印加されると、各サイリスタのゲートＧに信号を
印加して強制的にターンオンする制御回路を必要として
いた。この場合、装置が大型になり、コスト高となる欠
点がある。本実施例によればこれらの欠点がないサイリ
スタ応用装置にすることができる。以上の説明において
、第３および第５実施例ではゲート電極をリーク捕集電
極によつて兼用させて構成を簡略化した例を示し、他の
実施例では両電極が別体となつた例を示したが、これら
は絶対的なものではなく、互いに他の態様で置換え得る
ものである。また、各領域の導電型を反対のものとなし
得ることも明らかであろう。なお、本発明の半導体制御
整流素子の製造プロセスは従来のものと全く同一であり
、ただ拡散パターンを変えるだけでよい。
第１図は本発明第１実施例の平面図、第２図は第１図の
−『線に沿う断面図、第３図は本発明第２実施例の平面
図、第４図は第３図の−５線に沿う断面図、第５図は本
発明第３実施例の平面図、第６図は第５図の−１線に沿
う断面図、第７図は本発明第４実施例の平面図、第８図
は第７図の一５線に沿う断面図、第９図は第７図の一５
線に沿う断面図、第１０図は本発明第５の実施例の平面
図、第１１図は第１０図のＸ一）Ａ７線に沿う断面図、
第１２図は本発明の使用回路例を示す結線図である。 ２・・・・・・アノード電極、３・・・・・・カソード
電極、４・・・・・・補助電極、５・・・・・・リーク
捕集電極、６・・・・・・補助領域．７・・・・・・付
加領域、Ｍ・・・・・・主サイリスタ、Ｓ・・・・・・
補助サイリスタ。
−『線に沿う断面図、第３図は本発明第２実施例の平面
図、第４図は第３図の−５線に沿う断面図、第５図は本
発明第３実施例の平面図、第６図は第５図の−１線に沿
う断面図、第７図は本発明第４実施例の平面図、第８図
は第７図の一５線に沿う断面図、第９図は第７図の一５
線に沿う断面図、第１０図は本発明第５の実施例の平面
図、第１１図は第１０図のＸ一）Ａ７線に沿う断面図、
第１２図は本発明の使用回路例を示す結線図である。 ２・・・・・・アノード電極、３・・・・・・カソード
電極、４・・・・・・補助電極、５・・・・・・リーク
捕集電極、６・・・・・・補助領域．７・・・・・・付
加領域、Ｍ・・・・・・主サイリスタ、Ｓ・・・・・・
補助サイリスタ。
Claims (1)
- 【特許請求の範囲】 １ 互いに反対導電型になるように形成されたＰＮＰＮ
４層素子からなる半導体制御整流装置であつて、一導電
型外側領域および反対導電型外側領域に設けられたカソ
ードおよびアノード電極間に形成された主サイリスタと
、反対導電型中側領域に設けられた一導電型の補助（エ
ミッタ）領域と、前記補助（エミッタ）領域から反対導
電型中側領域に跨がつて設けられた補助電極と、前記補
助（エミッタ）領域に近接対向する部分をその一部に有
するように、反対導電型中側領域に設けられたリーク捕
集電極とを具備し、前記リーク捕集電極に集められたリ
ーク電流が、前記近接対向部分から前記補助（エミッタ
）領域へ集中して流入するように構成されたことを特徴
とする半導体制御整流素子。 ２ ゲート電極が、主サイリスタの一導電型外側領域と
一導電型の補助（エミッタ）領域との間に配置されたこ
とを特徴とする特許請求の範囲第１項記載の半導体制御
整流素子。 ３ 互いに反対導電型になるように形成されたＰＮＰＮ
４層素子からなる半導体制御整流装置であつて、一導電
型外側領域および反対導電型外側領域に設けられたカソ
ードおよびアノード電極間に形成された主サイリスタと
、反対導電型中側領域に設けられた一導電型の補助（エ
ミッタ）領域と、前記補助（エミッタ）領域から反対導
電型中側領域に跨がつて設けられた補助電極と、前記補
助（エミッタ）領域に対向する部分を有するように、反
対導電型中側領域に設けられたリーク捕集電極と、前記
補助電極とリーク捕集電極との間の前記反対導電型中側
領域に、前記リーク捕集電極と補助（エミッタ）領域と
の前記対向部分の少なくとも一部を除いて形成された一
導電型の付加領域とを具備し、前記リーク捕集電極に集
められたリーク電流が、前記リーク捕集電極と補助（エ
ミッタ）領域との前記対向部分のうち、一導電型付加領
域を形成されない部分を通して、前記補助（エミッタ）
領域へ集中して流入するように構成されたことを特徴と
する半導体制御整流素子。 ４ ゲート電極が、主サイリスタの一導電型外側領域と
一導電型の補助（エミッタ）領域との間に配置されたこ
とを特徴とする特許請求の範囲第３項記載の半導体制御
整流素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50111980A JPS5910071B2 (ja) | 1975-09-16 | 1975-09-16 | 半導体制御整流素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50111980A JPS5910071B2 (ja) | 1975-09-16 | 1975-09-16 | 半導体制御整流素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5235985A JPS5235985A (en) | 1977-03-18 |
| JPS5910071B2 true JPS5910071B2 (ja) | 1984-03-06 |
Family
ID=14574927
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50111980A Expired JPS5910071B2 (ja) | 1975-09-16 | 1975-09-16 | 半導体制御整流素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5910071B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5418116Y1 (ja) * | 1969-08-01 | 1979-07-10 | ||
| JPH0537530Y2 (ja) * | 1985-05-27 | 1993-09-22 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5025917Y2 (ja) * | 1971-03-20 | 1975-08-02 | ||
| JPS4728449U (ja) * | 1971-03-22 | 1972-12-01 |
-
1975
- 1975-09-16 JP JP50111980A patent/JPS5910071B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5235985A (en) | 1977-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0014098B1 (en) | Gate turn-off thyristor | |
| US4786959A (en) | Gate turn-off thyristor | |
| JPS61182264A (ja) | 縦型ｍｏｓトランジスタ | |
| US3622845A (en) | Scr with amplified emitter gate | |
| US4060825A (en) | High speed high power two terminal solid state switch fired by dV/dt | |
| US3766450A (en) | Thyristor | |
| JPS5910071B2 (ja) | 半導体制御整流素子 | |
| JPS6364907B2 (ja) | ||
| JPS6016107B2 (ja) | 自己保護型半導体制御整流装置 | |
| US4253105A (en) | Semiconductor power device incorporating a schottky barrier diode between base and emitter of a PNP device | |
| JPH0581192B2 (ja) | ||
| JP2557818B2 (ja) | 逆導通ゲ−トタ−ンオフサイリスタ装置 | |
| JPS6257250A (ja) | 半導体装置 | |
| US4291324A (en) | Semiconductor power device having second breakdown protection | |
| US4414559A (en) | Semiconductor thyristor device with laterally displaced auxiliary and main cathode regions | |
| JPS599968A (ja) | ゲ−トタ−ンオフサイリスタ | |
| JPH0217674A (ja) | ゲートターンオフサイリスタ | |
| JPH03272179A (ja) | ゲートターンオフサイリスタ | |
| JP3278498B2 (ja) | 絶縁ゲート型電力用半導体装置 | |
| JPS61107773A (ja) | 半導体装置 | |
| JP2941347B2 (ja) | 半導体装置 | |
| JPH0117266B2 (ja) | ||
| JPH08274317A (ja) | 電力用半導体装置 | |
| JPH065738B2 (ja) | 半導体装置 | |
| JPH065845A (ja) | 半導体装置 |