JPH0658900B2 - オ−ミツク電極の製造方法 - Google Patents
オ−ミツク電極の製造方法Info
- Publication number
- JPH0658900B2 JPH0658900B2 JP61148311A JP14831186A JPH0658900B2 JP H0658900 B2 JPH0658900 B2 JP H0658900B2 JP 61148311 A JP61148311 A JP 61148311A JP 14831186 A JP14831186 A JP 14831186A JP H0658900 B2 JPH0658900 B2 JP H0658900B2
- Authority
- JP
- Japan
- Prior art keywords
- ohmic electrode
- forming
- integrated circuit
- substrate
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004519 manufacturing process Methods 0.000 title description 4
- 229910021332 silicide Inorganic materials 0.000 claims description 12
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 238000004544 sputter deposition Methods 0.000 claims description 5
- 239000003870 refractory metal Substances 0.000 claims description 4
- 239000012535 impurity Substances 0.000 claims description 2
- 238000000137 annealing Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000007687 exposure technique Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000000280 densification Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】 (産業上の利用分野) 本発明は集積回路の縦配線に使用しうる耐熱オーミック
電極の形成方法に関する。
電極の形成方法に関する。
(従来の技術) 集積回路においては素子寸法の縮小によって高密度化が
進められている。素子寸法の微細化は露出技術の進歩に
よっており、電子ビーム露光やＸ線露光技術によればサ
ブミクロン寸法の素子の形成も可能である。この様な微
細素子によって集積回路を構成すれば16メガビットDRAM
の様な大規模集積回路の実現が可能である。しかしなが
ら、前記露光技術および微細加工技術によって大規模集
積回路を実現するには数多くの技術的課題が解決されな
ければならない。また64メガビットDRAMの様な更に規模
の大きい集積回路の実現に対しては困難性が増す。近
年、この問題を解決する方法として素子を三次元的に積
層化させて集積回路を形成する三次元集積回路が提案さ
れている。しかし、この三次元集積回路の形成において
は従来の二次元集積回路の製造技術に加えて、絶縁膜上
に単結晶シリコンを形成するSOI技術や素子を縦に接続
させる配線技術等の新規技術の開発が必要である。素子
間の縦配線を形成するためのオーミック電極は上層に素
子を形成するための製造工程における熱処理に耐える必
要があり、少なくとも900℃程度の耐熱性が要求され
る。このオーミック電極の従来の形成方法は、下層の素
子の活性層を構成する高濃度不純物ドープ層の表面の一
部に設けた開口にスパッタ法によって高融点金属シリサ
イドを形成するかCVD法によってタングステンを形成す
る方法等が知られている。
進められている。素子寸法の微細化は露出技術の進歩に
よっており、電子ビーム露光やＸ線露光技術によればサ
ブミクロン寸法の素子の形成も可能である。この様な微
細素子によって集積回路を構成すれば16メガビットDRAM
の様な大規模集積回路の実現が可能である。しかしなが
ら、前記露光技術および微細加工技術によって大規模集
積回路を実現するには数多くの技術的課題が解決されな
ければならない。また64メガビットDRAMの様な更に規模
の大きい集積回路の実現に対しては困難性が増す。近
年、この問題を解決する方法として素子を三次元的に積
層化させて集積回路を形成する三次元集積回路が提案さ
れている。しかし、この三次元集積回路の形成において
は従来の二次元集積回路の製造技術に加えて、絶縁膜上
に単結晶シリコンを形成するSOI技術や素子を縦に接続
させる配線技術等の新規技術の開発が必要である。素子
間の縦配線を形成するためのオーミック電極は上層に素
子を形成するための製造工程における熱処理に耐える必
要があり、少なくとも900℃程度の耐熱性が要求され
る。このオーミック電極の従来の形成方法は、下層の素
子の活性層を構成する高濃度不純物ドープ層の表面の一
部に設けた開口にスパッタ法によって高融点金属シリサ
イドを形成するかCVD法によってタングステンを形成す
る方法等が知られている。
(発明が解決しようとする問題点) しかしながら、いずれの方法で形成されたオーミック電
極もその耐熱性は不充分であり、800℃程度の熱処理後
にオーミック特性は維持されない。従って、三次元集積
回路は縦配線等に使われる耐熱オーミック電極としては
使用できない。
極もその耐熱性は不充分であり、800℃程度の熱処理後
にオーミック特性は維持されない。従って、三次元集積
回路は縦配線等に使われる耐熱オーミック電極としては
使用できない。
本発明の目的は三次元集積回路の縦配線用の耐熱オーミ
ック電極として使用しうる少なくとも900℃程度の耐熱
性を持ったオーミック電極の形成方法を提供することに
ある。
ック電極として使用しうる少なくとも900℃程度の耐熱
性を持ったオーミック電極の形成方法を提供することに
ある。
(問題点を解決するための手段) 本発明によれば高濃度に不純物がドープされたシリコン
領域を少なくとも表面に備えた基板の前記シリコン表面
に絶縁膜を形成し、該絶縁膜に開口を設け前記シリコン
表面の一部を露出させる工程と、該露出シリコン表面の
少なくとも一部を覆う様に高融点金属シリサイド膜を基
板バイアスを−100〜−500Ｖとしたバイアススパッタ法
によって形成する工程とを含むことを特徴としたオーミ
ック電極の製造方法がえられる。
領域を少なくとも表面に備えた基板の前記シリコン表面
に絶縁膜を形成し、該絶縁膜に開口を設け前記シリコン
表面の一部を露出させる工程と、該露出シリコン表面の
少なくとも一部を覆う様に高融点金属シリサイド膜を基
板バイアスを−100〜−500Ｖとしたバイアススパッタ法
によって形成する工程とを含むことを特徴としたオーミ
ック電極の製造方法がえられる。
(実施例) 以下、詳細な実施例を用いて本発明を説明する。第１図
(a)に示す如く、比抵抗10Ω・cmのｎ型Si基板31上に厚さ
5000ÅのSiO2膜32をマスクとしてボロン(B)イオンを30
ＫeＶで５×1015cm-2注入してボロン注入層33を形成す
る。次に、CVD法により厚さ3500ÅのSiO2膜34を形成し
た後、900℃20分間のアニールを行ってCVDSiO2膜の緻密
化を行うと同時に注入ボロンの活性化を行い、その後通
常のホトエッチング法によりボロンドープp+Si層表面35
を露出させてコンタクトホールを形成して第１図(b)の
構造を得た。次に、高周波バイアススパッタ装置内に試
料を導入し、バックエッチによりp型Si表面35を約100Å
エッチングしたのち、真空度3mTorrのAr雰囲気中の高周
波バイアススパッタ法により、Moシリサイド膜を形成す
る。まずp型Si表面35にダメージを生じさせない−100Ｖ
の基板バイアス、ダーゲットパワー1kwでMoシリサイド
を厚さ2000Å形成した。
(a)に示す如く、比抵抗10Ω・cmのｎ型Si基板31上に厚さ
5000ÅのSiO2膜32をマスクとしてボロン(B)イオンを30
ＫeＶで５×1015cm-2注入してボロン注入層33を形成す
る。次に、CVD法により厚さ3500ÅのSiO2膜34を形成し
た後、900℃20分間のアニールを行ってCVDSiO2膜の緻密
化を行うと同時に注入ボロンの活性化を行い、その後通
常のホトエッチング法によりボロンドープp+Si層表面35
を露出させてコンタクトホールを形成して第１図(b)の
構造を得た。次に、高周波バイアススパッタ装置内に試
料を導入し、バックエッチによりp型Si表面35を約100Å
エッチングしたのち、真空度3mTorrのAr雰囲気中の高周
波バイアススパッタ法により、Moシリサイド膜を形成す
る。まずp型Si表面35にダメージを生じさせない−100Ｖ
の基板バイアス、ダーゲットパワー1kwでMoシリサイド
を厚さ2000Å形成した。
次に、コンタクトホール埋込みに有効な−500Ｖの基板
バイアス、ターゲットパワー1kwで厚さ6000ÅのMoシリ
サイド膜を堆積し、その後ドライエッチングによりMoシ
リサイド膜をパターニングしてMoシリサイド配線36を形
成して第１図(c)に示されたオーミック電極を形成し
た。
バイアス、ターゲットパワー1kwで厚さ6000ÅのMoシリ
サイド膜を堆積し、その後ドライエッチングによりMoシ
リサイド膜をパターニングしてMoシリサイド配線36を形
成して第１図(c)に示されたオーミック電極を形成し
た。
(発明の効果) 上記実施例で作成したオーミック電極は950℃、30分間
のアニール後にも良好なオーミック特性を有しており、
Moシリサイドとp+−Si層との接触抵抗は〜２×10-6Ω・c
m2と十分低い値であり、前記従来例の場合の10-5Ω・cm2
の接触抵抗値より１桁程度以上低い値である。
のアニール後にも良好なオーミック特性を有しており、
Moシリサイドとp+−Si層との接触抵抗は〜２×10-6Ω・c
m2と十分低い値であり、前記従来例の場合の10-5Ω・cm2
の接触抵抗値より１桁程度以上低い値である。
第２図に第１図を示したオーミック電極の950℃、30分
間のアニール後の電流-電圧特性を示す。電流-電圧特性
は直線であり、アニール前のオーミック特性が高温アニ
ール後にも維持されている。
間のアニール後の電流-電圧特性を示す。電流-電圧特性
は直線であり、アニール前のオーミック特性が高温アニ
ール後にも維持されている。
また、p型Si基板上に形成したAs注入n+−Siに対しても
同様に950℃、30分間のアニール後にも〜10-6Ω・cm2の
低接触抵抗値が得られた。この様に本発明の耐熱オーミ
ック電極ではn+−Si及びp+−Siの両者に対して低接触抵
抗値が得られており、三次元集積回路における積層CMOS
回路の様にp+−Siとn+−Siとの両者の活性層に対する耐
熱電極が必要な場合にも適用できる。前記実施例におい
て、高融点金属シリサイドとしてMoシリサイドを用いた
場合について示したが、WSi2,TaSi2などの場合も同様な
卓効があった。
同様に950℃、30分間のアニール後にも〜10-6Ω・cm2の
低接触抵抗値が得られた。この様に本発明の耐熱オーミ
ック電極ではn+−Si及びp+−Siの両者に対して低接触抵
抗値が得られており、三次元集積回路における積層CMOS
回路の様にp+−Siとn+−Siとの両者の活性層に対する耐
熱電極が必要な場合にも適用できる。前記実施例におい
て、高融点金属シリサイドとしてMoシリサイドを用いた
場合について示したが、WSi2,TaSi2などの場合も同様な
卓効があった。
第１図(a)〜(c)は本発明の実施例を示す断面図。第２図
は該オーミック電極の950℃、30分間のアニール後の電
流-電圧特性図である。 図中において、31はｐ型Si基板、32,34はSiO2膜、33はp
+−Si層、36はMoシリサイド、35はp+−Si層表面をそれ
ぞれ示す。
は該オーミック電極の950℃、30分間のアニール後の電
流-電圧特性図である。 図中において、31はｐ型Si基板、32,34はSiO2膜、33はp
+−Si層、36はMoシリサイド、35はp+−Si層表面をそれ
ぞれ示す。
Claims (1)
- 【請求項１】高濃度に不純物がドープされたシリコン領
域を少なくとも表面に備えた基板の前記シリコン表面に
絶縁膜を形成し、該絶縁膜に開口を設け前記シリコン表
面の一部を露出させる工程と、該露出シリコン表面の少
なくとも一部を覆う様に高融点金属シリサイド膜を基板
バイアスを−100〜−500Ｖとしたバイアススパッタ法に
よって形成する工程とを含むことを特徴としたオーミッ
ク電極の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61148311A JPH0658900B2 (ja) | 1986-06-26 | 1986-06-26 | オ−ミツク電極の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61148311A JPH0658900B2 (ja) | 1986-06-26 | 1986-06-26 | オ−ミツク電極の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS636837A JPS636837A (ja) | 1988-01-12 |
| JPH0658900B2 true JPH0658900B2 (ja) | 1994-08-03 |
Family
ID=15449951
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61148311A Expired - Lifetime JPH0658900B2 (ja) | 1986-06-26 | 1986-06-26 | オ−ミツク電極の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0658900B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57120337A (en) * | 1981-01-17 | 1982-07-27 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPS58194334A (ja) * | 1982-05-07 | 1983-11-12 | Nec Corp | 薄膜の形成方法 |
| JPS61111525A (ja) * | 1984-11-06 | 1986-05-29 | Nec Corp | 半導体素子の電極形成方法 |
-
1986
- 1986-06-26 JP JP61148311A patent/JPH0658900B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS636837A (ja) | 1988-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4450620A (en) | Fabrication of MOS integrated circuit devices | |
| KR940003608B1 (ko) | 반도체 기억장치와 그 제조방법 | |
| US4551908A (en) | Process of forming electrodes and interconnections on silicon semiconductor devices | |
| JPH0343778B2 (ja) | ||
| JPS61503064A (ja) | リンにてゲッタリングされる半導体集積回路 | |
| EP0051500B1 (en) | Semiconductor devices | |
| JPS6057952A (ja) | 半導体装置の製造方法 | |
| US4335505A (en) | Method of manufacturing semiconductor memory device having memory cell elements composed of a transistor and a capacitor | |
| JPS58116764A (ja) | 半導体装置の製造方法 | |
| KR100289372B1 (ko) | 폴리사이드 형성방법 | |
| JPH0658900B2 (ja) | オ−ミツク電極の製造方法 | |
| JPH1064898A (ja) | 半導体装置の製造方法 | |
| JPS59161857A (ja) | 半導体装置用配線および抵抗体 | |
| JP3416205B2 (ja) | 半導体装置およびその製造方法 | |
| JPS6161268B2 (ja) | ||
| JPS6220711B2 (ja) | ||
| JP2654175B2 (ja) | 半導体装置の製造方法 | |
| JPH0554263B2 (ja) | ||
| JP2556155B2 (ja) | 半導体装置の製造方法 | |
| JPH02203565A (ja) | 半導体装置及びその製造方法 | |
| JP2745946B2 (ja) | 半導体集積回路の製造方法 | |
| JP2624365B2 (ja) | 半導体装置の製造方法 | |
| JPH021922A (ja) | 半導体装置の製造方法 | |
| JPS625657A (ja) | 半導体集積回路装置 | |
| JPH02110933A (ja) | 配線構造とその形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |