JPH0659065B2

JPH0659065B2 - デ−タ伝送方式

Info

Publication number: JPH0659065B2
Application number: JP61129456A
Authority: JP
Inventors: 一男安江
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1986-06-04
Filing date: 1986-06-04
Publication date: 1994-08-03
Anticipated expiration: 2009-08-03
Also published as: JPS62285544A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、情報を伝送する伝送路と、この伝送路に接続
され情報の授受を行う複数の装置とを有するデータ伝送
システムに関する。特に、システムの状態のモニタリン
グと蓄積（以下、トレースという。）機能のあるプログ
ラムを実行することができるデータ伝送装置に関する。

〔概要〕

複数個のデータ伝送装置のひとつでトレースプログラム
を実行させる手段において、ファームウエアをアクセスするアドレスと一致する特定
のアドレスにブランチする機能を外部からのコマンドで
操作することにより、あらかじめ格納されているプログラムの内容を変えるこ
となく、トレース機能を必要とするときにトレースプロ
グラムを実行することができるようにしたものである。

〔従来の技術〕

従来、あらゆる条件のトレース機能をサポートする場合
に、一般には常に使う必要がなくてもあらかじめ装置に
内蔵されるプログラムに格納しておく方法が知られてい
る。

また、プログラムを変更する方式として、センタ側から
伝送路を介してプログラムの内容を置き換える方式があ
る。

〔発明が解決しようとする問題点〕

このような従来の方法では、常に使う必要がなくても内
蔵されているプログラムにあらかじめ格納しなければな
らないので、プログラムのステップ数が増大し、また、
通常のプログラム処理の性能が低下するなどの欠点があ
る。また、読出専用記憶装置にプログラムが書き込まれ
ている場合に、ユーザが運用中や保守時に特定のところ
でプログラムのトレースを取りたいときはあらかじめ装
置に内蔵されているプログラムにトレース機能がついて
いないので、まったくトレースが取れない問題点があっ
た。

近来、システム構築は24時間運転を考え、ＬＡＮを中心
とした大規模なシステムを構築する方向に進んでいる。
ところがセンタ側から伝送路を介してプログラムの内容
を置き換える方式においては、プログラムの内容を置き
換えるため、システムを中断してプログラムの内容を変
更しなければならない問題がある。

本発明はこのような欠点を除去するもので、あらかじめ
内蔵されたプログラムを変更することなく、システム運
用中でも、トレース機能を必要とするときに通常のデー
タ転送と全く同じ方法でトレース機能のあるプログラム
を実行することができるデータ伝送方式を提供すること
を目的とする。

〔問題点を解決するための手段〕

本発明は、情報を伝送する伝送路と、この伝送路に接続
され情報の授受を行う複数のデータ伝送装置とを備え、
上記データ伝送装置は、第１のデータ伝送装置から上記
伝送路を介して第２のデータ伝送装置にプログラムをロ
ードする手段を備えたデータ伝送方式において、上記第
２のデータ伝送装置は、上記第１のデータ伝送装置から
伝送された複数個の任意の値を設定する設定手段と、上
記第１のデータ伝送装置から伝送され上記設定手段で設
定した値毎に有効であるか否を指示する情報を格納する
有効手段と、プログラムを実行している場合にこのプロ
グラムをアクセスするアドレスと上記設定手段によって
設定した値と一致しかつ上記有効手段が有効な場合に上
記有効手段に対応した特定のアドレスにサブルーチンコ
ールする手段とを備えたことを特徴とする。

また、上記データ伝送装置は他のデータ伝送装置の上記
有効手段を有効または無効にする手段を含んでもよい。

さらに、上記データ伝送装置は他のデータ伝送装置の上
記有効手段の状態を読み取る手段を含んでもよい。

〔作用〕

複数のデータ伝送装置のうちの第１の装置から第２の装
置にプログラムをロードする。また、任意の値を複数個
設定し、この設定した値毎に有効かどうかを有効手段で
示す。プログラムを実行している第２の装置がそのプロ
グラムをアクセスするアドレスと設定した値と一致しか
つ有効手段が有効な場合に、有効手段に対応した特定の
アドレスにサブルーチンコールする。これにより、プロ
グラムをアクセスするアドレスと設定した値と一致する
と特定のアドレスにブランチする機能を外部からのコマ
ンドにより操作することができる。また、有効手段を有
効または無効にすることもできる。さらに、有効手段の
状態を複数の装置のいずれかでも読み取れることもでき
る。

〔実施例〕

以下、本発明実施例方式を図面に基づいて説明する。

第１図は本発明実施例方式の構成を示すブロック構成図
である。このデータ伝送システムは複数のデータ伝送装
置１〜４とループ状の伝送路11〜14とから構成されてい
る。

第２図は第１図に示すデータ伝送装置の構成を示すブロ
ック構成図である。この第２図で第１図と同一符号のも
のは相当部分を示し、データ伝送装置１〜４は、それぞ
れ伝送路制御回路21と、この伝送路制御回路21を制御し
各種情報の授受を行うプロセッサ22と、データバス23
と、伝送路制御回路21を制御する制御信号を伝送する信
号線群24と、割込信号をプロセッサ22に送出する割込線
25とから構成されている。

第３図はこの第２図に示すプロセッサ22にかかわる部分
の詳細を示すブロック構成図である。この第３図で第２
図と同一符号のものは相当部分を示し、プロセッサ22
は、マイクロ命令アドレスレジスタ31と、比較制御回路
33と、書込みと読出しが可能な記憶装置（以下、ＲＡＭ
という。）37と、読出専用の記憶装置（以下、ＲＯＭと
いう。）38と、ブランチマイクロ命令の内容を示す値で
下二桁は比較制御回路33からＤＣ_０とＤＣ_１とを入力と
する定数39と、セレクタ40と、このセレクタ40の出力を
入力とするマイクロ命令レジスタ41と、ブランチを実行
するマイクロ命令は次のサイクルで読出されるマイクロ
命令を実行しない構成であるマイクロプログラム制御回
路42とから構成されている。

第３図で、符号ＳＳ_２およびＳＳ_３はそれぞれマイクロ
命令アドレスレジスタ31の上位１ビットおよび比較制御
回路33からセレクタ40に供給されるセレクト信号を示
し、符号ＯＤ_１およびＯＤ_２はそれぞれＲＡＭ37および
ＲＯＭ38からセレクタ40に供給される出力データを示
す。さらに、符号26はマイクロ命令レジスタ41の出力デ
ータ、符号27はマイクロ命令アドレスレジスタ31の出力
データ、符号28はマイクロ命令アドレスレジスタ31の入
力データを示す。なおセレクタ40はＳＳ_２＝０かつＳＳ
_３＝０の場合は出力データＯＤ_２をセレクトし、ＳＳ_２
＝１かつＳＳ_３＝０の場合は出力データＯＤ_１をセレク
トし、ＳＳ_２＝０かつＳＳ_３＝１またはＳＳ_２＝１かつ
ＳＳ_３＝１の場合は定数39をセレクトする。

第４図は第３図に示す比較制御回路33にかわる部分の詳
細を示すブロック構成図である。この第４図で、第２図
または第３図と同一符号のものは相当部分を示し、比較
制御回路33は、マイクロ命令アドレスレジスタ31と一致
したい内容を四個分入れることのできるアソシアティブ
メモリ32と、アソシアティブメモリ32をアクセスするア
ドレスレジスタ51（アドレスは０〜３である）と、アド
レスレジスタ51のアドレス０〜３の各々に書込まれたア
ソシアティブメモリ32の内容とマイクロ命令アドレスレ
ジスタ31の内容とが一致したときにそれぞれ個別に発生
する信号ＣＳ_０〜ＣＳ_３を有効にする起動レジスタ34
と、この起動レジスタ34の出力と信号ＣＳ_０〜ＣＳ_３を
入力としこれらの両入力の論理積をとるアンド回路35
と、アンド回路35からの信号を入力とし一致信号ＣＳ_０
〜ＣＳ_３を１サイクル間セットするフリップフロップ61
〜64と、フリップフロップ61〜64の出力信号の論理和を
とり信号ＳＳ_３を出力するオア回路36と、フリップフロ
ップ61〜64の出力信号をエンコードした信号ＤＣ_０およ
びＤＣ_１を出力するエンコーダ53と、起動レジスタ34を
読取るドライバ71とから構成されている。

ここで、フリップフロップ61がセットされると（ＤＣ_０、ＤＣ_１）＝（０、０）になり、フリップフロップ62がセットされると（ＤＣ_０、ＤＣ_１）＝（０、１）になり、フリップフロップ63がセットされると（ＤＣ_０、ＤＣ_１）＝（１、０）になり、フリップフロップ64がセットされると（ＤＣ_０、ＤＣ_１）＝（１、１）になる。

第５図は本発明に適用されるフレームの形式を示す説明
図である。伝送路11〜14（第１図参照）に流れるフレー
ムは、「０１１１１１１０」を示すフラグパターンＦ
と、送信先のアドレスを示す送信先アドレスＤＡと、送
信元のアドレスを示す送信元アドレスＳＡと、制御情報
Ｃと、データ情報Ｉと、フレームチェックシーケンスで
巡回冗長検査を行う検査ビットＦＣＳとから構成されて
いる。なお、データ情報Ｉはフレームの構成の一部とし
ては省略されることもある。

次に、第２図に示す実施例の動作を第１図、第３図、第
４図および第５図を参照して説明する。

いま、第１図に示すデータ伝送装置４がデータ伝送装置
１から特定の処理ルーチンに対するトレース情報を取り
たいとする。

まず、データ伝送装置４はトレース情報を取るためのプ
ログラムを含んだ内容を第５図に示すフレームのフォー
マットに従ってデータ伝送装置１宛にコマンドＡ０とし
て送信する。データ伝送装置１の伝送路制御回路21（第
２図参照）がコマンドＡ０のフレームを受信すると、伝
送路制御回路21内の図示しないバッファにこのフレーム
を書込み、割込線25の割込信号を発生させてプロセッサ
22に知らせる。

このプロセッサ22内の第３図に示すマイクロプログラム
制御回路42は割込信号により第２図に示す伝送路制御回
路21内のバッファを信号線群24とデータバス23を通じて
第５図に示すフレーム内の制御情報Ｃを読取ることによ
りコマンドＡ０と解釈し、さらにフレーム内にあるデー
タ情報Ｉを信号線群24とデータバス23を介してＲＡＭ37
に書込み、コマンドＡ０の動作を終了する。ここで、こ
のＲＡＭ37に書込まれたプログラムを以下ファームウエ
アＦ０という。

このようにして、データ伝送装置４がデータ伝送装置１
のＲＡＭ37にファームウエアＦ０を書込んだ後に、比較
制御回路33内のアドレスレジスタ51、アソシアティブメ
モリ32および起動レジスタ34にセットしたい情報をコマ
ンドＡ０を送信したいときと同じ方法でコマンドＢ０に
よりデータ伝送装置１に送出する。データ伝送装置１の
伝送路制御回路21がコマンドＢ０のフレームを受信する
と、割込線25の割込信号を発生させてプロセッサ22に知
らせる。プロセッサ22内のマイクロプログラム制御回路
42は割込信号により伝送路制御回路21のバッファをアク
セスし、フレーム内の制御情報Ｃを読取ることによりコ
マンドＢ０と解釈し、フレーム内にあるデータ情報Ｉに
基づいて信号線群24とデータバス23を通じてアドレスレ
ジスタ51に「０」の値をセットし、データ伝送装置４に
より指定された値（以下、「Ｘ０」という。）をアソシ
アティブメモリ32にセットし、さらに起動レジスタ34の
ビット０に論理値「１」をセットしてコマンドＢ０の動
作を終了する。

さらに、データ伝送装置４はトレース情報を取るための
ファームウエアを含んだ内容のフレームであるコマンド
Ａ１をコマンドＡ０と同じ方法でデータ伝送装置１に送
りＲＡＭ37に書込む。このときにＲＡＭ37に書込まれた
プログラムを以下ファームウエアＦ１という。

この後に、データ伝送装置４がデータ伝送装置１内のア
ソシアティブメモリ32のアドレス１にセットしたい情報
を書込むためにコマンドＢ１をデータ伝送装置１に転送
する。コマンドＢ１の実行で書込まれる値を「Ｘ１」と
すると、アソシアティブメモリ32のアドレス「１」の内
容がコマンドＢ０の実行時と同じ方法で「Ｘ１」の値に
セットされ、起動レジスタ34のビット１が論理値「１」
にセットされてコマンドＢ１の動作を終了する。

このようにデータ伝送装置１は、起動レジスタ34のビッ
ト０とビット１とにセットされて本来のマイクロ命令実
行処理中にマイクロ命令アドレスレジスタ31の値が「Ｘ
０」の値になると、アソシアティブメモリ32の出力信号
線に得られる一致信号ＣＳ_０がオンになり、さらに、ア
ンド回路35の出力信号線に得られる一致信号がオンにな
り、フリップフロップ61が１サイクルの間オンになるの
で、オア回路36によりＳＳ_３＝１になり、このときの下
２ビットはエンコーダ53によりビット単位で「００」に
なる。セレクタ40は定数39を強制的にセレクトし、定数
39がマイクロ命令レジスタ41にセットされる。ただし、
このフリップフロップ61が１サイクル間オンの間はアド
レスのカウントアップは抑止される。さらに、マイクロ
プログラム制御回路42内でそのマイクロ命令（定数39）
を実行すると、現在のマイクロ命令アドレスレジスタ31
の値「Ｘ」の次にアクセスするアドレスは図外のマイク
ロプログラム制御回路42内のレジスタにホールドされ、
さらにマイクロ命令アドレスレジスタ31にコマンドＡ０
によりＲＡＭ37に書込まれたファームウエアＦ０の先頭
のアドレス（以下、Ｍ０という。）がセットされてファ
ームウエアＦ０が実行される。

このようにして一連のプログラムが実行されると、マイ
クロプログラム制御回路42内のレジスタにホールドされ
た値をマイクロ命令アドレスレジスタ31にセットする命
令Ｅを実行して元のアドレスに戻る。以上の動作を第６
図のタイムチャートに示す。この第６図で（ａ）はマイ
クロ命令アドレスレジスタ31、（ｂ）はマイクロ命令レ
ジスタ41、（ｃ）はアソシアティブメモリ32の各タイム
シーケンスを示したものであり、（ｄ）はアンド回路35
の出力であるセレクト信号ＦＳ_０を示し、（ｅ）はフリ
ップフロップ61、（ｆ）はセレクタ40、（ｇ）はマイク
ロプログラム制御回路42のレジスタ、（ｈ）はＮＯＰ動
作（実行しない動作）の各タイムシーケンスを示す。

すなわち、データ伝送装置４がデータ伝送装置１に書込
まれたファームウエアＦ０をサブルーチンコールとして
実行し、データ伝送装置１の起動フリップフロップ34が
リセットされない限りマイクロ命令アドレスレジスタ31
の値がＸになるたびにファームウエアＦ０が実行され、
目的とするマイクロアドレスレベルのトレースがとれ
る。さらに、あらかじめデータ伝送装置１に格納されて
いるプログラムを変更する必要がないので、運用上の混
乱を起こさない。

また、この実施例では、ファームウエアＦ０の内容はフ
ァームウエアＦ０が実行されるたびにデータ伝送装置１
内で処理されたコマンドをＲＡＭエリアに順番に格納し
てゆく処理と、ファームウエアＦ０の処理回数をＲＡＭ
エリアに格納する機能を備えている。この格納されたＲ
ＡＭ37の内容をデータ伝送装置４からのコマンドＣによ
り読取ることができる。例えば、データ伝送装置４がデ
ータ伝送装置１に対してコマンドＣを転送すると、デー
タ伝送装置１の伝送路制御装置21がコマンドＣのフレー
ムを受信し、割込線25の割込信号を発生させ、プロセッ
サ22に知らせる。そして、プロセッサ22内のマイクロプ
ログラム制御回路42はこの割込信号に基づきフレーム内
の制御情報Ｃを読取ることによりコマンドＣと解釈し、
ＲＡＭ37内にあるトレース情報をデータバス23を介して
伝送路制御回路21に送る。さらに、このマイクロプログ
ラム制御回路42が第５図に示すフレームのフォーマット
にしたがって伝送路制御回路21を起動して、フラグパタ
ーンＦ、送信先アドレスＤＡ、送信元アドレスＳＡ、制
御情報Ｃ、データ情報Ｉ、検査ビットＦＣＳ、フラグパ
ターンＦの順にデータ伝送装置１宛に送る。

また、起動レジスタ34の内容も読取ることもできる。例
えば、データ伝送装置４がデータ伝送装置１に対してコ
マンドＤを転送すると、データ伝送装置１の伝送路制御
回路21がコマンドＤのフレームを受信し、割込線25の割
込信号を発生させてプロセッサ22に知らせる。プロセッ
サ22内のマイクロプログラム制御回路42はこの割込信号
によりフレームの内容を読取り、フレーム内の制御情報
Ｃを読取ることによりコマンドＣと解釈し、起動レジス
タ34の内容をドライバ71を通りデータバス23を介して伝
送路制御回路21に送る。さらに、このマイクロプログラ
ム制御回路42が第５図に示すフレームのフォーマットに
したがって伝送路制御回路21を起動して、フラグパター
ンＦ、送信先アドレスＤＡ、送信元アドレスＳＡ、制御
情報Ｃ、データ情報Ｉ、検査ビットＦＣＳ、フラグパタ
ーンＦの順にデータ伝送装置１宛に送る。このように起
動レジスタ34の内容が読取ることができるので、各装置
が他の装置のプログラムの状態を知ることができる。

以上ファームウエアＦ０が実行される場合を説明した
が、マイクロ命令実行中にマイクロ命令アドレスレジス
タ31とアソシアティブメモリ32のアドレス「１」に書込
まれた内容とが一致すると、マイクロ命令アドレスレジ
スタ31とアソシアティブメモリ32のアドレス「０」に書
込まれた内容とが一致したときと同じ動作でファームウ
エアＦ１が実行される。ところが、定数39の下２ビット
は「０、１」になり、ファームウエアＦ０実行時にブラ
ンチするアドレスと違うので、ファームウエアＦ１はフ
ァームウエアＦ０と別に実行することができる。

また、トレースの機能を行う必要がなくなったときに
は、データ伝送装置４からコマンドＥをデータ伝送装置
１に送る。このコマンドＥをデータ伝送装置１内の伝送
路制御回路21（第２図参照）が受信すると、割込線25の
割込信号を発生させてプロセッサ22に知らせる。このプ
ロセッサ22内のマイクロプログラム制御回路42はこの割
込信号によりデータバス23を介してフレームの内容を読
取り、フレーム内の制御情報Ｃを読取ることによりコマ
ンドＥと解釈し、起動レジスタ34をビット単位毎にデー
タ情報Ｉに従ってリセットしてコマンドＥの処理を終了
する。したがって、起動レジスタがオール「０」の場合
はマイクロ命令アドレスレジスタ31とアソシアティブメ
モリ32の値が一致したとしてもアンド回路35の信号出力
線の一致信号が発生しなくなり、定数39の値がマイクロ
命令レジスタ41に設定されることがない。このように、
データ伝送装置４からデータ伝送装置１に特定のコマン
ドを送出すると、データ伝送装置１がプログラムをアク
セスするアドレスと任意の値を設定する手段によって設
定した値に一致したとしてもサブルーチンコールしな
い。

以上、ループ状伝送路を介したデータ伝送装置に対する
場合を説明したが、本発明はこれに限定されるものでは
なく、例えば、第７図に示すようにデータ伝送装置151
がデータ伝送装置152に伝送路511を介して情報の伝送を
行う方法と、第８図に示すようにデータ伝送装置161が
データ伝送装置162に伝送路611を介して情報の伝送を行
う方法と、第９図に示すようにデータ伝送装置711がデ
ータ伝送装置712に情報の伝送を行う方法およびデータ
伝送装置711がデータ伝送装置721に情報の伝送を行う方
法（コマンド転送途中にあるデータ伝送装置の処理はコ
マンドを変換する処理があるだけで他は全く上記例と同
じ）などがあるが、これらのいずれの場合でも本発明を
実施することができる。

また、第４図の定数Ｍ０をマイクロ命令実行により変え
るパスを用いても、本発明を実施することができる。

以上、本発明を伝送路上のフレーム転送による方法で説
明したが、本発明はこれに限定されるものではなく、装
置内の内部バスを含めあらゆるインタフェースに当ては
めても本発明を実施することができる。

〔発明の効果〕

本発明は以上説明したように、ファームウエアをアクセ
スするアドレスと一致すると特定のアドレスを開始アド
レスとするトレース用プログラムにサブルーチンコール
する機能を外部からのコマンドにより操作できるので、
あらかじめ格納されているプログラムの内容を変えるこ
となく、トレース機能を必要とするときにトレース機能
のあるプログラムを実行することができ、さらに現在ト
レース機能のあるプログラムを実行しているかどうかも
判別することができる効果がある。

さらに、あらかじめ格納されているプログラムの内容を
変えないでロードしたトレース用プログラムの使用の開
始を遠隔制御できる手段を設けているため、システム運
用中にトレース処理を行う効果がある。

【図面の簡単な説明】

第１図は本発明の実施例方式の構成を示すブロック構成
図。第２図は本発明実施例装置の全体構成を示すブロック構
成図。第３図は第２図のプロセッサの構成を示すブロック構成
図。第４図は第３図の比較制御回路の構成を示すブロック構
成図。第５図は本発明に適用される伝送フレームの形式を示す
フォーマット図。第６図は本発明の動作を説明するタイムチャート。第７図、第８図および第９図は本発明の適用されるデー
タ伝送システムの他の例を示すブロック構成図。１〜４、151、152、161〜164、171〜178、711〜713、72
1〜723……データ伝送装置、11〜14、511、611……伝送
路、21……伝送路制御回路、22……プロセッサ、31……
マイクロ命令アドレスレジスタ、32……アソシアティブ
メモリ、33……比較制御回路、34……起動レジスタ、35
……アンド回路、36……オア回路、37……記憶装置（Ｒ
ＡＭ）、38……記憶装置（ＲＯＭ）、39……定数、40…
…セレクタ、41……マイクロ命令レジスタ、42……マイ
クロプログラム制御回路、51……アドレスレジスタ、53
……エンコーダ、61〜64……フリップフロップ、71……
ドライバ。

Claims

【特許請求の範囲】

【請求項１】情報を伝送する伝送路と、この伝送路に接続され情報の授受を行う複数のデータ伝
送装置とを備え、上記データ伝送装置は、第１のデータ伝送装置から上記伝送路を介して第２のデ
ータ伝送装置にプログラムをロードする手段を備えたデータ伝送方式において、上記プログラムには上記第２のデータ伝送装置のトレー
スを行うトレース用プログラムを含み、上記第２のデータ伝送装置は、上記第１のデータ伝送装置から伝送された複数個の任意
の値を設定する設定手段と、上記第１のデータ伝送装置から伝送され上記設定手段で
設定した値毎に有効であるか否を指示する情報を格納す
る有効手段と、上記プログラムを実行している場合にこのプログラムを
アクセスするアドレスと上記設定手段によって設定した
値と一致しかつ上記有効手段が有効な場合に上記有効手
段に対応した特定のアドレスを開始アドレスとする領域
に格納されている上記トレース用プログラムをサブルー
チンコールする手段とを備えたことを特徴とするデータ伝送方式。