JPH065933A - 超電導体装置 - Google Patents
超電導体装置Info
- Publication number
- JPH065933A JPH065933A JP4156463A JP15646392A JPH065933A JP H065933 A JPH065933 A JP H065933A JP 4156463 A JP4156463 A JP 4156463A JP 15646392 A JP15646392 A JP 15646392A JP H065933 A JPH065933 A JP H065933A
- Authority
- JP
- Japan
- Prior art keywords
- type
- superconductor
- region
- junction
- fet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Abstract
(57)【要約】
【目的】 高温で動作し、かつトランジスター化し易
く、集積化もし易い新しい量子効果装置としての超電導
体装置を提供する。 【構成】 電子電導型超電導体と正孔電導型超電導体の
接合等を用いて、量子効果型ダイオードおよびトランジ
スターを形成する。ｎ型超電導体２０１と２０３の間に
形成されたｐ型超電導体２０２との間に二つの接合部を
形成し、ｎーｐ−ｎ（またはｐ−ｎ−ｐ）構造のＴＲＳ
としたもので、各々エミッタＥ、ベースＢおよびコレク
タＣの引出し電極が形成される。 【効果】 伝幡遅延の殆どない、極めて高速の超電導体
装置を提供できる。
く、集積化もし易い新しい量子効果装置としての超電導
体装置を提供する。 【構成】 電子電導型超電導体と正孔電導型超電導体の
接合等を用いて、量子効果型ダイオードおよびトランジ
スターを形成する。ｎ型超電導体２０１と２０３の間に
形成されたｐ型超電導体２０２との間に二つの接合部を
形成し、ｎーｐ−ｎ（またはｐ−ｎ−ｐ）構造のＴＲＳ
としたもので、各々エミッタＥ、ベースＢおよびコレク
タＣの引出し電極が形成される。 【効果】 伝幡遅延の殆どない、極めて高速の超電導体
装置を提供できる。
Description
【０００１】
【産業上の利用分野】本発明は、超電導体を用いた超電
導体ＴＲＳや超電導体ダイオード等の新しい電子装置で
ある超電導体装置に関する。
導体ＴＲＳや超電導体ダイオード等の新しい電子装置で
ある超電導体装置に関する。
【０００２】
【従来の技術】従来、超電導体を用いた電子装置として
は、トンネル効果を用いたジョセフソン（Ｊｏｓｅｐｈ
ｓｏｎ）素子による装置があった。
は、トンネル効果を用いたジョセフソン（Ｊｏｓｅｐｈ
ｓｏｎ）素子による装置があった。
【０００３】
【発明が解決しようとする課題】しかし、上記従来技術
によると、ジョセフソン（Ｊｏｓｅｐｈｓｏｎ）素子は
きわめて薄い（１〜４ｎｍ）トンネル領域を必要とし、
かつ極めて低い温度（１〜４Ｋ）を要し、ＴＲＳ化とそ
の集積化もし難いという課題があった。
によると、ジョセフソン（Ｊｏｓｅｐｈｓｏｎ）素子は
きわめて薄い（１〜４ｎｍ）トンネル領域を必要とし、
かつ極めて低い温度（１〜４Ｋ）を要し、ＴＲＳ化とそ
の集積化もし難いという課題があった。
【０００４】本発明は、かかる従来技術の課題を解決
し、高温で動作し、かつＴＲＳ化し易く、集積化もし易
い新しい量子効果装置としての超電導体装置を提供する
ことを目的とする。
し、高温で動作し、かつＴＲＳ化し易く、集積化もし易
い新しい量子効果装置としての超電導体装置を提供する
ことを目的とする。
【０００５】
【課題を解決するための手段】上記従来技術の課題を解
決し、上記目的を達成するために、本発明は超電導体装
置に関し、（１） ｎ型超電導体と正孔電導型ｐ型超電
導体との接合を形成し、ダイオードと成す手段をとる
事、および（２） ｎ型超電導体とｐ型超電導体との接
合部を２個形成し、バイポーラ型ＴＲＳと成す手段をと
る事、および（３） ｎ型超電導体またはｐ型超電導体
にソース領域およびドレイン領域と、該ソース領域およ
びドレイン領域に挟まれた領域にショットキー接合また
はｐ−ｎ接合を形成したゲート領域を形成し、ユニポー
ラ型ＴＲＳであるＪーＦＥＴと成す手段をとる事、およ
び（４） ｎ型超電導体またはｐ型超電導体にソース領
域およびドレイン領域と、該ソース領域とドレイン領域
に挟まれた領域に誘電体膜を形成し、該誘電体膜上にゲ
ート電極を形成してゲート領域として成るユニポーラ型
ＴＲＳであるＭＩＳＦＥＴと成す手段をとる事、および
（５） 極性の異なる二つのＴＲＳおよびＦＥＴ等を相
補型（Ｃ）に形成する手段をとる事、などの手段を取
る。
決し、上記目的を達成するために、本発明は超電導体装
置に関し、（１） ｎ型超電導体と正孔電導型ｐ型超電
導体との接合を形成し、ダイオードと成す手段をとる
事、および（２） ｎ型超電導体とｐ型超電導体との接
合部を２個形成し、バイポーラ型ＴＲＳと成す手段をと
る事、および（３） ｎ型超電導体またはｐ型超電導体
にソース領域およびドレイン領域と、該ソース領域およ
びドレイン領域に挟まれた領域にショットキー接合また
はｐ−ｎ接合を形成したゲート領域を形成し、ユニポー
ラ型ＴＲＳであるＪーＦＥＴと成す手段をとる事、およ
び（４） ｎ型超電導体またはｐ型超電導体にソース領
域およびドレイン領域と、該ソース領域とドレイン領域
に挟まれた領域に誘電体膜を形成し、該誘電体膜上にゲ
ート電極を形成してゲート領域として成るユニポーラ型
ＴＲＳであるＭＩＳＦＥＴと成す手段をとる事、および
（５） 極性の異なる二つのＴＲＳおよびＦＥＴ等を相
補型（Ｃ）に形成する手段をとる事、などの手段を取
る。
【０００６】
【作用】酸化物系の高温超電導体には半導体と同様にｐ
型とｎ型があり、ｐ型の代表例としてイットリュウム・
バリュウム・銅酸化物系のものが、ｎ型の代表例として
ネオジュウム・セリュウム・銅酸化物系のものがあり、
これらの高温超電導体を用いて半導体と同様に、ダイオ
ードやバイポーラＴＲＳやＪ−ＦＥＴおよびＭＩＳ Ｆ
ＥＴを製作することができ、さらに相補型のバイポーラ
ＴＲＳやＣ−ＭＩＳ ＦＥＴなども製作できる作用があ
り、これらの超電導体装置は高温（３０Ｋ〜８０Ｋ程
度）で高速（０．１ｐｓ〜０．５ｐｓ程度）に動作する
作用がある。
型とｎ型があり、ｐ型の代表例としてイットリュウム・
バリュウム・銅酸化物系のものが、ｎ型の代表例として
ネオジュウム・セリュウム・銅酸化物系のものがあり、
これらの高温超電導体を用いて半導体と同様に、ダイオ
ードやバイポーラＴＲＳやＪ−ＦＥＴおよびＭＩＳ Ｆ
ＥＴを製作することができ、さらに相補型のバイポーラ
ＴＲＳやＣ−ＭＩＳ ＦＥＴなども製作できる作用があ
り、これらの超電導体装置は高温（３０Ｋ〜８０Ｋ程
度）で高速（０．１ｐｓ〜０．５ｐｓ程度）に動作する
作用がある。
【０００７】
【実施例】以下、実施例により本発明を詳述する。
【０００８】図１は、本発明の一実施例を示すダイオー
ドの断面図である。すなわち、（ａ）ｎ型超電導体１０
１と、ｐ型超電導体１０２とが接合部１０３で接合され
てダイオードを形成して成り、ｎ型超電導体１０１と、
ｐ型超電導体１０２からは引出しのための電極１０４お
よび１０５が形成されて成る原理図である。（ｂ）では
チタン酸ストロンチュウム、サファイアあるいは単結晶
シリコン等から成る基板１１０の表面に分子線エピタキ
シャル法（Ｍｏｌｅｃｕｌａｒ ＢｅａｍＥｐｉｔａｘ
ｉａｌ：以下ＭＢＥ）等により形成したイットリュウム
・バリュウム・銅酸化物膜から成るｐ型高温酸化物超電
導体１１２とイットリュウム・バリュウム・銅酸化物膜
から成るｎ型高温酸化物超電導体１１１とが接合部１１
３で接合して成る横型構造のダイオードであり、１１４
および１１５は銀等から成る引出しのための電極であ
る。（ｃ）では基板１２０の表面にＭＢＥ法によりｎ型
高温酸化物超電導体１２１とｐ型高温酸化物超電導体１
２２とが接合部１２３で接合して成る縦型構造のダイオ
ードであり、１２４および１２５は引出しのための電極
である。
ドの断面図である。すなわち、（ａ）ｎ型超電導体１０
１と、ｐ型超電導体１０２とが接合部１０３で接合され
てダイオードを形成して成り、ｎ型超電導体１０１と、
ｐ型超電導体１０２からは引出しのための電極１０４お
よび１０５が形成されて成る原理図である。（ｂ）では
チタン酸ストロンチュウム、サファイアあるいは単結晶
シリコン等から成る基板１１０の表面に分子線エピタキ
シャル法（Ｍｏｌｅｃｕｌａｒ ＢｅａｍＥｐｉｔａｘ
ｉａｌ：以下ＭＢＥ）等により形成したイットリュウム
・バリュウム・銅酸化物膜から成るｐ型高温酸化物超電
導体１１２とイットリュウム・バリュウム・銅酸化物膜
から成るｎ型高温酸化物超電導体１１１とが接合部１１
３で接合して成る横型構造のダイオードであり、１１４
および１１５は銀等から成る引出しのための電極であ
る。（ｃ）では基板１２０の表面にＭＢＥ法によりｎ型
高温酸化物超電導体１２１とｐ型高温酸化物超電導体１
２２とが接合部１２３で接合して成る縦型構造のダイオ
ードであり、１２４および１２５は引出しのための電極
である。
【０００９】図２は、本発明の他の実施例を示すバイポ
ーラＴＲＳの断面図である。すなわち、（ａ）ｎ型超電
導体２０１と２０３の間に形成されたｐ型超電導体２０
２との間に二つの接合部を形成し、ｎーｐ−ｎ（または
ｐ−ｎ−ｐ）構造のＴＲＳとしたもので、各々エミッタ
Ｅ、ベースＢおよびコレクタＣの引出し電極が形成され
て成る原理図である。（ｂ）では基板２１０の表面にｎ
型超電導体２１１と２１３の間に形成されたｐ型超電導
体２１２との間に二つの接合部を形成し、ｎーｐ−ｎ
（またはｐ−ｎ−ｐ）構造のＴＲＳとしたもので、各々
エミッタＥ、ベースＢおよびコレクタＣの引出し電極が
形成されて成る横型ＴＲＳである。（ｃ）では基板２２
０の表面にｎ型超電導体２２１と２２３の間に形成され
たｐ型超電導体２２２との間に二つの接合部を形成し、
ｎーｐ−ｎ（またはｐ−ｎ−ｐ）構造のＴＲＳとしたも
ので、各々エミッタＥ、ベースＢおよびコレクタＣの引
出し電極が形成されて成る縦型ＴＲＳである。
ーラＴＲＳの断面図である。すなわち、（ａ）ｎ型超電
導体２０１と２０３の間に形成されたｐ型超電導体２０
２との間に二つの接合部を形成し、ｎーｐ−ｎ（または
ｐ−ｎ−ｐ）構造のＴＲＳとしたもので、各々エミッタ
Ｅ、ベースＢおよびコレクタＣの引出し電極が形成され
て成る原理図である。（ｂ）では基板２１０の表面にｎ
型超電導体２１１と２１３の間に形成されたｐ型超電導
体２１２との間に二つの接合部を形成し、ｎーｐ−ｎ
（またはｐ−ｎ−ｐ）構造のＴＲＳとしたもので、各々
エミッタＥ、ベースＢおよびコレクタＣの引出し電極が
形成されて成る横型ＴＲＳである。（ｃ）では基板２２
０の表面にｎ型超電導体２２１と２２３の間に形成され
たｐ型超電導体２２２との間に二つの接合部を形成し、
ｎーｐ−ｎ（またはｐ−ｎ−ｐ）構造のＴＲＳとしたも
ので、各々エミッタＥ、ベースＢおよびコレクタＣの引
出し電極が形成されて成る縦型ＴＲＳである。
【００１０】図３は、本発明のその他の実施例を示すＪ
−ＦＥＴの断面図である。すなわち、（ａ）ｎ（または
ｐ）型超電導体３０１の表面にｐ（またはｎ）型超電導
体３０２を形成してゲート電極Ｇとなし、該ゲート電極
Ｇの両端のｎ（またはｐ）型超電導体３０１をソース領
域Ｓとドレイン領域ＤとなしたＪ−ＦＥＴの原理図であ
り、デイプレッション型のＦＥＴである。なお、エンハ
ンスメント型のＪ−ＦＥＴも形成する事ができる。
（ｂ）では基板３１０の表面にｎ（またはｐ）型超電導
体３１１を形成し、該ｎ（またはｐ）型超電導体３１１
の表面に積層してｐ（またはｎ）型超電導体３１２を形
成してゲート電極Ｇとなし、該ゲート領域Ｇの両端のｎ
（またはｐ）型超電導体３１１をソース領域Ｓとドレイ
ン領域Ｄとなしたデイプレッション型Ｊ−ＦＥＴであ
る。なお、ゲート領域Ｇのｐ（またはｎ）型超電導体３
１２を白金等の金属と成しショットキー接合によるゲー
ト領域を形成しても良い。
−ＦＥＴの断面図である。すなわち、（ａ）ｎ（または
ｐ）型超電導体３０１の表面にｐ（またはｎ）型超電導
体３０２を形成してゲート電極Ｇとなし、該ゲート電極
Ｇの両端のｎ（またはｐ）型超電導体３０１をソース領
域Ｓとドレイン領域ＤとなしたＪ−ＦＥＴの原理図であ
り、デイプレッション型のＦＥＴである。なお、エンハ
ンスメント型のＪ−ＦＥＴも形成する事ができる。
（ｂ）では基板３１０の表面にｎ（またはｐ）型超電導
体３１１を形成し、該ｎ（またはｐ）型超電導体３１１
の表面に積層してｐ（またはｎ）型超電導体３１２を形
成してゲート電極Ｇとなし、該ゲート領域Ｇの両端のｎ
（またはｐ）型超電導体３１１をソース領域Ｓとドレイ
ン領域Ｄとなしたデイプレッション型Ｊ−ＦＥＴであ
る。なお、ゲート領域Ｇのｐ（またはｎ）型超電導体３
１２を白金等の金属と成しショットキー接合によるゲー
ト領域を形成しても良い。
【００１１】図４は、本発明のさらにその他の実施例を
示すＭＩＳ ＦＥＴの断面図である。（ａ）ｎ（または
ｐ）型超電導体４０１の表面にゲート誘電体膜４０２を
形成し、該ゲート誘電体膜４０２の表面に電極４０３を
ゲート電極Ｇとなし、該ゲート電極Ｇの両端のｎ（また
はｐ）型超電導体３０１をソース領域Ｓとドレイン領域
ＤとなしたＭＩＳ ＦＥＴの原理図であり、デイプレッ
ション型のＭＩＳＦＥＴである。なお、エンハンスメン
ト型のＭＩＳ ＦＥＴも形成する事ができる。（ｂ）で
は基板４１０の表面にｐ（またはｎ）型超電導体４１１
を形成し、該ｐ（またはｎ）型超電導体４１１の表面に
ゲート誘電体膜４１２を形成し、該ゲート誘電体膜４１
２の表面にゲート電極Ｇを形成し、該ゲート電極Ｇの両
端にｎ（またはｐ）型超電導体をソース領域Ｓとドレイ
ン領域Ｄを形成したエンハンスメント型のＭＩＳ ＦＥ
Ｔである。尚、ゲート誘電体膜にはシリコン酸化膜やシ
リコン窒化膜や酸化物超電導体に酸素やアルゴンをイオ
ン打ち込みして絶縁膜化した膜や、鉛・ジルコニュウム
・チタン酸（以下ＰＺＴ）から成る強誘電体膜を用いる
事ができ、ＰＺＴを用いると強誘電体記憶装置としての
機能を持たせる事もできる。
示すＭＩＳ ＦＥＴの断面図である。（ａ）ｎ（または
ｐ）型超電導体４０１の表面にゲート誘電体膜４０２を
形成し、該ゲート誘電体膜４０２の表面に電極４０３を
ゲート電極Ｇとなし、該ゲート電極Ｇの両端のｎ（また
はｐ）型超電導体３０１をソース領域Ｓとドレイン領域
ＤとなしたＭＩＳ ＦＥＴの原理図であり、デイプレッ
ション型のＭＩＳＦＥＴである。なお、エンハンスメン
ト型のＭＩＳ ＦＥＴも形成する事ができる。（ｂ）で
は基板４１０の表面にｐ（またはｎ）型超電導体４１１
を形成し、該ｐ（またはｎ）型超電導体４１１の表面に
ゲート誘電体膜４１２を形成し、該ゲート誘電体膜４１
２の表面にゲート電極Ｇを形成し、該ゲート電極Ｇの両
端にｎ（またはｐ）型超電導体をソース領域Ｓとドレイ
ン領域Ｄを形成したエンハンスメント型のＭＩＳ ＦＥ
Ｔである。尚、ゲート誘電体膜にはシリコン酸化膜やシ
リコン窒化膜や酸化物超電導体に酸素やアルゴンをイオ
ン打ち込みして絶縁膜化した膜や、鉛・ジルコニュウム
・チタン酸（以下ＰＺＴ）から成る強誘電体膜を用いる
事ができ、ＰＺＴを用いると強誘電体記憶装置としての
機能を持たせる事もできる。
【００１２】超電導体装置としてのｎーｐ−ｎ接合構造
のバイポーラＴＲＳとｐ−ｎーｐ接合構造のバイポーラ
ＴＲＳ、ｎ型Ｊ−ＦＥＴとｐ型Ｊ−ＦＥＴ、およびｎ型
ＭＩＳ ＦＥＴとｐ型ＭＩＳ ＦＥＴを相補型に対とし
て形成し、Ｃ−バイポーラＴＲＳ、Ｃ−Ｊ−ＦＥＴおよ
びＣ−ＭＩＳ ＦＥＴ等のＣ−ＴＲＳを形成する事がで
き、Ｃ−ＴＲＳ化により一層の低消費電力化やスイッチ
ング速度の高速化を計る事ができる。
のバイポーラＴＲＳとｐ−ｎーｐ接合構造のバイポーラ
ＴＲＳ、ｎ型Ｊ−ＦＥＴとｐ型Ｊ−ＦＥＴ、およびｎ型
ＭＩＳ ＦＥＴとｐ型ＭＩＳ ＦＥＴを相補型に対とし
て形成し、Ｃ−バイポーラＴＲＳ、Ｃ−Ｊ−ＦＥＴおよ
びＣ−ＭＩＳ ＦＥＴ等のＣ−ＴＲＳを形成する事がで
き、Ｃ−ＴＲＳ化により一層の低消費電力化やスイッチ
ング速度の高速化を計る事ができる。
【００１３】尚、本発明によるダイオードやＴＲＳは通
常の半導体装置製作プロセスを用いて製作する事ができ
る。すなわち、ＣＶＤ法や蒸着法やエピタキシャル法に
よる膜形成処理や、ウエットエッチやドライエッチによ
るエッチング処理や、イオン打ち込みや熱拡散によるド
ーピング処理や、ホトリゾグラフィーによるパターンニ
ング処理等を駆使して素子分離やゲート絶縁膜形成や電
極形成および接合形成等ができる。さらに、チョスラフ
スキー法やフローチングゾーン法により酸化物系超電導
体結晶の育成や高純度化等も行う事もでき、よって超電
導体ウエーハを基板とし、その表面に半導体集積回路装
置と同様に超電導体集積回路装置を形成する事ができ
る。酸化物系超電導体は都合の良い事に組成を変える事
により超電導体と半導体および絶縁体を形成する事がで
き、各々の機能を混在させて超電導体装置を形成する事
もできる。
常の半導体装置製作プロセスを用いて製作する事ができ
る。すなわち、ＣＶＤ法や蒸着法やエピタキシャル法に
よる膜形成処理や、ウエットエッチやドライエッチによ
るエッチング処理や、イオン打ち込みや熱拡散によるド
ーピング処理や、ホトリゾグラフィーによるパターンニ
ング処理等を駆使して素子分離やゲート絶縁膜形成や電
極形成および接合形成等ができる。さらに、チョスラフ
スキー法やフローチングゾーン法により酸化物系超電導
体結晶の育成や高純度化等も行う事もでき、よって超電
導体ウエーハを基板とし、その表面に半導体集積回路装
置と同様に超電導体集積回路装置を形成する事ができ
る。酸化物系超電導体は都合の良い事に組成を変える事
により超電導体と半導体および絶縁体を形成する事がで
き、各々の機能を混在させて超電導体装置を形成する事
もできる。
【００１４】さらに、本発明におけるｐ型超電導体とし
てイットリュム・バリュウム・銅酸化物の他、ランタン
・バリュウム・銅酸化物等があり、ｎ型超電導体として
ネオジュウム・セリュウム・銅酸化物の他、ネオジュウ
ムをサマリュウムやプロセニュウムに変えた物や、セリ
ュウムをテルビニュウムに変えた物等がある。
てイットリュム・バリュウム・銅酸化物の他、ランタン
・バリュウム・銅酸化物等があり、ｎ型超電導体として
ネオジュウム・セリュウム・銅酸化物の他、ネオジュウ
ムをサマリュウムやプロセニュウムに変えた物や、セリ
ュウムをテルビニュウムに変えた物等がある。
【００１５】本発明によるダイオードやＴＲＳ等は半導
体によるダイオードやＴＲＳと類似した動作をするが、
キャリアーが量子化された電子および正孔であり、伝幡
遅延が殆ど零であり、極めて高速で動作する特徴があ
り、また高温酸化物系超電導体を用いているので、３０
Ｋ以上７７Ｋ程度の比較的高温で動作する特徴があり、
ジョセフソン（Ｊｏｓｅｐｈｓｏｎ）素子のごとくｎｍ
オーダーのトンネル領域を製作する必要も無く、ジョセ
フソン（Ｊｏｓｅｐｈｓｏｎ）素子と同程度の速度で動
作する事ができる。
体によるダイオードやＴＲＳと類似した動作をするが、
キャリアーが量子化された電子および正孔であり、伝幡
遅延が殆ど零であり、極めて高速で動作する特徴があ
り、また高温酸化物系超電導体を用いているので、３０
Ｋ以上７７Ｋ程度の比較的高温で動作する特徴があり、
ジョセフソン（Ｊｏｓｅｐｈｓｏｎ）素子のごとくｎｍ
オーダーのトンネル領域を製作する必要も無く、ジョセ
フソン（Ｊｏｓｅｐｈｓｏｎ）素子と同程度の速度で動
作する事ができる。
【００１６】
【発明の効果】本発明により、高速でかつ比較的高温で
動作する量子効果型ダイオードやＴＲＳが容易に製作す
る事ができる効果がある。
動作する量子効果型ダイオードやＴＲＳが容易に製作す
る事ができる効果がある。
【図面の簡単な説明】
【図１】 本発明の一実施例を示すダイオードの断面図
である。
である。
【図２】 本発明の他の実施例を示すバイポーラＴＲＳ
の断面図である。
の断面図である。
【図３】 本発明のその他の実施例を示すＪ−ＦＥＴの
断面図である。
断面図である。
【図４】 本発明のさらにその他の実施例を示すＭＩＳ
ＦＥＴの断面図である。
ＦＥＴの断面図である。
１１０、１２０、２１０、２２０、３１０、４１０・・
・基板 １０１、１１１、１２１、２０２、２０３、２１１、２
１３、２２３、２２１、３０１、３１１、４０１・・・
ｎ（電子伝導）型超電導体 １０２、１１５、１２５、２０２、２１２、２２２、３
０２、３１２、４１１・・・ｐ（正孔伝導）型超電導体 １０４、１０５、１１４、１１５、１２４、１２５、４
０３、・・・電極 １１３、１２３・・・接合部 ４０２、４１２・・・ゲート誘電体膜 Ｅ・・・エミッタ Ｂ・・・ベース Ｃ・・・コレクタ Ｓ・・・ソース Ｄ・・・ドレイン Ｇ・・・ゲート
・基板 １０１、１１１、１２１、２０２、２０３、２１１、２
１３、２２３、２２１、３０１、３１１、４０１・・・
ｎ（電子伝導）型超電導体 １０２、１１５、１２５、２０２、２１２、２２２、３
０２、３１２、４１１・・・ｐ（正孔伝導）型超電導体 １０４、１０５、１１４、１１５、１２４、１２５、４
０３、・・・電極 １１３、１２３・・・接合部 ４０２、４１２・・・ゲート誘電体膜 Ｅ・・・エミッタ Ｂ・・・ベース Ｃ・・・コレクタ Ｓ・・・ソース Ｄ・・・ドレイン Ｇ・・・ゲート
Claims (5)
- 【請求項１】 電子電導型（以下ｎ［ｎｅｇａｔｉｖ
ｅ］型）超電導体と正孔電導型（以下ｐ［ｐｏｓｉｔｉ
ｖｅ］型）超電導体との接合を形成し、ダイオードと成
す事を特徴とする超電導体装置。 - 【請求項２】 ｎ型超電導体とｐ型超電導体との接合部
を２個有し、バイポーラ型トランジスター（Ｔｒａｎｓ
ｉｓｔｏｒ：以下ＴＲＳ）と成す事を特徴とする超電導
体装置。 - 【請求項３】 ｎ型超電導体またはｐ型超電導体にはソ
ース領域およびドレイン領域と、該ソース領域およびド
レイン領域に挟まれた領域にショットキー接合またはｐ
−ｎ接合を形成したゲート領域から成るユニポーラ型Ｔ
ＲＳである接合型（Ｊｕｎｃｔｉｏｎ：以下Ｊ）電界効
果トランジスター（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａ
ｎｓｉｓｔｏｒ：以下ＦＥＴ）と成す事を特徴とする超
電導体装置。 - 【請求項４】 ｎ型超電導体またはｐ型超電導体にはソ
ース領域およびドレイン領域と、該ソース領域とドレイ
ン領域に挟まれた領域に誘電体膜を形成し、該誘電体膜
上にはゲート電極を形成してゲート領域として成るユニ
ポーラ型ＴＲＳであるＭＩＳ型（Ｍｅｔａｌ−Ｉｎｓｕ
ｌａｔｏｒ−Ｓｕｐｅｒｃｏｎｄｕｃｔｏｒ）ＦＥＴと
成す事を特徴とする超電導体装置。 - 【請求項５】 極性の異なる二つのＴＲＳおよびＦＥＴ
等を相補型（Ｃｏｍｐｌｉｍｅｎｔａｒｙ：以下Ｃ）に
形成して成る事を特徴とする超電導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4156463A JPH065933A (ja) | 1992-06-16 | 1992-06-16 | 超電導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4156463A JPH065933A (ja) | 1992-06-16 | 1992-06-16 | 超電導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH065933A true JPH065933A (ja) | 1994-01-14 |
Family
ID=15628303
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4156463A Pending JPH065933A (ja) | 1992-06-16 | 1992-06-16 | 超電導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH065933A (ja) |
-
1992
- 1992-06-16 JP JP4156463A patent/JPH065933A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5155571A (en) | Complementary field effect transistors having strained superlattice structure | |
| KR920005513B1 (ko) | 기생트랜지스터가 동작하기 어려운 구조를 가진 반도체 장치 및 그 제조방법 | |
| US4819037A (en) | Semiconductor device | |
| US6365913B1 (en) | Dual gate field effect transistor utilizing Mott transition materials | |
| US5714793A (en) | Complementary vertical bipolar junction transistors formed in silicon-on-saphire | |
| CA2098919C (en) | Semiconductor device | |
| JP2553510B2 (ja) | 半導体装置およびその製造方法 | |
| US5239187A (en) | Josephson effect semiconductor device with channel layers of semiconductor and superconductor materials | |
| JPH0582986B2 (ja) | ||
| JPH065933A (ja) | 超電導体装置 | |
| JPH0351309B2 (ja) | ||
| EP0093557B1 (en) | High-speed complementary semiconductor integrated circuit | |
| JP2720153B2 (ja) | 絶縁ゲート電界効果トランジスタ及びその製造方法 | |
| EP0281156B1 (en) | Semiconductor-coupled three-terminal superconducting device having a junction gate structure | |
| CN1165405A (zh) | 窄禁带源漏区金属氧化物半导体场效应晶体管及集成电路 | |
| JPS62163372A (ja) | 電界効果型半導体装置 | |
| JP3120441B2 (ja) | 半導体装置およびその製造方法 | |
| Yoshida et al. | Increasing the current density of dielectric-base transistors with an MgO emitter-base barrier | |
| JPH0523497B2 (ja) | ||
| JPH01147864A (ja) | 半導体装置 | |
| JPH0556849B2 (ja) | ||
| JPH02260430A (ja) | 横型バイポーラトランジスタ | |
| JP2888652B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| JPH0350743A (ja) | 半導体装置 | |
| JPH0774403A (ja) | 電子素子 |