JPS6373353A - バス獲得方式 - Google Patents
バス獲得方式Info
- Publication number
- JPS6373353A JPS6373353A JP21870486A JP21870486A JPS6373353A JP S6373353 A JPS6373353 A JP S6373353A JP 21870486 A JP21870486 A JP 21870486A JP 21870486 A JP21870486 A JP 21870486A JP S6373353 A JPS6373353 A JP S6373353A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- bus request
- logic
- flip
- request valid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 11
- 240000002853 Nelumbo nucifera Species 0.000 description 4
- 235000006508 Nelumbo nucifera Nutrition 0.000 description 4
- 235000006510 Nelumbo pentapetala Nutrition 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 241000190020 Zelkova serrata Species 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はバス獲得方式に関し、特にバスに接続された複
数のモジュールのバス使用権の獲得をバスコントローラ
が制御するバス獲得方式に関する。
数のモジュールのバス使用権の獲得をバスコントローラ
が制御するバス獲得方式に関する。
1つのバスに複数のモジュールが接続されているバスシ
ステムでは、複数のモジュールからバス使用要求が同時
に発行される場合が生じる。このような場合、バス使用
要求を出している複数のモジュールの中から1つを選ん
でそのモジュールにバスを使用させる制御が必要となる
。
ステムでは、複数のモジュールからバス使用要求が同時
に発行される場合が生じる。このような場合、バス使用
要求を出している複数のモジュールの中から1つを選ん
でそのモジュールにバスを使用させる制御が必要となる
。
このため、従来から、バスシステム内にバス使用権の獲
得制御を行うバスコントローラを設け、各モジュールか
らバスの使用を要求するためのバスリクエスト信号線を
バスコントローラに出し、バスコントローラからはバス
の使用の許可を与えるためのハスアクノリッジ信号線を
各モジュールに出すようにしている。
得制御を行うバスコントローラを設け、各モジュールか
らバスの使用を要求するためのバスリクエスト信号線を
バスコントローラに出し、バスコントローラからはバス
の使用の許可を与えるためのハスアクノリッジ信号線を
各モジュールに出すようにしている。
従来、この種のハス獲得方式では、各モジュールはバス
を使用したいときにバスリクエスト信号線を論理1にセ
ントするが、複数のモジュールからのバスリクエスト信
号線が同時に論理1になると、バスコントローラはあら
かじめ定められたプライオリティの順に従ってバスリク
エスト信号線が論理1になったモジュールの中からもっ
ともプライオリティの高いモジュールを選択し、このモ
ジュールに対してバスアルノリノジ信号線を論理1にし
てバスの使用権を与えるようにしていた。
を使用したいときにバスリクエスト信号線を論理1にセ
ントするが、複数のモジュールからのバスリクエスト信
号線が同時に論理1になると、バスコントローラはあら
かじめ定められたプライオリティの順に従ってバスリク
エスト信号線が論理1になったモジュールの中からもっ
ともプライオリティの高いモジュールを選択し、このモ
ジュールに対してバスアルノリノジ信号線を論理1にし
てバスの使用権を与えるようにしていた。
上述した従来のバス獲得方式では、バス使用要求に対す
るプライオリティがあらかじめ定められているので、プ
ライオリティの低いリクエストを割り当てられたモジュ
ールはそれより高いプライオリティのモジュールからの
バス使用要求が多くあると長い間待たされるという欠点
がある。
るプライオリティがあらかじめ定められているので、プ
ライオリティの低いリクエストを割り当てられたモジュ
ールはそれより高いプライオリティのモジュールからの
バス使用要求が多くあると長い間待たされるという欠点
がある。
本発明の目的は、上述の点に鑑み、バス使用要求を行っ
たモジュールを長い間待たせることのないバス獲得方式
を提供することにある。
たモジュールを長い間待たせることのないバス獲得方式
を提供することにある。
本発明のバス獲得方式は、モジュールから送出サレタハ
スリクエスト信号に対してパスコン1−ローラからバス
アクノリッジ信号が返送されたときに前記モジュールが
ハスの使用権を獲得するバス獲得方式において、前記ハ
スコントローラが、複数のバスリクエスト信号のそれぞ
れに対応する複数のハスリクエスト有効指示フリップフ
ロップと、これらバスリクエスト有効指示フリップフロ
ップの出力信号によりそれぞれのバスアクノリッジ信号
をゲートする複数のバスアクノリッジゲート回路と、前
記複数のハスリクエスト有効指示フリップフロップ間を
接続し前記ハスリクエスト有効指示フリップフロップが
セットされている状態をバスリクエスト信号が送出され
ている別のモジュールに対応した前記ハスリクエスト有
効指示フリップフロップに伝えるバスリクエスト有効指
示シフト回路とを有する。
スリクエスト信号に対してパスコン1−ローラからバス
アクノリッジ信号が返送されたときに前記モジュールが
ハスの使用権を獲得するバス獲得方式において、前記ハ
スコントローラが、複数のバスリクエスト信号のそれぞ
れに対応する複数のハスリクエスト有効指示フリップフ
ロップと、これらバスリクエスト有効指示フリップフロ
ップの出力信号によりそれぞれのバスアクノリッジ信号
をゲートする複数のバスアクノリッジゲート回路と、前
記複数のハスリクエスト有効指示フリップフロップ間を
接続し前記ハスリクエスト有効指示フリップフロップが
セットされている状態をバスリクエスト信号が送出され
ている別のモジュールに対応した前記ハスリクエスト有
効指示フリップフロップに伝えるバスリクエスト有効指
示シフト回路とを有する。
本発明のバス獲得方式では、複数のバスリクエスト有効
指示フリップフロップが複数のバスリクエスト信号のそ
れぞれに対応して設けられ、複数のバスアクノリッジゲ
ート回路がバスリクエスト有効指示フリップフロップの
出力信号によりそれぞれのバスアクノリッジ信号をゲー
トし、バスリクエスト有効指示シフト回路が複数のバス
リクエスト有効指示フリップフロップ間を接続しバスリ
クエスト有効指示フリップフロップがセントされている
状態をバスリクエスト信号が送出されている別のモジュ
ールに対応したバスリクエスト有効指示フリップフロッ
プに伝える。
指示フリップフロップが複数のバスリクエスト信号のそ
れぞれに対応して設けられ、複数のバスアクノリッジゲ
ート回路がバスリクエスト有効指示フリップフロップの
出力信号によりそれぞれのバスアクノリッジ信号をゲー
トし、バスリクエスト有効指示シフト回路が複数のバス
リクエスト有効指示フリップフロップ間を接続しバスリ
クエスト有効指示フリップフロップがセントされている
状態をバスリクエスト信号が送出されている別のモジュ
ールに対応したバスリクエスト有効指示フリップフロッ
プに伝える。
次に、本発明について図面を参照して説明する。
図は、本発明の一実施例を示す構成図である。
本実施例のハス獲得方式が適用されたバスシステムは、
バス1と、このバス1に接続された複数のモジュール2
〜4と、これらモジュール2〜4に接続されたバスコン
トローラ5とから構成されている。
バス1と、このバス1に接続された複数のモジュール2
〜4と、これらモジュール2〜4に接続されたバスコン
トローラ5とから構成されている。
各モジュール2〜4は、バスリクエスト信号線10〜1
2と、バスアクノリフジ信号線13〜15とを介してハ
スコントローラ5に接続されている。
2と、バスアクノリフジ信号線13〜15とを介してハ
スコントローラ5に接続されている。
バスコントローラ5は、ナントゲート回路でなるバスア
クノリッジゲート回路21〜23と、オアゲート回路で
なるバスリクエスト有効指示シフト回路31〜33と、
ハスリクエスト有効指示フリップフロップ41〜43と
、アンドゲート回路51〜56と、オアゲート回路57
〜59と、ノットゲート回路61〜63と、アンドゲー
ト回路66〜71と、ノットゲート回路81〜83とを
含んで構成されている。
クノリッジゲート回路21〜23と、オアゲート回路で
なるバスリクエスト有効指示シフト回路31〜33と、
ハスリクエスト有効指示フリップフロップ41〜43と
、アンドゲート回路51〜56と、オアゲート回路57
〜59と、ノットゲート回路61〜63と、アンドゲー
ト回路66〜71と、ノットゲート回路81〜83とを
含んで構成されている。
モジュール2からバスコントローラ5に接続されている
バスリクエスト信号に% 10は、アンドゲート回路5
2の一方の入力、ノットゲート回路61の入力およびバ
スアクノリッジゲート回路21の一方の入力に接続され
ている。アンドゲート回路52の他方の入力、アンドゲ
ート回路51の一方の入力およびアントゲ−1・回路6
6の一方の入力は、パスリクエスト有効指示シフト回路
32の出力に接続されている。
バスリクエスト信号に% 10は、アンドゲート回路5
2の一方の入力、ノットゲート回路61の入力およびバ
スアクノリッジゲート回路21の一方の入力に接続され
ている。アンドゲート回路52の他方の入力、アンドゲ
ート回路51の一方の入力およびアントゲ−1・回路6
6の一方の入力は、パスリクエスト有効指示シフト回路
32の出力に接続されている。
アンドゲート回路52の出力およびアンドゲート回路5
1の出力は、オアゲート回路57の一方および他方の入
力に接続され、オアゲート回路57の出力はハスリクエ
スト有効指示フリップフロップ41の入力に接続されて
いる。バスリクエスト有効指示フリップフロップ41の
クロック入力には、クロック44が入力されている。バ
スリクエスト有効指示フリップフロップ41の出力は、
アンドゲート回路51の他方の人力、アンドゲート回路
67の一方の入力およびバスアクノリッジゲート回路2
1の他方の入力に接続されている。
1の出力は、オアゲート回路57の一方および他方の入
力に接続され、オアゲート回路57の出力はハスリクエ
スト有効指示フリップフロップ41の入力に接続されて
いる。バスリクエスト有効指示フリップフロップ41の
クロック入力には、クロック44が入力されている。バ
スリクエスト有効指示フリップフロップ41の出力は、
アンドゲート回路51の他方の人力、アンドゲート回路
67の一方の入力およびバスアクノリッジゲート回路2
1の他方の入力に接続されている。
バスアクノリッジゲート回路21の出力は、ノットゲー
ト回路8Iを介してバスアクノリッジ信号線13に接続
されているとともに、ハスリクエスト有効指示フリップ
フロップ41のマスクセント(MS)人力に接続されて
いる。
ト回路8Iを介してバスアクノリッジ信号線13に接続
されているとともに、ハスリクエスト有効指示フリップ
フロップ41のマスクセント(MS)人力に接続されて
いる。
ノットゲート回路61の出力は、アンドゲート回路67
の他方の入力およびアンドゲート回路66の他方の入力
に接続され、アンドゲート回路67の出力およびアンド
ゲート回路66の出力は、ハスリクエスト有効指示シフ
ト回路31の一方および他方の入力に接続されている。
の他方の入力およびアンドゲート回路66の他方の入力
に接続され、アンドゲート回路67の出力およびアンド
ゲート回路66の出力は、ハスリクエスト有効指示シフ
ト回路31の一方および他方の入力に接続されている。
バスリクエスト有効指示シフI−回路31の出力は、ア
ンドゲート回路56の一方の入力、アンドゲート回路5
5の一方の入力およびアンドゲート回路70の一方に入
力に接続されている。
ンドゲート回路56の一方の入力、アンドゲート回路5
5の一方の入力およびアンドゲート回路70の一方に入
力に接続されている。
なお、モジュール3および4とバスコントローラ5とを
接続しているハスリクエスト線11および12ならびに
バスアクノリッジ信号線14および15も、バスコント
ローラ5内でほぼ同様の接続態様の回路に接続されてお
り、これらの回路の接続は上記接続態様の説明から容易
に類推可能なので、図示をもってそれらの詳しい説明は
省略する。
接続しているハスリクエスト線11および12ならびに
バスアクノリッジ信号線14および15も、バスコント
ローラ5内でほぼ同様の接続態様の回路に接続されてお
り、これらの回路の接続は上記接続態様の説明から容易
に類推可能なので、図示をもってそれらの詳しい説明は
省略する。
次に、このように構成された本実施例のバス獲得方式の
動作について説明する。
動作について説明する。
まず、初期状態でハスリクエスト有効指示フリップフロ
ップ41が論理1、ハスリクエスト有効指示フリップフ
ロップ42および43が論理0であるとする。
ップ41が論理1、ハスリクエスト有効指示フリップフ
ロップ42および43が論理0であるとする。
各モジュール2〜4からのバスリクエスト信号線10〜
12が論理lにされていない場合、バスリクエスト有効
指示フリップフロップ41の出力が論理1であるので、
バスリクエスト有効指示シフト回路31の出力であるバ
スリクエスト有効指示シフト信号が論理1となり、次の
バスリクエスト有効指示フリップフロップ43に向けて
送出される。
12が論理lにされていない場合、バスリクエスト有効
指示フリップフロップ41の出力が論理1であるので、
バスリクエスト有効指示シフト回路31の出力であるバ
スリクエスト有効指示シフト信号が論理1となり、次の
バスリクエスト有効指示フリップフロップ43に向けて
送出される。
ところが、バスリクエスト信号112およびハスリクエ
スト有効指示フリップフロップ43が論理0であるので
、アンドゲート回路56および55の出力はともに論理
0で変わらず、バスリクエスト有効指示シフト信号はバ
スリクエスト有効指示フリップフロップ43に伝えられ
ない。一方、バスリクエスト有効指示シフト信号により
アンドゲート回路70の出力が論理lとなるため、バス
リクエスト有効指示シフト回路33の出力が論理1とな
り、バスリクエスト有効指示シフト回路33からさらに
次のバスリクエスト有効指示フリップフロップ42に向
けてバスリクエスト有効指示シフト信号が送出される。
スト有効指示フリップフロップ43が論理0であるので
、アンドゲート回路56および55の出力はともに論理
0で変わらず、バスリクエスト有効指示シフト信号はバ
スリクエスト有効指示フリップフロップ43に伝えられ
ない。一方、バスリクエスト有効指示シフト信号により
アンドゲート回路70の出力が論理lとなるため、バス
リクエスト有効指示シフト回路33の出力が論理1とな
り、バスリクエスト有効指示シフト回路33からさらに
次のバスリクエスト有効指示フリップフロップ42に向
けてバスリクエスト有効指示シフト信号が送出される。
しかし、ここでもバスリクエスト信号線11およびバス
リクエスト有効指示フリップフロップ42が論理Oであ
るので、前述したのと同様にして、バスリクエスト有効
指示シフト信号がバスリクエスト有効指示フリップフロ
ップ42に伝えられないとともに、バスリクエスト有効
指示シフト回路32がらさらに次のハスリクエスト有効
指示フリップフロップ41に向けてパスリフニス1−有
効指示シフト信号が送られる。
リクエスト有効指示フリップフロップ42が論理Oであ
るので、前述したのと同様にして、バスリクエスト有効
指示シフト信号がバスリクエスト有効指示フリップフロ
ップ42に伝えられないとともに、バスリクエスト有効
指示シフト回路32がらさらに次のハスリクエスト有効
指示フリップフロップ41に向けてパスリフニス1−有
効指示シフト信号が送られる。
いま、ハスリクエスト有効指示フリップフロップ41が
論理1にセントされているので、論理1のバスリクエス
ト有効指示シフト信号が送られてくると、アンドゲート
回路51が論理1にセントされてバスリクエスト有効指
示フリップフロップ41は論理1にホールドされる。
論理1にセントされているので、論理1のバスリクエス
ト有効指示シフト信号が送られてくると、アンドゲート
回路51が論理1にセントされてバスリクエスト有効指
示フリップフロップ41は論理1にホールドされる。
次に、ハスリクエスト有効指示フリップフロップ41が
論理1、バスリクエスト有効指示フリップフロ、プ42
および43が論理Oである状態からモジュール3がバス
の使用権を要求してパスリクエスト信号線11を論理1
にセットした場合を考える。
論理1、バスリクエスト有効指示フリップフロ、プ42
および43が論理Oである状態からモジュール3がバス
の使用権を要求してパスリクエスト信号線11を論理1
にセットした場合を考える。
いま、バスリクエスト信号線12は論理0であるので、
前述したようにバスリクエスト有効指示シフト回路31
からのバスリクエスト有効指示シフト信号はバスリクエ
スト有効指示フリップフロップ43をバイパスされて、
バスリクエスト有効指示シフト回路33からさらに次の
バスリクエスト有効指示フリップフロップ42に向けて
送出される。
前述したようにバスリクエスト有効指示シフト回路31
からのバスリクエスト有効指示シフト信号はバスリクエ
スト有効指示フリップフロップ43をバイパスされて、
バスリクエスト有効指示シフト回路33からさらに次の
バスリクエスト有効指示フリップフロップ42に向けて
送出される。
バスリクエスト信号線11は論理1であるので、アンド
ゲート回路68および69の出力は論理0で変わらず、
バスリクエスト有効指示シフト回路32の出力は論理0
となり、バスリクエスト有効指示シフト信号は次のバス
リクエスト有効指示フリップフロップ41に送られない
。また、アンドゲート回路54の出力が論理1になるの
で、クロック45が入力されると、バスリクエスト有効
指示フリップフロップ42が論理1にセットされる。一
方、アンドゲート回路51の出力が論理0になるので、
クロック44が入力されると、バスリクエスト有効指示
フリップフロップ41が論理0にリセットされる。
ゲート回路68および69の出力は論理0で変わらず、
バスリクエスト有効指示シフト回路32の出力は論理0
となり、バスリクエスト有効指示シフト信号は次のバス
リクエスト有効指示フリップフロップ41に送られない
。また、アンドゲート回路54の出力が論理1になるの
で、クロック45が入力されると、バスリクエスト有効
指示フリップフロップ42が論理1にセットされる。一
方、アンドゲート回路51の出力が論理0になるので、
クロック44が入力されると、バスリクエスト有効指示
フリップフロップ41が論理0にリセットされる。
バスリクエスト有効指示フリップフロップ42が論理1
にセットされることにより、バスアクノリッジゲート回
路22の出力が論理Oとなり、ノットゲート回路82を
介してバスアクノリッジ信号線14カ論理lにセットさ
れるので、モジュール3に対してバス1の使用権が与え
られる。また、バスアクノリッジゲート回路22からの
論理0の出力により、バスリクエストを効指示フリップ
フロップ42が論理1の状態でマスクセントされる。
にセットされることにより、バスアクノリッジゲート回
路22の出力が論理Oとなり、ノットゲート回路82を
介してバスアクノリッジ信号線14カ論理lにセットさ
れるので、モジュール3に対してバス1の使用権が与え
られる。また、バスアクノリッジゲート回路22からの
論理0の出力により、バスリクエストを効指示フリップ
フロップ42が論理1の状態でマスクセントされる。
この状態から、バスリクエスト信号線11が論理Oにリ
セットされると、バスアクノリッジ信号線14も論理O
にリセットされ、上記と同様な手順で次にバスリクエス
ト信号線が論理1にセットされているバスリクエスト有
効指示フリップフロップに対してバスリクエスト有効指
示シフト信号が伝えられる。
セットされると、バスアクノリッジ信号線14も論理O
にリセットされ、上記と同様な手順で次にバスリクエス
ト信号線が論理1にセットされているバスリクエスト有
効指示フリップフロップに対してバスリクエスト有効指
示シフト信号が伝えられる。
このように、本実施例のバス獲得方式では、バスリクエ
スト有効指示シフト信号が次にバスリクエスト信号線が
セットされているバスリクエスト有効指示フリップフロ
ップに順次伝えられてバスアクノリッジ信号が順次論理
1にセントされるので、プライオリティによらずにバス
使用権の獲得制御が行えるとともに、特定のモジュール
が長い間バスの使用を待たされることがない。
スト有効指示シフト信号が次にバスリクエスト信号線が
セットされているバスリクエスト有効指示フリップフロ
ップに順次伝えられてバスアクノリッジ信号が順次論理
1にセントされるので、プライオリティによらずにバス
使用権の獲得制御が行えるとともに、特定のモジュール
が長い間バスの使用を待たされることがない。
以上説明したように本発明は、バスコントローラ内に各
バスリクエスト信号に対応したバスリクエスト有効指示
フリップフロップと、そのバスリクエスト有効指示フリ
ップフロップの出力信号によりバスアクノリッジ信号を
ゲートするバスアクノリッジゲート回路と、バスリクエ
スト有効指示フリップフロップの状態を自分のバスリク
エストが出ていないときにバスリクエストを出している
別のモジュールに対応したバスリクエスト有効指示フリ
ップフロップに伝えるバスリクエスト有効指示シフト回
路とを設け、バスリクエスト有効指示フリップフロップ
とバスリクエスト信号線とがともにセットされていると
きにバスアクノリッジ信号線をセットしてバスの使用権
を与えるようにしたことにより、バス使用要求を発行し
たモジュ−ルを長く待たせることなくバス使用権の獲得
制御を行うことができるという効果がある。
バスリクエスト信号に対応したバスリクエスト有効指示
フリップフロップと、そのバスリクエスト有効指示フリ
ップフロップの出力信号によりバスアクノリッジ信号を
ゲートするバスアクノリッジゲート回路と、バスリクエ
スト有効指示フリップフロップの状態を自分のバスリク
エストが出ていないときにバスリクエストを出している
別のモジュールに対応したバスリクエスト有効指示フリ
ップフロップに伝えるバスリクエスト有効指示シフト回
路とを設け、バスリクエスト有効指示フリップフロップ
とバスリクエスト信号線とがともにセットされていると
きにバスアクノリッジ信号線をセットしてバスの使用権
を与えるようにしたことにより、バス使用要求を発行し
たモジュ−ルを長く待たせることなくバス使用権の獲得
制御を行うことができるという効果がある。
図は本発明の一実施例を示す構成図である。
図において、
1・・・・欅ハス、
2〜4・・・モジュール、
5・・・・・バスコントローラ、
■θ〜12・・・バスリクエスト信号線、13〜15・
・・バスアクノリッジ信号線、21〜23・・・バスア
クノリッジゲート回路、31〜33・・・バスリクエス
ト有効指示シフト回路、 41〜43・・・バスリクエスト有効指示フリップフロ
ップ、 44〜46・・・クロック、 51〜56・・・アンドゲート回路、 57〜59・・・オアゲート回路、 61〜63・・・ノットゲート回路、 66〜71・・・アンドゲート回路、 81〜83・・・ノントゲート回路である。
・・バスアクノリッジ信号線、21〜23・・・バスア
クノリッジゲート回路、31〜33・・・バスリクエス
ト有効指示シフト回路、 41〜43・・・バスリクエスト有効指示フリップフロ
ップ、 44〜46・・・クロック、 51〜56・・・アンドゲート回路、 57〜59・・・オアゲート回路、 61〜63・・・ノットゲート回路、 66〜71・・・アンドゲート回路、 81〜83・・・ノントゲート回路である。
Claims (1)
- 【特許請求の範囲】 モジュールから送出されたバスリクエスト信号に対して
バスコントローラからバスアクノリッジ信号が返送され
たときに前記モジュールがバスの使用権を獲得するバス
獲得方式において、 前記バスコントローラが、 複数のバスリクエスト信号のそれぞれに対応する複数の
バスリクエスト有効指示フリップフロップと、 これらバスリクエスト有効指示フリップフロップの出力
信号によりそれぞれのバスアクノリッジ信号をゲートす
る複数のバスアクノリッジゲート回路と、 前記複数のバスリクエスト有効指示フリップフロップ間
を接続し前記バスリクエスト有効指示フリップフロップ
がセットされている状態をバスリクエスト信号が送出さ
れている別のモジュールに対応した前記バスリクエスト
有効指示フリップフロップに伝えるバスリクエスト有効
指示シフト回路と、 を有することを特徴とするバス獲得方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21870486A JPS6373353A (ja) | 1986-09-16 | 1986-09-16 | バス獲得方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21870486A JPS6373353A (ja) | 1986-09-16 | 1986-09-16 | バス獲得方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6373353A true JPS6373353A (ja) | 1988-04-02 |
Family
ID=16724110
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21870486A Pending JPS6373353A (ja) | 1986-09-16 | 1986-09-16 | バス獲得方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6373353A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0659885A (ja) * | 1992-08-10 | 1994-03-04 | Matsushita Electric Ind Co Ltd | ビットサーチ回路 |
-
1986
- 1986-09-16 JP JP21870486A patent/JPS6373353A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0659885A (ja) * | 1992-08-10 | 1994-03-04 | Matsushita Electric Ind Co Ltd | ビットサーチ回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5119480A (en) | Bus master interface circuit with transparent preemption of a data transfer operation | |
| JPH0210979B2 (ja) | ||
| JPS62227243A (ja) | 伝送制御方式 | |
| JPS6142306B2 (ja) | ||
| US5305442A (en) | Generalized hierarchical architecture for bus adapters | |
| JPH04283805A (ja) | マイクロプロセッサシステムを動作させるための装置 | |
| JPS6373353A (ja) | バス獲得方式 | |
| WO1996035996A1 (en) | Master oriented buffer | |
| JPS63188257A (ja) | バス獲得方式 | |
| JPH0478902A (ja) | バスコントローラ | |
| JPS62249262A (ja) | バス獲得方式 | |
| JP2667285B2 (ja) | 割込制御装置 | |
| JP2619385B2 (ja) | Dmaコントローラ | |
| JPS5933524A (ja) | 過負荷制御方式 | |
| JP2000076199A (ja) | デバッグ端子を有するマルチプロセッサ装置 | |
| JPH0340164A (ja) | 応答信号制御回路 | |
| JPH02247760A (ja) | 入力信号調停器 | |
| JPH04308955A (ja) | マルチプロセッサ装置 | |
| JPS6238901A (ja) | プログラマブルコントロ−ラ | |
| JPS62236058A (ja) | バス獲得方式 | |
| JPH043239A (ja) | バス制御装置 | |
| JPS62194567A (ja) | バス獲得方式 | |
| JPS63214866A (ja) | 共有バス制御回路 | |
| JPS6214249A (ja) | バス獲得方式 | |
| JPH02277155A (ja) | バス管理装置 |