JPH05297834A - Ｌｃｄドライバーのデータ入力回路 - Google Patents

Abstract

(57)【要約】 【構成】 ＬＣＤドライバーにおけるデータのセットア
ップホールドの改善のため、外部からのデータ信号を一
度外部クロックで駆動されるフリップフロップＦＦ₀ で
受てから、内部のシフトレジスタＳＲ₁ 、ＳＲ₂ ・・・
ＳＲ_N に入力する。 【効果】 その結果、データと内部クロックとの相対デ
ィレイが、データセットアップに影響を与えなくなり、
設計が容易になる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明はＬＣＤドライバーに関
し、特にデータ入力回路に関する。

【０００２】

【従来の技術】従来のＬＣＤドライバーのデータ入力回
路は図３に示すように、内部クロック信号により駆動さ
れるフリップフロップ回路ＦＦ₁ 〜ＦＦＮ（以下ＦＦ又
はＦＦ₁ 、ＦＦ₂ ・・・ＦＦＮと略記する）と，ＦＦか
らのデータを記憶転送するシフトレジスタＳＲ₁ ＳＲ₂
・・・ＳＲＮと外部クロック信号を内部クロック信号に
かえる内部クロックバッファ（正）ＣＢ−Ｐと、外部デ
ータ信号を遅延させ内部データ信号とする入力ディレイ
回路ＤＲ−Ｉとで構成されていた。

【０００３】カスケード入力信号は「ハイ」の時、外部
データ取り込みのトリガー信号となり、トリガー信号は
ＦＦ₁ →ＦＦ₂ →・・・と順次転送されていき、出力デ
ィスプレイ回路ＤＲ−Ｏにより遅延されて外部に出力さ
れる。この出力された信号は次段へのカスケード出力
で、データ出力端子１、２・・・の数が不足する場合多
段にカスケード接続して使用されるが、次段のカスケー
ド入力端子に入力され次の回路のデータ取り込みトリガ
ー信号となる。外部データは入力ディレイ回路ＤＲ−Ｉ
により遅延された後、ＦＦ₁ 〜ＦＦ_N からの信号の立ち
上がりをトリガーとしてシフトレジスタＳＲ₁ 〜ＳＲ_N
に取り込まれる。その際、外部データは外部クロック信
号の立ち上がりをトリガーとして取り込まれるように設
計しなければならないので、内部クロックバッファＣＢ
−Ｐのディレイ回路ＤＲ−Ｉのディレイ時間を同一にし
なければならない。

【０００４】以下具体的動作を図４を用いて説明する。

【０００５】外部クロック信号の立ち上がり時点１でカ
スケード入力信号が「ハイ」であるため、ＦＦ₁ の出力
が「ハイ」となり、シフトレジスタに時点１の外部デー
タ「ハイ」が取り込まれてデータ出力端子１に「ハイ」
が出力される。次にカスケード入力信号がＦＦ₂ に転送
されて外部クロック信号の立ち上がり時点２でＦＦ₂出
力が「ハイ」となりシフトレジスタＳＲ₂ に時点２の外
部データ信号「ロウ」が取り込まれて、データ出力端子
２に「ロウ」が出力される。以下、同様にカスケード入
力信号がＦＦ₃ →ＦＦ₄ と転送されていき、外部クロッ
ク信号の立ち上がり時点３で「ハイ」がシフトレジスタ
ＳＲ₃ に取り込まれ、データ出力端子３には「ハイ」が
出力される。

【０００６】

【発明が解決しようとする課題】ところで、上記の従来
のデータ入力回路は、内部クロックバッファのディレイ
時間と入力ディレイ回路のディレイ時間を同一にしなけ
ればならないため、設計が難しいという欠点があった。

【０００７】

【課題を解決するための手段】この発明のデータ入力回
路は、外部クロック信号で駆動し、外部データを内部に
取り込むフリップフロップ（ＦＦ）と、外部クロック信
号を論理反転して内部フロック信号とする内部クロック
バッファ回路とを具備することを特徴とする。

【０００８】

【作用】上記の構成によると、外部データ信号が外部ク
ロック信号の立ち上がり時に内部に取り込まれるため、
内部データがクロックと同期化する。したがって、内部
クロックバッファ回路のディレイ時間のみに配慮すれば
よく、しかもディレイ時間を絶対値として設計せずにす
み、ディレイ時間をできるだけ少なくなるように設計す
ればよく、設計が容易になる。

【０００９】

【実施例】以下、この発明について図面を参照して説明
する。

【００１０】図１はこの発明の一実施例のブロック図で
ある。ＦＦ₀ 〜ＦＦ₄ はフリップフロップ、ＣＢ−Ｎは
論理反転のバッファでなる内部クロックバッファであ
る。

【００１１】次に上記のブロック図について説明する。

【００１２】カスケード入力信号は「ハイ」の時、外部
データの取り込みトリガー信号となり、トリガー信号は
ＦＦ₁ →ＦＦ₂ →ＦＦ₃ ・・・ＦＦ_N と順次転送されて
いき、出力ディスプレイ回路ＤＲ−Ｏにより遅延されて
外部に出力される。出力された信号は、次段へのカスケ
ード出力で，次の回路のデータ取り込みトリガー信号と
なる。外部データ信号は、外部クロック信号の立ち上が
り時にフリップフロップＦＦ₀ に取り込まれ、外部クロ
ックに半クロック遅れに同期してシフトレジスタＳＲ₁
〜ＳＲ_N にデータを供給している。シフトレジスタＳＲ
₁ 〜ＳＲ_N にデータを供給している。シフトレジスタＳ
Ｒ₁ 〜ＳＲ_N はＦＦ₁ 〜ＦＦ_N からカスケード入力トリ
ガー信号が「ハイ」になった時点で、ＦＦ₀ の出力する
データ信号を取り込む。

【００１３】以下、具体的動作を図２を用いて説明す
る。

【００１４】内部クロック信号の立ち上がり時点Ｅでカ
スケード入力信号が「ハイ」であるため，ＦＦ₁ の出力
が「ハイ」となり、シフトレジスタＳＲ₁ に外部クロッ
ク立ち上がり時点Ａで取り込んだ内部データ信号［ハ
イ」が取り込まれて，データ出力端子１に「ハイ」が出
力される。

【００１５】次に、カスケード信号がＦＦ₂ に転送され
て、内部クロック信号立ち上がり時点ＦでＦＦ₂ の出力
が「ハイ」となり、シフトレジスタＳＲ₂ に外部クロッ
ク信号の立ち上がり時点Ｂで取り込んだ内部データ「ロ
ウ」がシフトレジスタＳＲ₂に取り込まれて、データ出
力端子２に「ロウ」が出力される。

【００１６】以下同様に、カスケード信号がＦＦ₃ →Ｆ
Ｆ₄ と転送されていき、外部クロック立ち上がり時点Ｃ
で取り込んだ内部データ「ハイ」がシフトレジスタＳＲ
₃ に取り込まれ、データ出力端子３には「ハイ」が出力
される。

【００１７】

【発明の効果】以上説明したように、この発明は外部デ
ータ信号を外部クロックの立ち上がり時に同期化して内
部に取り込むため、内部クロックのディレイ時間を絶対
値として設計せずにすみ、設計が容易になる効果があ
る。

【図面の簡単な説明】

【図１】 この発明のデータ回路のブロック図である。

【図２】 この発明のデータ入力回路のタイミングチャ
ート図である。

【図３】 従来のデータ入力回路のブロック図である。

【図４】 従来のデータ入力回路のタイミングチャート
図である。

【符号の説明】

ＦＦ₀ 〜ＦＦ_N フリップ・フロップ ＣＢ−Ｐ 論理正転の内部クロックバッファ ＣＢ−Ｗ 論理反転の内部クロックバッファ ＳＲ₁ 〜ＳＲ_N シフトレジスタ

Claims (2)

【特許請求の範囲】
1. 【請求項１】外部クロック信号で駆動され外部データを
   内部に取り込むフリップフロップと、外部クロック信号
   を論理反転して内部クロック信号とする内部クロックバ
   ッファ回路とを具備することを特徴とするＬＣＤドライ
   バーのデータ入力回路。
2. 【請求項２】前記内部クロック信号で駆動されトリガー
   信号を転送するフリップフロップを有し、転送されたト
   リガー信号で前記内部に取り込まれたデータを出力する
   シフトレジスタを有することを特徴とする請求項１記載
   のＬＣＤドライバーのデータ入力回路。