JPH066137A - 任意波形発生器 - Google Patents
任意波形発生器Info
- Publication number
- JPH066137A JPH066137A JP15805192A JP15805192A JPH066137A JP H066137 A JPH066137 A JP H066137A JP 15805192 A JP15805192 A JP 15805192A JP 15805192 A JP15805192 A JP 15805192A JP H066137 A JPH066137 A JP H066137A
- Authority
- JP
- Japan
- Prior art keywords
- data
- waveform
- converter
- memory
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 31
- 230000010354 integration Effects 0.000 claims abstract 2
- 230000004069 differentiation Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 6
- 238000004088 simulation Methods 0.000 description 4
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】 低分解能低動作速度のＤ／Ａ変換部を使用し
て高分解能高動作速度の任意波形を発生する任意波形発
生器を提供する。 【構成】 波形データを記憶するメモリ１１とメモリ１
１に記憶される波形データを微分する微分器１２と微分
器１２の出力する微分データを一定周期毎に選択出力す
る分配器１３とより成るメモリ部１０を具備し、分配器
１３により選択出力される微分データをそれぞれ積分す
る積分器２１と積分器２１の出力をＤ／Ａ変換するＤ／
Ａ変換器２２とより成るＤ／Ａ変換部２０を複数個具備
し、メモリ部１０とＤ／Ａ変換部２０とにタイミング信
号を与えるタイミング発生器３０を具備し、各Ｄ／Ａ変
換部２０によりＤ／Ａ変換された結果を相加するアナロ
グ加算器４０を具備する任意波形発生器。
て高分解能高動作速度の任意波形を発生する任意波形発
生器を提供する。 【構成】 波形データを記憶するメモリ１１とメモリ１
１に記憶される波形データを微分する微分器１２と微分
器１２の出力する微分データを一定周期毎に選択出力す
る分配器１３とより成るメモリ部１０を具備し、分配器
１３により選択出力される微分データをそれぞれ積分す
る積分器２１と積分器２１の出力をＤ／Ａ変換するＤ／
Ａ変換器２２とより成るＤ／Ａ変換部２０を複数個具備
し、メモリ部１０とＤ／Ａ変換部２０とにタイミング信
号を与えるタイミング発生器３０を具備し、各Ｄ／Ａ変
換部２０によりＤ／Ａ変換された結果を相加するアナロ
グ加算器４０を具備する任意波形発生器。
Description
【０００１】
【産業上の利用分野】この発明は、任意波形発生器に関
し、特にディジタル・データ・メモリに記憶される波形
データに基づいてＤ／Ａ変換器により任意波形を発生す
る任意波形発生器に関する。
し、特にディジタル・データ・メモリに記憶される波形
データに基づいてＤ／Ａ変換器により任意波形を発生す
る任意波形発生器に関する。
【０００２】
【従来の技術】ディジタル・データ・メモリに記憶され
る波形データに基づいてＤ／Ａ変換器により任意波形を
発生する任意波形発生器の従来例を図１を参照して説明
する。１はディジタル・データ・メモリであり、２はＤ
／Ａ変換器である。このディジタル・データ・メモリ１
に記憶されるディジタルの波形データは所定のクロック
周期でＤ／Ａ変換器２に送り込まれ、ここにおいてアナ
ログ変換される。
る波形データに基づいてＤ／Ａ変換器により任意波形を
発生する任意波形発生器の従来例を図１を参照して説明
する。１はディジタル・データ・メモリであり、２はＤ
／Ａ変換器である。このディジタル・データ・メモリ１
に記憶されるディジタルの波形データは所定のクロック
周期でＤ／Ａ変換器２に送り込まれ、ここにおいてアナ
ログ変換される。
【０００３】この場合、変換されたアナログ波形の精度
はＤ／Ａ変換器２の分解能により決定され、そしてアナ
ログ波形の変化速度はＤ／Ａ変換器２のクロック周期に
より決定される。
はＤ／Ａ変換器２の分解能により決定され、そしてアナ
ログ波形の変化速度はＤ／Ａ変換器２のクロック周期に
より決定される。
【０００４】
【発明が解決しようとする課題】以上のことから、より
高精度のアナログ波形をより高速度に発生するには、高
分解能、高速動作するＤ／Ａ変換器が必要とされた。こ
の発明は、低分解能低動作速度のＤ／Ａ変換部を使用し
て高分解能高動作速度の任意波形を発生する上述の通り
の問題を解消した高分解能、高速度に任意波形を発生す
る任意波形発生器を提供するものである。
高精度のアナログ波形をより高速度に発生するには、高
分解能、高速動作するＤ／Ａ変換器が必要とされた。こ
の発明は、低分解能低動作速度のＤ／Ａ変換部を使用し
て高分解能高動作速度の任意波形を発生する上述の通り
の問題を解消した高分解能、高速度に任意波形を発生す
る任意波形発生器を提供するものである。
【０００５】
【課題を解決するための手段】波形データを記憶するメ
モリ１１とメモリ１１に記憶される波形データを微分す
る微分器１２と微分器１２の出力する微分データを一定
周期毎に選択出力する分配器１３とより成るメモリ部１
０を具備し、分配器１３により選択出力される微分デー
タをそれぞれ積分する積分器２１と積分器２１の出力を
Ｄ／Ａ変換するＤ／Ａ変換器２２とより成るＤ／Ａ変換
部２０を複数個具備し、メモリ部１０とＤ／Ａ変換部２
０とにタイミング信号を与えるタイミング発生器３０を
具備し、各Ｄ／Ａ変換部２０によりＤ／Ａ変換された結
果を相加するアナログ加算器４０を具備する任意波形発
生器を構成し、そして、波形データを予め微分したデー
タを記憶するメモリ１１とメモリ１１の出力する微分デ
ータを一定周期毎に選択出力する分配器１３とより成る
メモリ部１０を具備し、分配器１３により選択出力され
る微分データをそれぞれ積分する積分器２１と積分器２
１の出力をＤ／Ａ変換するＤ／Ａ変換器２２とより成る
Ｄ／Ａ変換部２０を複数個具備し、メモリ部１０とＤ／
Ａ変換部２０とにタイミング信号を与えるタイミング発
生器３０を具備し、各Ｄ／Ａ変換部２０によりＤ／Ａ変
換された結果を相加するアナログ加算器４０を具備する
任意波形発生器を構成し、また、Ｄ／Ａ変換部２０は分
配器１３により選択出力される微分データをＤ／Ａ変換
するＤ／Ａ変換器２２とこの出力を積分する積分器２１
とより成るものとすることができ、更に、波形データを
微分し、この微分データを一定周期毎に選択積分した結
果を各別に記憶するメモリ部１０を具備し、各別にメモ
リ部１０に記憶されるデータをそれぞれＤ／Ａ変換する
Ｄ／Ａ変換部２０を複数個具備し、メモリ部１０とＤ／
Ａ変換部２０とにタイミング信号を与えるタイミング発
生器３０を具備し、各Ｄ／Ａ変換部２０によりＤ／Ａ変
換された結果を相加するアナログ加算器４０を具備する
任意波形発生器をも構成した。
モリ１１とメモリ１１に記憶される波形データを微分す
る微分器１２と微分器１２の出力する微分データを一定
周期毎に選択出力する分配器１３とより成るメモリ部１
０を具備し、分配器１３により選択出力される微分デー
タをそれぞれ積分する積分器２１と積分器２１の出力を
Ｄ／Ａ変換するＤ／Ａ変換器２２とより成るＤ／Ａ変換
部２０を複数個具備し、メモリ部１０とＤ／Ａ変換部２
０とにタイミング信号を与えるタイミング発生器３０を
具備し、各Ｄ／Ａ変換部２０によりＤ／Ａ変換された結
果を相加するアナログ加算器４０を具備する任意波形発
生器を構成し、そして、波形データを予め微分したデー
タを記憶するメモリ１１とメモリ１１の出力する微分デ
ータを一定周期毎に選択出力する分配器１３とより成る
メモリ部１０を具備し、分配器１３により選択出力され
る微分データをそれぞれ積分する積分器２１と積分器２
１の出力をＤ／Ａ変換するＤ／Ａ変換器２２とより成る
Ｄ／Ａ変換部２０を複数個具備し、メモリ部１０とＤ／
Ａ変換部２０とにタイミング信号を与えるタイミング発
生器３０を具備し、各Ｄ／Ａ変換部２０によりＤ／Ａ変
換された結果を相加するアナログ加算器４０を具備する
任意波形発生器を構成し、また、Ｄ／Ａ変換部２０は分
配器１３により選択出力される微分データをＤ／Ａ変換
するＤ／Ａ変換器２２とこの出力を積分する積分器２１
とより成るものとすることができ、更に、波形データを
微分し、この微分データを一定周期毎に選択積分した結
果を各別に記憶するメモリ部１０を具備し、各別にメモ
リ部１０に記憶されるデータをそれぞれＤ／Ａ変換する
Ｄ／Ａ変換部２０を複数個具備し、メモリ部１０とＤ／
Ａ変換部２０とにタイミング信号を与えるタイミング発
生器３０を具備し、各Ｄ／Ａ変換部２０によりＤ／Ａ変
換された結果を相加するアナログ加算器４０を具備する
任意波形発生器をも構成した。
【０００６】
【実施例】この発明の第１の実施例を図２を参照して説
明する。この発明の任意波形発生器の第１の実施例は、
メモリ部１０、複数例えば４相のＤ／Ａ変換部２０、タ
イミング発生器３０およびアナログ加算器４０より成
る。メモリ部１０は、波形データを記憶した波形データ
・メモリ１１、メモリ１１に記憶される波形データを微
分する微分器１２および微分器１２の出力を分配出力す
る分配器１３より成る。Ｄ／Ａ変換部２０のそれぞれは
分配器１３を介して分配供給される微分器１２の出力を
加算積分する積分器２１およびＤ／Ａ変換器２２より成
る。即ち、波形データを記憶するメモリ１１とメモリ１
１に記憶される波形データを微分する微分器１２と微分
器１２の出力する微分データを一定周期毎に選択出力す
る分配器１３とより成るメモリ部１０を具備し、分配器
１３により選択出力される微分データをそれぞれ積分す
る積分器２１と積分器２１の出力をＤ／Ａ変換するＤ／
Ａ変換器２２とより成るＤ／Ａ変換部２０を複数個具備
し、メモリ部１０とＤ／Ａ変換部２０とにタイミング信
号を与えるタイミング発生器３０を具備し、各Ｄ／Ａ変
換部２０によりＤ／Ａ変換された結果を相加するアナロ
グ加算器４０を具備する任意波形発生器を構成した。
明する。この発明の任意波形発生器の第１の実施例は、
メモリ部１０、複数例えば４相のＤ／Ａ変換部２０、タ
イミング発生器３０およびアナログ加算器４０より成
る。メモリ部１０は、波形データを記憶した波形データ
・メモリ１１、メモリ１１に記憶される波形データを微
分する微分器１２および微分器１２の出力を分配出力す
る分配器１３より成る。Ｄ／Ａ変換部２０のそれぞれは
分配器１３を介して分配供給される微分器１２の出力を
加算積分する積分器２１およびＤ／Ａ変換器２２より成
る。即ち、波形データを記憶するメモリ１１とメモリ１
１に記憶される波形データを微分する微分器１２と微分
器１２の出力する微分データを一定周期毎に選択出力す
る分配器１３とより成るメモリ部１０を具備し、分配器
１３により選択出力される微分データをそれぞれ積分す
る積分器２１と積分器２１の出力をＤ／Ａ変換するＤ／
Ａ変換器２２とより成るＤ／Ａ変換部２０を複数個具備
し、メモリ部１０とＤ／Ａ変換部２０とにタイミング信
号を与えるタイミング発生器３０を具備し、各Ｄ／Ａ変
換部２０によりＤ／Ａ変換された結果を相加するアナロ
グ加算器４０を具備する任意波形発生器を構成した。
【０００７】ここで、各部の入出力を図３を参照して説
明する。メモリ１１に記憶される波形データを、メモリ
部の動作タイミングにより微分した微分器１２の出力は
符号をも含めてａ1 、b1 ｃ1 、ｄ1 、ａ2 、b2、
ｃ2 、・・・により示されている。即ち、矢印ａ1 、b1
ｃ1 、ｄ1 、ａ2 、b2、ｃ2 、・・・は、波形データ
・メモリ１１の出力を微分器１２により微分した微分デ
ータである。これらの微分データは、図３（ｄ）に示さ
れる動作タイミングにより図３（ｂ）に示される通り
に、分配器１３を介して順次にＤ／Ａ変換部２０A ない
し２０D に入力される。図３（ｂ）において、ＡはＤ／
Ａ変換部２０A に入力される微分データを示し、ＢはＤ
／Ａ変換部２０B に入力される微分データを示し、以下
ＣおよびＤについても同様である。
明する。メモリ１１に記憶される波形データを、メモリ
部の動作タイミングにより微分した微分器１２の出力は
符号をも含めてａ1 、b1 ｃ1 、ｄ1 、ａ2 、b2、
ｃ2 、・・・により示されている。即ち、矢印ａ1 、b1
ｃ1 、ｄ1 、ａ2 、b2、ｃ2 、・・・は、波形データ
・メモリ１１の出力を微分器１２により微分した微分デ
ータである。これらの微分データは、図３（ｄ）に示さ
れる動作タイミングにより図３（ｂ）に示される通り
に、分配器１３を介して順次にＤ／Ａ変換部２０A ない
し２０D に入力される。図３（ｂ）において、ＡはＤ／
Ａ変換部２０A に入力される微分データを示し、ＢはＤ
／Ａ変換部２０B に入力される微分データを示し、以下
ＣおよびＤについても同様である。
【０００８】図３（ｃ）はＤ／Ａ変換部２０に入力され
た微分データを図３（ｄ）に示される動作タイミングに
より積分器２１において累積加算し、Ｄ／Ａ変換した結
果の出力を示す。Ｄ／Ａ変換の動作タイミングは各Ｄ／
Ａ変換部２０が順次に等間隔に実施されるタイミングと
する。この間隔はメモリ部の動作タイミング間隔に等し
い。ここで、ＡはＤ／Ａ変換部２０A の出力波形を示
し、ＢはＤ／Ａ変換部２０B の出力波形を示し、以下Ｃ
およびＤについても同様である。
た微分データを図３（ｄ）に示される動作タイミングに
より積分器２１において累積加算し、Ｄ／Ａ変換した結
果の出力を示す。Ｄ／Ａ変換の動作タイミングは各Ｄ／
Ａ変換部２０が順次に等間隔に実施されるタイミングと
する。この間隔はメモリ部の動作タイミング間隔に等し
い。ここで、ＡはＤ／Ａ変換部２０A の出力波形を示
し、ＢはＤ／Ａ変換部２０B の出力波形を示し、以下Ｃ
およびＤについても同様である。
【０００９】４相のＤ／Ａ変換部２０A ないし２０D に
より順次にＤ／Ａ変換されたアナログ・データは、最後
にアナログ加算器４０において相加されて図３（ａ）示
される通りの目的とするアナログ波形が得られる。この
発明の第２の実施例を図２を参照して説明する。この実
施例は第１の実施例においてＤ／Ａ変換部２０における
積分器２１をＤ／Ａ変換器２２の後に接続したものに相
当する。即ち、分配器１３を介して順次に分配されるデ
ータを先ずＤ／Ａ変換器２２においてＤ／Ａ変換し、こ
こにおいてアナログに変換されたデータを積分器２１に
より積分したものをアナログ加算器４０において相加す
る構成を採用するものである。
より順次にＤ／Ａ変換されたアナログ・データは、最後
にアナログ加算器４０において相加されて図３（ａ）示
される通りの目的とするアナログ波形が得られる。この
発明の第２の実施例を図２を参照して説明する。この実
施例は第１の実施例においてＤ／Ａ変換部２０における
積分器２１をＤ／Ａ変換器２２の後に接続したものに相
当する。即ち、分配器１３を介して順次に分配されるデ
ータを先ずＤ／Ａ変換器２２においてＤ／Ａ変換し、こ
こにおいてアナログに変換されたデータを積分器２１に
より積分したものをアナログ加算器４０において相加す
る構成を採用するものである。
【００１０】この発明の第３の実施例を図２を参照して
説明する。この実施例は第１の実施例においてメモリ部
１０に微分器１２を有しないものに相当する。微分器１
２を有しない代わりに、波形データを予め微分したデー
タをメモリに記憶しておき、この記憶された微分データ
を第１の実施例と同様に分配器１３を介してＤ／Ａ変換
部２０の各積分器２１に順次に分配供給するものであ
る。
説明する。この実施例は第１の実施例においてメモリ部
１０に微分器１２を有しないものに相当する。微分器１
２を有しない代わりに、波形データを予め微分したデー
タをメモリに記憶しておき、この記憶された微分データ
を第１の実施例と同様に分配器１３を介してＤ／Ａ変換
部２０の各積分器２１に順次に分配供給するものであ
る。
【００１１】この発明の第４の実施例を図２を参照して
説明する。この実施例は第３の実施例を更に進めて微分
器１２はおろか、分配器１３および積分器２１をも有し
ていない。メモリ１１に記憶される波形データを微分
し、この微分データを積分器２１において相加した結果
を各別にメモリに記憶しておく。各別にメモリに記憶さ
れているデータをそれぞれに対応するＤ／Ａ変換器２２
によりＤ／Ａ変換し、結果をアナログ加算器４０におい
て相加するものである。
説明する。この実施例は第３の実施例を更に進めて微分
器１２はおろか、分配器１３および積分器２１をも有し
ていない。メモリ１１に記憶される波形データを微分
し、この微分データを積分器２１において相加した結果
を各別にメモリに記憶しておく。各別にメモリに記憶さ
れているデータをそれぞれに対応するＤ／Ａ変換器２２
によりＤ／Ａ変換し、結果をアナログ加算器４０におい
て相加するものである。
【００１２】
【発明の効果】以上の通りであって、図４、図５および
図６は４相のＤ／Ａ変換部を採用した場合の波形発生シ
ミュレーション結果を示す。図４および図５は図２
（ｃ）に対応する図であり、図６は図２（ａ）に対応す
る図である。図４（ａ）および（ｂ）はそれぞれＤ／Ａ
変換部２０A および２０B の出力を示し、図５（ｃ）お
よび（ｄ）はそれぞれＤ／Ａ変換部２０C および２０D
の出力を示し、そして図６はＤ／Ａ変換部２０A ないし
２０D の出力を加えた最終的に求める波形を示す。各Ｄ
／Ａ変換部の変化速度は最終的に求める波形の変化速度
の１／４であり、振幅もほぼ１／４でよいことがわか
る。結局、Ｄ／Ａ変換部を複数個使用してこれらを順次
に動作させることにより、各Ｄ／Ａ変換部の動作速度を
上げることなく波形の変化速度を上げることができる。
また、相加後のアナログ信号の最大振幅は各Ｄ／Ａ変換
部の最大振幅の和になるので分解能も向上したことにな
る。
図６は４相のＤ／Ａ変換部を採用した場合の波形発生シ
ミュレーション結果を示す。図４および図５は図２
（ｃ）に対応する図であり、図６は図２（ａ）に対応す
る図である。図４（ａ）および（ｂ）はそれぞれＤ／Ａ
変換部２０A および２０B の出力を示し、図５（ｃ）お
よび（ｄ）はそれぞれＤ／Ａ変換部２０C および２０D
の出力を示し、そして図６はＤ／Ａ変換部２０A ないし
２０D の出力を加えた最終的に求める波形を示す。各Ｄ
／Ａ変換部の変化速度は最終的に求める波形の変化速度
の１／４であり、振幅もほぼ１／４でよいことがわか
る。結局、Ｄ／Ａ変換部を複数個使用してこれらを順次
に動作させることにより、各Ｄ／Ａ変換部の動作速度を
上げることなく波形の変化速度を上げることができる。
また、相加後のアナログ信号の最大振幅は各Ｄ／Ａ変換
部の最大振幅の和になるので分解能も向上したことにな
る。
【図１】任意波形発生器の従来例を示す図。
【図２】この発明の実施例を説明する図。
【図３】この発明の実施例のＤ／Ａ変換部の入出力デー
タを説明する図。
タを説明する図。
【図４】波形発生シミュレーション結果を示す図であ
り、（ａ）および（ｂ）はそれぞれＤ／Ａ変換部２０A
および２０B の出力を示す。
り、（ａ）および（ｂ）はそれぞれＤ／Ａ変換部２０A
および２０B の出力を示す。
【図５】波形発生シミュレーション結果を示す図であ
り、（ｃ）および（ｄ）はそれぞれＤ／Ａ変換部２０C
および２０D の出力を示す。
り、（ｃ）および（ｄ）はそれぞれＤ／Ａ変換部２０C
および２０D の出力を示す。
【図６】波形発生シミュレーション結果を示す図であ
り、Ｄ／Ａ変換部２０A ないし２０D の出力を加えた最
終的に求める波形を示す。
り、Ｄ／Ａ変換部２０A ないし２０D の出力を加えた最
終的に求める波形を示す。
１０ メモリ部 １１ メモリ １２ 微分器 １３ 分配器 ２０ Ｄ／Ａ変換部 ２１ 積分器 ２２ Ｄ／Ａ変換器 ３０ タイミング発生器 ４０ アナログ加算器
Claims (4)
- 【請求項１】 波形データを記憶するメモリとメモリに
記憶される波形データを微分する微分器と微分器の出力
する微分データを一定周期毎に選択出力する分配器とよ
り成るメモリ部を具備し、分配器により選択出力される
微分データをそれぞれ積分する積分器と積分器の出力を
Ｄ／Ａ変換するＤ／Ａ変換器とより成るＤ／Ａ変換部を
複数個具備し、メモリ部とＤ／Ａ変換部とにタイミング
信号を与えるタイミング発生器を具備し、各Ｄ／Ａ変換
部によりＤ／Ａ変換された結果を相加するアナログ加算
器を具備することを特徴とする任意波形発生器。 - 【請求項２】 請求項１に記載される任意波形発生器に
おいて、Ｄ／Ａ変換部は分配器により選択出力される微
分データをＤ／Ａ変換するＤ／Ａ変換器とこの出力を積
分する積分器とより成ることを特徴とする任意波形発生
器。 - 【請求項３】 波形データを予め微分したデータを記憶
するメモリとメモリの出力する微分データを一定周期毎
に選択出力する分配器とより成るメモリ部を具備し、分
配器により選択出力される微分データをそれぞれ積分す
る積分器と積分器の出力をＤ／Ａ変換するＤ／Ａ変換器
とより成るＤ／Ａ変換部を複数個具備し、メモリ部とＤ
／Ａ変換部とにタイミング信号を与えるタイミング発生
器を具備し、各Ｄ／Ａ変換部によりＤ／Ａ変換された結
果を相加するアナログ加算器を具備することを特徴とす
る任意波形発生器。 - 【請求項４】 波形データを微分し、この微分データを
一定周期毎に選択積分した結果を各別に記憶するメモリ
部を具備し、各別にメモリ部に記憶されるデータをそれ
ぞれＤ／Ａ変換するＤ／Ａ変換部を複数個具備し、メモ
リ部とＤ／Ａ変換部とにタイミング信号を与えるタイミ
ング発生器を具備し、各Ｄ／Ａ変換部によりＤ／Ａ変換
された結果を相加するアナログ加算器を具備することを
特徴とする任意波形発生器。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15805192A JP3235676B2 (ja) | 1992-06-17 | 1992-06-17 | 任意波形発生器 |
| US08/196,071 US5537113A (en) | 1992-06-17 | 1993-06-15 | A/D or D/A conversion using distribution of differential waveforms to interleaved converters |
| EP93913522A EP0601201B1 (en) | 1992-06-17 | 1993-06-15 | Waveform a/d converter and d/a converter |
| PCT/JP1993/000800 WO1993026093A1 (fr) | 1992-06-17 | 1993-06-15 | Convertisseur analogique/numerique et convertisseur numerique/analogique de forme d'onde |
| DE69326528T DE69326528T2 (de) | 1992-06-17 | 1993-06-15 | Wellenform-a/d-wandler und d/a-wandler |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15805192A JP3235676B2 (ja) | 1992-06-17 | 1992-06-17 | 任意波形発生器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH066137A true JPH066137A (ja) | 1994-01-14 |
| JP3235676B2 JP3235676B2 (ja) | 2001-12-04 |
Family
ID=15663223
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15805192A Expired - Fee Related JP3235676B2 (ja) | 1992-06-17 | 1992-06-17 | 任意波形発生器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3235676B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8682177B2 (en) | 2006-06-23 | 2014-03-25 | National Institute Of Information And Communications Technology | Super high speed optical frequency sweeping technology |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7672966B2 (ja) | 2021-12-28 | 2025-05-08 | エルジー ディスプレイ カンパニー リミテッド | 装置 |
-
1992
- 1992-06-17 JP JP15805192A patent/JP3235676B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8682177B2 (en) | 2006-06-23 | 2014-03-25 | National Institute Of Information And Communications Technology | Super high speed optical frequency sweeping technology |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3235676B2 (ja) | 2001-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5537113A (en) | A/D or D/A conversion using distribution of differential waveforms to interleaved converters | |
| WO2008014023A2 (en) | Analog to digital conversion using recurrent neural networks | |
| US4929947A (en) | Constant width pulse distribution in a digital to analog converter for serial digital data | |
| JP3235676B2 (ja) | 任意波形発生器 | |
| JPH0250631A (ja) | パルス波形整形器および整形方法 | |
| JP3209237B2 (ja) | Ａ／ｄ変換器 | |
| JPH0769996B2 (ja) | 同時計測デ−タの伝送方式 | |
| JPH05175847A (ja) | 並列式ａｄ変換装置 | |
| JPH0376311A (ja) | パルス幅変調回路 | |
| SU1406794A1 (ru) | Преобразователь частоты следовани импульсов в посто нный ток или напр жение | |
| JPH08228153A (ja) | Ｄａコンバータ | |
| SU1023349A1 (ru) | Линейный экстрапол тор | |
| SU720734A1 (ru) | Устройство дл многоканальной передачи сигналов с коррекцией ошибок | |
| SU492879A1 (ru) | Многоканальный регистратор | |
| SU746921A1 (ru) | Преобразователь кода в частоту следовани импульсов | |
| SU1483438A1 (ru) | Многофазный импульсный стабилизатор напр жени | |
| JPH01128100A (ja) | エンベロープジエネレータ | |
| SU1427370A1 (ru) | Сигнатурный анализатор | |
| SU546899A1 (ru) | Функциональный преобразователь | |
| SU693410A1 (ru) | Преобразователь угловых перемещений в код | |
| SU921013A1 (ru) | Устройство дл стабилизации скорости электродвигател | |
| JPH05341871A (ja) | ファンクションジェネレータ | |
| JPS6211554B2 (ja) | ||
| JPH04212516A (ja) | 信号発生回路 | |
| JPS5914829B2 (ja) | デジタルデ−タ処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010821 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080928 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |