JPH0662545U - Ｃｐｕ変更用ユニット及びｃｐｕ装置 - Google Patents

Abstract

(57)【要約】 【目的】 従来のＣＰＵアクセラレータボードと同じ機
能を有し、小型化が図れる汎用性の高いＣＰＵ装置を得
る。 【構成】 絶縁体で形成された方形板状のＣＰＵユニッ
ト本体１と、該ＣＰＵユニット本体１の四辺に沿って配
置形成された複数のＣＰＵ接続用端子５と、前記ＣＰＵ
ユニット本体１上面に形成された溝部４と、該溝部４の
底面及びＣＰＵユニット本体１の下面に形成された複数
のパッド端子６，８と、ＣＰＵユニット本体１の側面に
配置され長さがＣＰＵユニット本体１の厚さより長い接
続ピン１０とを有し、該接続ピン１０，前記ＣＰＵ接続
用端子５及びパッド端子６，８はＣＰＵユニット本体１
内部において接続して電気回路を形成し、前記パッド端
子６，８にＩＣチップ１２，チップコンデンサ１３若し
くはチップ抵抗１４を配置接続し、ＣＰＵ変更用ユニッ
トの溝部を覆うようにＣＰＵ１５を配置し、該ＣＰＵの
端子１６とＣＰＵ接続用端子５とを接続する。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案はコンピュータに使用される汎用のＣＰＵ変更用ユニット及びＣＰＵ装 置に係り、特にマイクロプロセッサ（ＣＰＵ）を変更するために必要な構造に関 する。

【０００２】

【従来の技術】

コンピュータの演算処理速度の向上や高機能なアプリケーションを使用可能と するため、例えば、１６ビットのマイクロプロセッサ（ＣＰＵ）を有する既存の コンピュータにおいて、マイクロプロセッサを３２ビットのものに変更すること が行なわれている。しかし、１６ビットのマイクロプロセッサと３２ビットのマ イクロプロセッサとは、規格による端子数が異なるため、１６ビットのＣＰＵソ ケットに３２ビットのＣＰＵを直接接続することができない。そこで、この変更 は、３２ビットのＣＰＵを載置するとともに１６ビットＣＰＵと３２ビットＣＰ Ｕ間のインターフェス回路を設けたＣＰＵアクセラレータボードを、コンピュー タのＣＰＵソケット（１６ビット用）に取り付けることにより行なう。

【０００３】 コンピュータのＣＰＵソケットは、図６に示すように、正方形状のソケット本 体２０の中央部に凹部２１を形成し、ソケット本体２０の縁部の前記凹部２１を 臨む側に、予め決められた個数の多数の溝部２２を形成している。各溝部２２に は、導電性部材で形成された接続端子２３が挿入され、接続端子２３の先端部が ソケット本体２０底部を貫通するとともに、他端側に折曲された接触部２３ａを 形成して構成されている。

【０００４】 一方、ＣＰＵソケットに接続されるＣＰＵアクセラレータボードは、図７に示 すように、例えばガラスエポキシ基板３０の上面に、前記ＣＰＵソケットのソケ ット本体２０の凹部２１に嵌合して接続する１６ビットＣＰＵ端子用の接続部４ ０，３２ビットのＣＰＵ５０，ＩＣチップ６０を配置し、下面にコンデンサ，抵 抗の配置及び配線パターン（図示せず）を形成して構成されている。 前記接続部４０は、方形状絶縁体４１の側面周囲に接続ピン４２が配列され、 その一端部は絶縁体４１上面に固定されるとともに、他端部は基板３０に設けた プリント配線３１に接続されている。このプリント配線３１，前記ＣＰＵ５０の 各端子５１，ＩＣチップ６０の各端子６１は、基板３０上に設けた接続パッド３ ２に接続され、この接続パッド３２は基板３０の裏面に形成された配線パターン に接続されることにより、前記コンデンサや抵抗若しくは各端子相互間において 所望の接続を行ない、３２ビットのＣＰＵ５０を１６ビットＣＰＵ用端子に接続 可能なインターフェス回路を形成している。

【０００５】

【考案が解決しようとする課題】

しかしながら、上記したＣＰＵアクセラレータボードによると、インターフェ ス回路を形成するためには基板３０にＩＣチップ６０等の配置を必要とするので 、基板３０が大型化し、コンピュータの種類によってはＣＰＵアクセラレータボ ードをＣＰＵソケット２０に接続する際、他の部品と接触する等の現象が生じ接 続不能となる場合があった。

【０００６】 本考案は上記実情に鑑みてなされたもので、従来のＣＰＵアクセラレータボー ドの小型化を図ることができるＣＰＵ装置及びこのＣＰＵ装置に必要なＣＰＵ変 換用ユニットを提供することを目的としている。

【０００７】

【課題を解決するための手段】

上記目的を達成するため請求項１のＣＰＵ変更用ユニットは、次の構成を特徴 としている。 絶縁体で形成された方形板状のＣＰＵユニット本体と、該ＣＰＵユニット本体 の四辺に沿って配置形成された複数のＣＰＵ接続用端子と、前記ＣＰＵユニット 本体上面に形成された溝部と、該溝部の底面及びＣＰＵユニット本体の下面に形 成された複数のパッド端子と、ＣＰＵユニット本体の側面に配置され長さがＣＰ Ｕユニット本体の厚さより長い接続ピンとを有する。 この接続ピン，前記ＣＰＵ接続用端子及びパッド端子は、ＣＰＵユニット本体 内部において接続して電気回路を形成している。

【０００８】 請求項２のＣＰＵ変更用ユニットは、請求項１のＣＰＵ変更用ユニットにおい て、ＣＰＵユニット本体は複数の絶縁板を積層して形成し、該絶縁板上に形成さ れた配線パターン及び絶縁板を貫通する導電部材により多層配線構造で接続され た電気回路を有している。

【０００９】 請求項３のＣＰＵ装置は、請求項１のＣＰＵ変更用ユニットに形成されたパッ ド端子にＩＣチップ，チップコンデンサ若しくはチップ抵抗を配置接続し、ＣＰ Ｕ変更用ユニットの溝部を覆うようにＣＰＵを配置し、該ＣＰＵの端子とＣＰＵ 接続用端子とを接続して構成している。

【００１０】

【作用】

請求項１及び請求項２の考案によれば、ＣＰＵユニット本体の上面に溝部を形 成し、ＣＰＵユニット本体の側面に配置された接続ピンの長さをＣＰＵユニット 本体の厚さより長くしたので、前記溝部及びＣＰＵユニット本体下面に形成され た空間に、パッド端子に接続するようにＩＣチップ，チップコンデンサ，チップ 抵抗を配置可能とするので、この部分に、３２ビットのＣＰＵを１６ビット用端 子に接続可能なインターフェス回路を形成することができる。

【００１１】 請求項３の考案によれば、前記したように、ＣＰＵ変更用ユニットにインター フェス回路を形成し、溝部を覆うようにＣＰＵ（３２ビット）を配置するので、 従来のＣＰＵアクセラレータボードと同じ働きを有する装置を前記ＣＰＵの投影 面積と略同じ大きさで実現することができる。

【００１２】

【実施例】

本考案に係るＣＰＵ装置の一実施例について、図１ないし図５を参照しながら 説明する。 先ず、ＣＰＵ装置に使用されるＣＰＵ変換用ユニットの構造について説明する 。ＣＰＵユニット本体１は、絶縁体で形成された複数の方形絶縁板２，３を積層 し、絶縁性接着剤で接合した多層基板で構成されている。ＣＰＵユニット本体１ の上面側に位置する数枚の方形絶縁板３には、中央部に略方形状の開口部を形成 し、ＣＰＵユニット本体１の上面に略方形状の溝部４を形成して空間部を有する ようにしている。ＣＰＵユニット本体１の上面には、四辺に沿って導電性部材か ら成る複数の方形状のＣＰＵ接続用端子５が配置形成されている。

【００１３】 ＣＰＵユニット本体１上面に形成された溝部４の底面には、チップコンデンサ 若しくはチップ抵抗を配置接続可能とするため、導電性部材から成る複数対のパ ッド端子６，６が配置形成されている。また、ＣＰＵユニット本体１の下面には 、ＩＣチップを配置接続可能とするため、導電性部材から成る二対のパッド端子 アレイ７，７と、チップコンデンサ若しくはチップ抵抗を配置接続可能とするた め、導電性部材から成る二対のパッド端子８，８が配置形成されている。

【００１４】 ＣＰＵユニット本体１の側面には導電性部材から成る複数のパッド端子９が形 成され、各パッド端子９に前記ＣＰＵユニット本体１の厚さより長い接続ピン１ ０を接続することにより、ＣＰＵユニット本体１の下面に空間部を有するように している。接続ピン１０は、その先端部が細く形成するとともに、ＣＰＵユニッ ト本体１の内側部に曲る半円弧状部１１が形成されている。

【００１５】 接続ピン１０が接続されたパッド端子９，前記ＣＰＵ接続用端子５，パッド端 子６，パッド端子アレイ７，パッド端子８は、ＣＰＵユニット本体１内部におい て接続されて電気回路を形成している。すなわち、ＣＰＵユニット本体１を構成 する各絶縁板２の上面には配線パターンが形成され（図示せず）、接続ピン１０ が接続された前記各パッド端子９は、所望の配線パターンに接続されるとともに 、配線パターン同士及び、配線パターンとＣＰＵ接続用端子５若しくはパッド端 子６，８、パッド端子アレイ７とは、絶縁板２を貫通する導電性部材（図示せず ）により互いに接続されるように構成されている。従って、ＣＰＵユニット本体 １の構部４の底面及びＣＰＵユニット本体１の下面に形成された空間部に、パッ ド端子６，８及びパッド端子アレイ７がＩＣチップ１２，チップコンデンサ１３ ，チップ抵抗１４に接続するようにそれぞれ配置すれば、１６ビット用ＣＰＵの パッド端子１０とＣＰＵ接続用端子（３２ビットＣＰＵ）５との間に、両者を接 続可能とするインターフェス回路を形成することができる。

【００１６】 前記したＣＰＵ変更用ユニットが有する空間部において、各パッド端子アレイ ７及びパッド端子６，８にＩＣチップ１２，チップコンデンサ１３若しくはチッ プ抵抗１４を配置接続し、ＣＰＵ変更用ユニットの溝部４を覆うように３２ビッ トＣＰＵ１５を配置し、該ＣＰＵ１５のＣＰＵ端子１６とＣＰＵ接続用端子５と をそれぞれ接続してＣＰＵ装置を形成する。 従って、上記実施例に示すＣＰＵ装置を、図６に示すような１６ビットＣＰＵ 用のＣＰＵソケット２０に接続すれば、インターフェス回路を介することにより ３２ビットＣＰＵ１５を１６ビットＣＰＵに代えて使用することができる。

【００１７】

【考案の効果】

本考案によれば、ＣＰＵユニット本体の上面に溝部を形成し、ＣＰＵユニット 本体の側面に配置された接続ピンの長さをＣＰＵユニット本体の厚さより長くし たので、前記溝部及びＣＰＵユニット本体下面に空間を形成し、パッド端子に接 続するようにＩＣチップ，チップコンデンサ，チップ抵抗を前記空間に配置可能 とするので、この部分に、３２ビットのＣＰＵを１６ビット用端子に接続可能な インターフェス回路を形成することができ、従来のＣＰＵアクセラレータボード と同じ働きを有する装置を前記ＣＰＵの投影面積と略同じ大きさで実現すること ができる。 従って、ＣＰＵ装置部分の小型化を図ることができ、ＣＰＵ装置の汎用性を高 めることができる。

【図面の簡単な説明】

【図１】 本考案に係るＣＰＵ装置の一実施例を示す組
み立て斜視説明図である。

【図２】 実施例で使用されるＣＰＵ変更用ユニットの
平面説明図である。

【図３】 同上のＣＰＵ変更用ユニットの裏面説明図で
ある。

【図４】 同上のＣＰＵ変更用ユニットの側面面説明図
である。

【図５】 同上のＣＰＵ変更用ユニットの断面説明図で
ある。

【図６】 ＣＰＵソケット（１６ビットＣＰＵ用）の斜
視説明図である。

【図７】 ＣＰＵアクセラレータボードの斜視説明図で
ある。

【符号の説明】

１…ＣＰＵユニット本体、 ２，３…絶縁板、 ４…溝
部、 ５…ＣＰＵ接続端子、 ６，８…パッド端子、
７…パッド端子アレイ、 １０…接続ピン、１２…ＩＣ
チップ、 １３…チップコンデンサ、 １４…チップ抵
抗、 １５…ＣＰＵ（３２ビット）、 １６…ＣＰＵ端
子

Claims (3)

【実用新案登録請求の範囲】
1. 【請求項１】 絶縁体で形成された方形板状のＣＰＵユ
   ニット本体と、該ＣＰＵユニット本体の四辺に沿ってそ
   の上面に配置形成された複数のＣＰＵ接続用端子と、前
   記ＣＰＵユニット本体上面に形成された溝部と、該溝部
   の底面及びＣＰＵユニット本体の下面に形成された複数
   のパッド端子と、ＣＰＵユニット本体の側面に配置され
   長さがＣＰＵユニット本体の厚さより長い接続ピンとを
   有し、該接続ピン，前記ＣＰＵ接続用端子及びパッド端
   子はＣＰＵユニット本体内部において接続して電気回路
   を形成することを特徴とするＣＰＵ変更用ユニット。
2. 【請求項２】 請求項１のＣＰＵ変更用ユニットにおい
   て、ＣＰＵユニット本体は複数の絶縁板を積層して形成
   し、該絶縁板上に形成された配線パターン及び絶縁板を
   貫通する導電部材により多層配線構造で接続された電気
   回路を有するＣＰＵ変更用ユニット。
3. 【請求項３】 請求項１のＣＰＵ変更用ユニットに形成
   されたパッド端子にＩＣチップ，チップコンデンサ若し
   くはチップ抵抗を配置接続し、ＣＰＵ変更用ユニットの
   溝部を覆うようにＣＰＵを配置し、該ＣＰＵの端子とＣ
   ＰＵ接続用端子とを接続して成るＣＰＵ装置。