JPH0662685U - ビデオメモリ装置 - Google Patents

Abstract

(57)【要約】 【目的】 映像信号のブランキング期間に関係なく、任
意のタイミングにおけるビデオデータの格納を可能とし
て、書込み側の負担軽減を図る。 【構成】 書込み側処理装置２２では、映像処理の過程
でビデオメモリ１０にデータを書き込む必要が生じたと
きに、ビデオメモリ１０におけるアドレス付きデータを
書込み用ＦＩＦＯメモリ２０に書き込む。このとき、ブ
ランキング期間などを考慮する必要はない。コントロー
ル回路２４のＦＩＦＯメモリ制御部２４Ａは、ブランキ
ング期間が検出されると書込み用ＦＩＦＯメモリ２０に
通知する。すると、書込み用ＦＩＦＯメモリ２０は、最
初に書き込まれたものから順にビデオメモリ１０に対し
てアドレス付きデータを高速に出力する。このデータ
は、そのアドレスに従ってビデオメモリ１０に格納され
る。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は、コンピュータグラフィックスなどのディシタル映像機器においてビ デオデータを扱うビデオメモリ装置にかかり、特にビデオメモリに対するデータ 書込みの改良に関する。

【０００２】

【従来の技術】

従来のビデオメモリ装置としては、例えば図４に示すような汎用メモリを用い たものがある。同図において、ビデオメモリ１０には書込み側処理装置１２によ ってディジタルビデオデータ（以下単に「データ」という）が書き込まれるよう になっている。また、ビデオメモリ１０から読み出されたデータは映像合成出力 回路１４に出力されるようになっており、データの書込み，読出しの制御を行う ためにコントロール回路１６が設けられている。なお、ビデオメモリ１０のデー タ読出側と映像合成出力回路１４の間には、必要に応じて読出し用ＦＩＦＯ（fi rst in first out）メモリ１８が設けられる。

【０００３】 次に、読出し用ＦＩＦＯメモリ１８がない場合の前記従来例の動作を図５を参 照しながら説明する。同図（Ａ），（Ｂ）には、映像合成出力回路１４によって 合成される映像信号の垂直及び水平のブランキング期間ＢＶ，ＢＨ（映像合成出 力回路１４に対するデータ読み出しが停止している期間）がそれぞれ示されてい る。ビデオメモリ１０からのデータの読出しは、同図（Ｃ）に論理値「Ｌ」で示 すように、垂直，水平のブランキング期間ＢＶ，ＢＨを除いた期間ＴＲ中に行わ れる。すなわち、コントロール回路１６では、映像合成出力回路１４においてブ ランキング期間ＢＶ，ＢＨが検知されており、データ読出期間ＴＲとなったらビ デオメモリ１０からデータの読出しが行われる。

【０００４】 読み出されたデータは、映像合成出力回路１４に供給され、ここで表示用の映 像信号が生成される。この映像信号は例えばＣＲＴ（図示せず）に供給されて画 像の表示が行われる。 このようにしてデータの読出しが行われるため、ビデオメモリ１０に対するデ ータの書込みは、データ読出しが行われない垂直又は水平ブランキング期間ＢＶ ，ＢＨを利用して行わなければならない。

【０００５】 しかし、水平ブランキング期間ＢＨは時間が２〜３μｓ程度しかない。また、 書込み側処理装置１２では、ディジタル映像機器における各種の映像信号処理が 行われており、その処理の過程において画像を表示すべきときにそのデータをビ デオメモリ１０に対して書き込むが、このときの書込み処理はソフト的に実行さ れるようになっている。従って、コントロール回路１６からブランキング期間が 通知されても、ただちにビデオメモリ１０にアクセスすることはできない。 このような理由から、水平ブランキング期間ＢＨ中は、事実上ビデオメモリ１ ０に対するデータの書込み作業を行うことはできない。このため、データの書込 みは垂直ブランキング期間ＢＶ中に行うことになる。

【０００６】 次に、読出し用のＦＩＦＯメモリ１８を用いた場合は、ビデオメモリ１０から 読出し用ＦＩＦＯメモリ１８に対してデータを高速に読み出すことが可能となり 、データ読出期間ＴＲは同図（Ｄ）に示すように短くなる。従って、水平ブラン キング期間ＢＨ付近の書込み可能期間（論理値の「Ｈ」の部分）が広がることに なり、この期間を利用してビデオメモリ１０に対するデータの書込みが行われる 。 以上の従来例は、ビデオメモリ１０に汎用メモリを用いており、データの書込 みタイミングに制約を設けることでデータの書込み，読出しを行っているが、他 に専用マルチポートメモリを用いる従来例もある。この場合は、ビデオメモリ１ ０に対する書込み，読出しを同時に実行可能となる。

【０００７】

【考案が解決しようとする課題】

しかしながら、以上のような従来技術には、次のような不都合がある。 （１）汎用メモリをビデオメモリに用いた場合には、データの書込みはブランキ ング期間中のみであるため、大半の期間でデータ書込み動作を禁止する必要があ るとともに、このわずかな期間に合わせてデータ書込み動作を行うように書込み 側処理装置１２を構成しなければならない。別言すれば、書込み側処理装置１２ は、ビデオメモリ１０に対するデータ書込みのタイミングを絶えず気にしながら 映像処理動作を行わなければならず、データ書込みの負担が大きい。また、デー タ書込みの期間が制限されるため、データの書込み効率も低い。

【０００８】 （２）マルチポートメモリをビデオメモリに用いた場合には、データ書込みタイ ミングや効率の問題は生じないものの、非常に高価である。 本考案は、これらの点に着目したもので、ブランキング期間に関係なく任意の タイミングでデータ書込みを行なって書込み側処理装置の負担軽減を図ることが できる汎用メモリを利用したビデオメモリ装置を提供することを、その目的とす る。

【０００９】

【課題を解決するための手段】

前記目的を達成するため、本考案は、映像信号のブランキング期間中にビデオ データが書き込まれ、それ以外の期間中にビデオデータが読み出されるビデオメ モリを有するビデオメモリ装置において、前記ビデオメモリに書き込まれるビデ オデータを、ビデオメモリにおけるアドレスとともに一時的に格納するＦＩＦＯ メモリと、このＦＩＦＯメモリからビデオデータを出力してビデオメモリに書き 込む動作を前記ブランキング期間を検出して行うＦＩＦＯメモリ制御手段とを備 えたことを特徴とする。

【００１０】

【作用】

本考案によれば、ビデオメモリに対して書き込まれるべきビデオデータは、ま ずＦＩＦＯメモリに書き込まれる。このときの書き込みタイミングは任意であり 、映像信号のブランキング期間を考慮する必要はない。また、ビデオデータには 、ビデオメモリにおけるアドレスも一緒に書き込まれる。これらのアドレス付き ビデオデータは、ブランキング期間中にＦＩＦＯメモリから読み出されてビデオ メモリに書き込まれる。

【００１１】

【実施例】

以下、本考案によるビデオメモリ装置の一実施例について、添付図面を参照し ながら詳細に説明する。なお、上述した従来技術と同一の構成部分又は従来技術 に対応する構成部分には、同一の符号を用いることとする。 図１には、本実施例の構成が示されている。同図において、ビデオメモリ１０ のデータ書込み側には、書込み用ＦＩＦＯメモリ２０が設けられており、この書 込み用ＦＩＦＯメモリ２０のデータ入力側には書込み側処理装置２２が接続され ている。また、ビデオメモリ１０，映像合成出力回路１４，書込み用ＦＩＦＯメ モリ２０には、コントロール回路２４が接続されている。なお、点線部分につい ては後述する。

【００１２】 次に、主要部を示す図２も参照しながら、本実施例の主要部について説明する 。まず、書込み用ＦＩＦＯメモリ２０は、書込み側処理装置２２から供給される データを、このデータのビデオメモリ１０におけるアドレスとともに順に格納し 、格納順にビデオメモリ１０に対して出力する機能を有している。このＦＩＦＯ メモリ２０の動作は、コントロール回路２４のＦＩＦＯメモリ制御部２４Ａによ って行われるようになっている。

【００１３】 書込み側処理装置２２は、映像処理の都合のよいタイミングでビデオメモリ１ ０に書き込むべきデータを、そのビデオメモリ１０におけるアドレスとともに書 込み用ＦＩＦＯメモリ２０に出力する機能を有している（以下、書込み側処理装 置２２から出力されるデータを「アドレス付きデータ」という）。なお、書込み 用ＦＩＦＯメモリ２０が一杯のときは、ＦＩＦＯステータスが書込み側処理装置 ２２に対して出力されるようになっており（図１参照）、この場合には、書込み 側処理装置２２からのアドレス付きデータの出力は停止されるように構成されて いる。

【００１４】 コントロール回路２４は、上述したＦＩＦＯメモリ制御部２４Ａの他に、ビデ オメモリ制御部２４Ｂ，映像合成出力制御部２４Ｃをそれぞれ備えており、これ らによってビデオメモリ１０や映像合成出力回路１４の動作制御が行われるよう になっている。

【００１５】 次に、図３のタイムチャートも参照しながら、前記実施例の動作について説明 する。同図中、（Ａ）は垂直ブランキング期間ＢＶ，（Ｂ）は水平ブランキング 期間ＢＨであり、上述した通りである。書込み側処理装置２２では、映像処理の 過程でビデオメモリ１０にデータを書き込む必要が生じたときに、そのアドレス 付きデータを書込み用ＦＩＦＯメモリ２０に出力する。このデータ出力は、書込 み用ＦＩＦＯメモリ２０からＦＩＦＯステータスが出力されていない限り、書込 み側処理装置２２の都合のよいタイミングで実行される。

【００１６】 同図（Ｄ）には、書込み用ＦＩＦＯメモリ２０に対するアドレス付きデータの 書込みタイミングが示されており、水平ブランキング期間ＢＨの手前でデータ書 込みが行われている。

【００１７】 次に、このようにして書込み用ＦＩＦＯメモリ２０に書き込まれたアドレス付 きデータは、コントロール回路２４のＦＩＦＯメモリ制御部２４Ａの制御に基づ いてビデオメモリ１０側に出力され、ビデオメモリ制御部２４Ｂの制御に基づい てビデオメモリ１０に書き込まれる。そして、ビデオメモリ１０からは、コント ロール回路２４のビデオメモリ制御部２４Ｂの制御に基づいてデータが読み出さ れ映像合成出力回路１４に供給される。映像合成出力回路１４では、映像合成出 力制御部２４Ｃの制御に基づいて入力データに対応する映像信号が合成される。

【００１８】 この場合において、ビデオメモリ１０からのデータの読出しは、図３（Ｃ）に 示すようにブランキング期間ＢＶ，ＢＨを除いた期間ＴＲである。このため、本 実施例では、同図（Ｃ）に示すように、ブランキング期間ＢＶ，ＢＨに相当する 期間ＴＷ中に、ビデオメモリ１０に対するデータ書込みが行われる。

【００１９】 すなわち、コントロール回路２４のＦＩＦＯメモリ制御部２４Ａでは、ブラン キング期間ＢＶ，ＢＨが検出されると、これを書込み用ＦＩＦＯメモリ２０に通 知する。すると、書込み用ＦＩＦＯメモリ２０では、最初に書き込まれたものか ら順にビデオメモリ１０に対してアドレス付きデータが出力される。このとき、 アドレスはビデオメモリ１０のアドレス入力側に、データはビデオメモリ１０の データ入力側にそれぞれ供給される。ビデオメモリ１０側では、コントロール回 路２４のビデオメモリ制御部２４Ｂの制御に基づいて、入力アドレスに対する入 力データの書込みが行われる。

【００２０】 このように、本実施例によれば、次のような効果がある。 （１）書込み側処理装置２２は、ブランキング期間を何ら考慮することなく、自 己の処理の都合に合わせた任意のタイミングでアドレス付きデータを書込み用Ｆ ＩＦＯメモリ２０に出力すればよい。すなわち、全体としてみると、ビデオメモ リ１０からのデータ読出しと無関係にデータ書込みを行うことができる。従って 、ビデオメモリ１０に対するデータ書込み処理が非常に簡略化されて、書込み側 処理装置２２の負担が軽減される。これにより、書込み側処理装置２２は、他の 処理を行うことができるようになる。

【００２１】 （２）書込み用ＦＩＦＯメモリ２０に対し、ビデオメモリ１０におけるアドレス を付けてデータが書き込まれる。このため、ビデオメモリ１０の任意のアドレス に対してデータ書込みが可能である。 （３）書込み用ＦＩＦＯメモリ２０からビデオメモリ１０にデータを出力する動 作は、コントロール回路２４のＦＩＦＯメモリ制御部２４Ａからのブランキング 通知に基づいてハード的に比較的高速で実行され、格別なソフト的処理は含まれ ていない。従って、ブランキング期間ＢＶ，ＢＨを有効に活用してビデオメモリ １０に対するデータ書込みを速やかに行うことができる。

【００２２】 なお、本考案は、何ら上記実施例に限定されるものではなく、例えば次のよう なものも含まれる。 （１）前記実施例では、書込み用ＦＩＦＯ２０がデータで一杯になったときにＦ ＩＦＯステータスを書込み側処理装置２２に通知してデータ書込みを停止するよ うにしたが、書込み用ＦＩＦＯメモリ２０のメモリ容量や、ビデオメモリ１０に 対するデータ書込み速度の最適化を行うことで、絶えずデータで一杯にならない ように設計することが可能である。このようにすればＦＩＦＯステータスを無視 することができ、書込み側処理装置２２は、全く制約を受けることなく自由にデ ータを書込み用ＦＩＦＯメモリ２０に書き込むことが可能となる。つまり、汎用 メモリにＦＩＦＯメモリを加えるという安価な構成で、全体として高価なマルチ ポートメモリとして作用することになる。 （２）図１に点線で示したように、ビデオメモリ１０の出力側に読出し用ＦＩＦ Ｏメモリ１８を設けるようにしてもよい。この読出し用ＦＩＦＯメモリ１８の動 作は、前記従来例と同様である。

【００２３】

【考案の効果】

以上説明したように、本考案によるビデオメモリ装置によれば、ビデオメモリ の書込み側にＦＩＦＯメモリを設けるとともに、ビデオメモリにおけるアドレス を付けてビデオデータをＦＩＦＯメモリに書き込み、ブランキング期間を検出し て前記ＦＩＦＯメモリからビデオデータを読み出してビデオメモリに書き込むこ ととしたので、書込み側処理部はブランキング期間に関係なく任意のタイミング でビデオデータ書込みを行なうことができ、ビデオメモリに対するビデオデータ 書込みに伴う負担や規模が軽減されるという効果がある。

【図面の簡単な説明】

【図１】本考案によるビデオメモリ装置の一実施例を示
す構成ブロック図である。

【図２】前記実施例の主要部を示す説明図である。

【図３】前記実施例の作用を示すタイムチャートであ
る。

【図４】従来のビデオメモリ装置の一例を示す回路ブロ
ック図である。

【図５】前記従来例の作用を示すタイムチャートであ
る。

【符号の説明】

１０…ビデオメモリ、１４…映像合成出力回路、１８…
読出し用ＦＩＦＯメモリ、２０…書込み用ＦＩＦＯメモ
リ、２２…書込み側処理装置、２４…コントロール回
路、２４Ａ…ＦＩＦＯメモリ制御部（ＦＩＦＯメモリ制
御手段）、２４Ｂ…ビデオメモリ制御部、２４Ｃ…映像
合成出力制御部、ＢＨ…水平ブランキング期間、ＢＶ…
垂直ブランキング期間、ＦＷ…書込み用ＦＩＦＯメモリ
に対するデータ書込み期間、ＴＲ…ビデオメモリからの
データ読出し期間、ＴＷ…ビデオメモリに対するデータ
書込み期間。

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 映像信号のブランキング期間中にビデオ
   データが書き込まれ、それ以外の期間中にビデオデータ
   が読み出されるビデオメモリを有するビデオメモリ装置
   において、前記ビデオメモリに書き込まれるビデオデー
   タを、ビデオメモリにおけるアドレスとともに一時的に
   格納するＦＩＦＯメモリと、このＦＩＦＯメモリからビ
   デオデータを出力してビデオメモリに書き込む動作を前
   記ブランキング期間を検出して行うＦＩＦＯメモリ制御
   手段とを備えたことを特徴とするビデオメモリ装置。