JPH052156B2

JPH052156B2 -

Info

Publication number: JPH052156B2
Application number: JP60053661A
Authority: JP
Inventors: Ichiro Kozono
Original assignee: Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1985-03-18
Filing date: 1985-03-18
Publication date: 1993-01-11
Also published as: JPS61212889A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は画像処理装置に関し、特に表示用機器
に文章（テキスト）、静止画像、動画像等の表示
を行なう表示装置に関する。

〔従来の技術〕

ラスタ走査型陰極線ブラウン管（以下、CRT
という）を表示用機器として使用し、メモリ（例
えばダイナミツクメモリを用いたリフレツシユメ
モリ）に格納された文章（テキスト）、静止画、
動画などの情報を表示処理する機能は画像処理装
置の重要な機能の一つである。一般にテキストや
静止画などをラスタ走査型のCRTに表示する場
合には、画面上に表示すべき情報をリフレツシユ
メモリに編集、格納しておき、それをCRTの走
査タイミングに同期して順次読み出しては表示す
る方法が採られる。この方法では、第２図の点線
で示すようにCRT画面を多数の小区画に規則的
に分割し、各々の小区画内に１文字又は１つの図
形素片に対応させ、テキストまたは静止画を文
字、図形素片の連らなりとして表現するものであ
る。第３図は中央処理装置（以下、CPUという）
５１、表示用アドレスレジスタ５４、表示データ
が編集、記憶されているリフレツシユメモリ（以
下映像メモリという）５２、及びその周辺回路か
ら成る従来の表示装置のブロツク図である。

表示データは、CPU５１から映像メモリ５２
のアドレス指定を行うことによつて入出力され
る。映像メモリ５２に書き込まれている表示デー
タは、表示用アドレスレジスタ５４で指定された
順番に読み出され、表示用データレジスタ５３に
よつて直列映像信号６１に変換されてCRTに供
給される。また、表示器（CRT）５８の水平垂
直の偏向を行なうための偏向用同期信号５９，６
０を発生し、映像信号と一緒にCRT５８に送り
出す。このような動作をCRTの走査タイミング
に同期して繰り返しを行なうことによつて表示を
行なつている。

最近では、このようなテキストや静止画の表示
のみではなく、文字図形を画面上の任意の位置に
移動させて表示する動画表示がゲームなどの応用
に要求されている。第４図は、このような用途に
適用されている表示装置のブロツク図である。こ
の表示装置では、例えば、上空を飛行機等の移動
体が移動している様子を表示する場合などには、
地上の風景を静止画として表示し、飛行機等の移
動体を動画として表示している。静止画を表示す
る部分は図中の点線で囲まれた部分であり、前述
した第３図の表示装置と同一の構成、動作であ
る。動画を表示する部分の属性メモリ１１２に
は、どのような図形を表示するかなどの動画図形
の属性情報が格納されており、CPU１０１によ
つて書き換えることが可能である。文字、図形発
生器１１３には動画図形の表示データが格納され
ている。表示期間中には、走査線の垂直方向の走
査位置毎に、一致検出回路１１５によつて、属性
情報を基にして表示すべき動画図形が抽出され、
その図形に対応した表示データが文字、図形発生
器１１３から読みされ属性情報で規定された水平
方向の位置に表示されるようにバツフアメモリ１
１４に格納される。次にバツフアメモリ１１４の
内容は、走査系に同期したタイミングで順次読み
出され、表示用データレジスタ１１６によつて直
列映像信号１１９となる。直列映像信号１１９は
静止画の映像信号１１１と混合器１２０によつて
混合されCRTに供給され、表示される。以上の
動作を繰り返すことによつて表示が行なわれる。
一般にこのような表示装置における映像メモリ１
０２等の表示データは、文字、図形の再編集など
のためにCPU１０１によつて頻繁に書き換えら
れる。このようにCPU１０１から映像メモリ１
０２に対するメモリアクセス要求が生じた場合に
は、切換器１０６によつてCPU１０１からのア
ドレス指定情報が映像メモリ１０２に供給され
る。映像メモリ１０２から読み出された表示デー
タは、CPU１０１に取り込まれ、処理された後
再び指定された位置に格納される。CPUのこの
ようなメモリアクセス要求は、CRTの表示タイ
ミングとは無関係に発生するための、CPUのメ
モリアクセスを無条件に優先すると、もし表示期
間中にメモリアクセス要求が発した場合には、表
示用アドレスレジスタ１０４のアドレス指定によ
つて表示データを読み出すことができなくなり不
都合を生じる。

〔発明が解決しようとする問題点〕

このように、上述した従来の表示装置では、表
示期間中にCPUから映像メモリをアクセスする
と、映像メモリに表示アドレスとは異なるアドレ
スが供給されるため表示に乱れを生じ正常な表示
動作が行なわれない。従つて、従来の表示装置で
は、CPUからのメモリアクセス要求に対して、
表示に影響を及ぼさない表示期間以外の垂直及び
水平帰線期間中でしか映像メモリを解放すること
ができない。このため、CPUが表示データ処理
のために映像メモリのアクセスを行なう度に数十
マイクロ秒程度の期間待されるということにな
り、操作性が非常に悪くCPU本来の種々の演算
や制御の能力が低下するため、頻雑に表示データ
処理を必要とする場合の表示装置としては適さな
い欠点がある。

また、静止画の表示データと動画の表示データ
は、それぞれ別系統の映像メモリに独立に設定し
なければならないため、例えば、静止画の表示デ
ータの一部を動画の表示データとして利用するこ
となどはできない。また、システム全体として見
た場合にアドレスおよびデータ制御回路、並列−
直列変換シフトレジスタ等を静止画表示系と動画
表示系でそれぞれ別々に構成する必要があるため
入出力ラインの複雑さを招き、回路規模的にかな
り大きなものになつている。

〔発明の目的〕

本発明の目的はCPUが映像メモリにアクセス
を行なう場合にも表示に全く影響を与えず、
CPUが表示タイミングに何ら支配されることな
く映像メモリに対して読み出し、書き込み制御を
行なうことができ、データバスの使用効率を向上
させ、表示データの処理速度とCPUの稼働率を
最大限に高め、また、静止画表示系と動画表示系
に必要とされるハードウエアをできる限り共用で
きるようにし、安価な表示装置を提供することに
ある。

〔問題点を解決するための手段〕

本発明の表示装置は、少なくとも動画識別情報
と表示位置情報を記憶する属性メモリと、動画及
び静止画の表示データを記憶する映像メモリと、
この映像メモリから読み出される表示データを編
集、記憶して表示機器への表示信号を発生する編
集メモリと、表示アドレスを示す表示アドレス発
生回路と、属性メモリの内容を読み出し動画の表
示位置情報が所定の範囲内であることを検出する
位置検出回路と、表示アドレス発生回路の表示ア
ドレスをもとに映像メモリをアドレス指定する第
１のアドレス指定手段と、属性メモリから読み出
された動画識別情報をもとに映像メモリをアドレ
ス指定する第２のアドレス指定手段と、CPUが
属性メモリ又は映像メモリをアドレス指定し、デ
ータを入出力するアクセス手段とを有し、位置検
出回路の出力とCPUの操作識別信号を基に、第
１、第２のアドレス指定手段と前記アクセス手段
を所定の優先順位で排他的に動作させ、且つ中央
処理装置からの操作がある時、表示アドレス発生
回路および編集メモリの編集アドレス更新を抑止
することを特徴とする。

〔実施例〕

次に本発明の実施例について図面を用いて詳細
に説明する。第１図は、本発明の一実施例を示す
ブロツク図である。映像メモリ１はCRT数画面
分に相当するテキスト、静止画及びいつくかの動
画の表示データが格納されている。属性メモリ１
９は、表示すべき動画図形の種類を示す動画識別
情報、その表示すべき位置を指定する表示位置情
報、色情報やその他表示に必要な属性情報が格納
されている。第１の編集メモリ１５、第２の編集
メモリ１６は、それぞれ少なくとも１走査線の表
示に必要な表示データを記憶できる容量を持ち、
１走査線毎に、交互に書き込み用、読み出し用と
して使用される。編集メモリ切替え回路１７の制
御によつて、その走査期間中に書き込み用に割り
当てられている編集メモリには書き込みアドレス
発生回路１３の出力が供給され、映像メモリ１か
ら読み出された表示データが、表示に直接対応す
る光学的なデータに変換、編集されて記憶され
る。また、読み出し用に割り当てられた編集メモ
リには読み出しアドレス発生回路１４の出力がア
ドレスとして供給され、このアドレスから読み出
されたデータはデータ選択回路１８を介して並列
一直列変換シフトレジスタ３にロードされる。属
性メモリ１９には、アドレスを指定するアドレス
ライン３１及びデータの入出力ライン３３が接続
され、映像メモリ１にも同様に、アドレスライン
３２及びデータ入出力ライン３４が接続されてい
る。また、各メモリには、CPUからの書き込み
操作を指示するメモリ書き込み信号６、読み出し
操作を指示するメモリ読み出し信号７が接続され
ている。映像メモリ１および属性メモリ１９にそ
れぞれ表示データ、属性情報を書き込む場合、ま
ずアドレス選択回路１２，２１をメモリアクセス
要求信号１１によつて切替え、CPUのアドレス
バス４の値がアドレスライン３１，３２に伝達さ
れるように選択し、データバツフア２７，３０を
介してデータの入出力ライン３３，３４をデータ
バス５と接続されるようにする。CPUはこれら
のラインを適して映像メモリ１、及び属性メモリ
１９にアドレスを指示しデータを送り込む。各メ
モリに所定の表示データが必要な数だけ書き込ま
れ記憶されると、次にこれらのデータを表示する
ためのメモリアクセスが開始される。通常はアド
レス選択回路１２は表示アドレス発生回路２の出
力が映像メモリ１のアドレスライン３２と接続さ
れるように切替えられる。同時にメモリ読み出し
信号６が活性化され、映像メモリ１から読み出さ
れた表示データは、現走査期間中に書き込み用と
して動作している編集メモリに編集メモリ書き込
み信号２２６によつて書き込まれる。表示アドレ
ス発生回路では、映像メモリ１の表示データの読
み出し毎に、次表示データを読み出すべく表示ア
ドレスの更新を行ない新しく生成された表示アド
レスを基にして映像メモリ１を続けてアクセスす
る。また、編集メモリの書き込みアドレス発生回
路１３では表示データの書き込み毎にアドレスの
更新を行ない、新しく作成された編集メモリアド
レスを基にして、編集メモリの書き込みが行なわ
れる。このようにして、表示データの読み出し、
編集メモリへの書き込みを繰り返すことによつて
静止画の表示データが書き込み用編集メモリに順
次格納される。一方、属性メモリ１９にはアドレ
ス選択回路２１によつて属性カウンタ２０の出力
がアドレス３１と接続されるように切替えられ
る。属性カウンタ２０は１走査毎にリセツトさ
れ、属性メモリ１９のデータを順序読み出すため
のアドレスを供給する。属性メモリ１９からは表
示すべき図形の種類を識別し、映像メモリ１のア
ドレス情報として用いられる動画識別情報、垂直
表示位置情報(Y)、及び水平表示位置情報(X)などが
出力される。Ｙは減算回路２３に入力され、垂直
ラインカウンタ２２の出力（VC）と減算される
（VC−Ｙ→ΔYとする）。垂直ラインカウンタ２
２は、垂直方向の走査が次にどの位置に来るかを
示すもので走査線の実際の位置より一つ多い値が
入れられ走査線が１ライン進む毎に垂直ラインカ
ウンタ２２の内容も１づつカウントアツプされ
る。減算回路２３の出力（ΔY）は、比較回路２
４に入力され、あらかじめ設定されている範囲内
の値であるかの比較、検出が行なわれる。これは
走査線の垂直方向の次の走査位置で属性メモリ１
９の内容に表示すべき図形があるかどうかを調べ
るためのものである。この動作制御は、走査線の
一走査期間に属性メモリ１９の内容を次々に読み
出して行なわれる。減算回路２３及び比較回路２
４によつて表示すべき図形が検出された場合に
は、位置検出信号２５が活性化される。位置検出
信号２５は表示アドレス発生回路２、アドレス選
択回路１２、属性カウンタ２０、及び書き込みア
ドレス発生回路１３に入力されており、まず、ア
ドレス選択回路１２で属性メモリ１９から読み出
されている動画識別情報を選択して映像メモリ１
のアドレス指定情報し、同時に表示アドレス発生
回路２の表示アドレスの更新を保留させ、また属
性カウンタ２０の動作も停止させる。

次に、書き込みアドレス発生回路１３では、静
止画の表示データの書き込みアドレスの更新が保
留され、属性メモリ１９から動画識別情報と同時
に読み出されている水平表示位置情報(X)が取り込
まれ、これを基にして編集メモリの書き込みアド
レスが生成される。映像メモリ１から動画識別情
報にもとずいて読み出された動画の表示データ
は、書き込み用に割り当てられている編集メモリ
の前記アドレスによつて指定された位置に編集、
記憶される。検出された動画図形の所定の表示デ
ータの編集メモリへの書き込みが終了すると、位
置検出信号２５は非活性化され、アドレス選択回
路１２によつてアドレスライン３２が表示アドレ
ス発生回路２の出力と再び接続されるように切替
えられる。また、表示アドレスの更新、属性カウ
ンタ２０の動作及び書き込みアドレス発生回路１
３における静止画の表示データの書き込みアドレ
スの更新を再開させ、再び静止画の表示データ処
理を行なう。このように属性メモリ１９から表示
すべき動画図形が検出された場合には、静止画の
表示データと映像メモリ１から読み出し、編集メ
モリに連続的に編集、記憶している動作制御を一
時中断し、動画の表示データを先に処理する。こ
のようにして次の表示期間中に表示すべき静止画
及び動画表示データの読み出し、編集メモリへの
書き込みを繰り返すことによつて一走査線分の表
示データが同一の編集メモリに全て編集、記憶さ
れる。

一方、読み出し用の編集メモリには読み出しア
ドレス発生回路１４から表示タイミングに同期し
て連続したアドレスが周期的に供給され、データ
が順次読み出される。読み出し用編集メモリの出
力は、ロードクロツク８によつてタイミング制御
されて、並列−直列変換シフトレジスタ３に設定
される。これがシフトクロツク９に応じてシフト
され直列映像信号１０となりCRTに供給される。
これら一連の動作を繰り返すことによつて１走査
線の表示が行なわれる。１走査線分の表示が終了
すると次走査の表示に書き込み用編集メモリの内
容を読み出すために、編集メモリ切替え回路１７
の制御によつて書き込み用として動作していた編
集メモリには編集メモリ読み出しアドレスが、ま
た、読み出し用として動作していた編集メモリに
は編集メモリには編集メモリ書き込みアドレスが
供給され、次の走査線の表示が開始される。以上
の動作を繰り返すことによつて表示が維持され
る。

次に、このような表示動作中に、図形の描画、
エデイツト等の表示データ処理を行なうために
CPUから映像メモリ１に対してアクセス要求が
生じた場合の動作タイミングについて説明する。
第５図は表示期間中に映像メモリ１に対してアク
セス要求が発生した場合の映像メモリのアドレス
と編集メモリの書き込みアドレス、メモリの書き
込み及び読み出し信号の関係を示すタイミング図
である。MC_n-2、MC_n-1は通常の表示サイクル
であり表示アドレスまたは動画識別情報
（DAD_o-1、DAD_o）が映像メモリ１に供給されて
いる。また編集メモリ書き込み信号２６が活性化
され、読み出された表示データは編集メモリに編
集、記憶される。MC_nのMC_n+1のサイクルは表
示以外の映像メモリアクセスであり、メモリアク
セス要求信号１１が活性化されている。まず、ア
ドレス選択回路１２の制御によつてCPUからの
読み出しアドレス（RDADR）が映像メモリ１に
与えられる。メモリ読み出し信号６によつて表示
データ（RDD）がデータバツフア２７を経由し
てデータバス５に出力され、CPUあるいは画像
情報を処理する装置に取り込まれ処理される
（MC_n）。次に、書き込みアドレス（WRADR）
が映像メモリ１に与えられる。同時にメモリ書き
込み信号７が活性化され処理後の書き込み表示デ
ータ（WRD）が映像メモリに格納される
（M_n+1）。CPUによるアクセス要求タイミングが
終了すると表示アドレス発生回路２の出力または
属性メモリ１９の出力（DAD_o+1）が再び映像メ
モリ１に供給され、表示データ（D_o+1）が読み
出され、書き込み用編集メモリに格納される
（MC_n+2）。

このように、メモリアクセス要求信号１１が活
性化されている期間では表示アドレスに代つて
CPUからのアドレス情報が映像メモリ１に供給
され、CPUからの映像メモリアクセスが表示の
ためのアクセスに優先して行なわれる。またメモ
リアクセス要求信号１１の制御によつて表示アド
レス発生回路２の表示アドレスの更新、編集メモ
リの書き込みアドレスの更新は停止させられる。
しかし、メモリアクセス要求信号１１は編集メモ
リの読み出し系に対しては何ら影響を与えない。
このため、メモリアクセス要求が発生しても編集
メモリの読み出しはCRT走査（表示タイミング）
に同期した状態で連続的に行なわれる。また、書
き込み用編集メモリに１走査線分の表示データを
格納するために必要な、映像メモリの読み出しサ
イクル数は１走査期間中に発生する全アクセス回
数より少なく、残りのサイクルは全てCPUによ
る表示データ処理のためのアクセスサイクルとし
て必要なタイミングに使用することが可能であ
る。

〔発明の効果〕

以上説明したように本発明は、静止画と動画の
表示データを同一の編集メモリに格納するように
し、また、動画の表示データの編集メモリへの編
集、記憶処理要求が発生した場合には、静止画の
表示データに対して行なわれている、同処理を一
時保留し、動画の処理を優先して行なうことによ
り、属性メモリから表示すべき動画図形を検出す
る動作を静止画の表示データの編集、記憶処理に
並行して行なうことができるため動画図形を多数
設定することができる。しかも、表示すべき図形
が検出された場合にはすぐその図形の表示データ
処理を行なえるため、処理可能な期間まで検出さ
れた動画図形の属性情報を、一時記憶して蓄えて
おく必要がなく、装置の回路構成は極めて簡単で
ある。また、映像メモリや並列−直列変換シフト
レジスタといつた表示に不可欠な制御回路を従来
の表示装置のように静止画表示系と動画表示系と
で別々に構成する必要がなく、必要最小限のハー
ドウエアで静止画及び動画表示装置を実現できる
効果がある。

また、本発明によれば、CPUの映像メモリア
クセス要求に対して即座に表示のためのアクセス
を停止し、映像メモリをCPUに制御させること
ができ、しかも表示には何ら影響を与えない装置
を実現できる。従つて、CPUは表示期間中、帰
線期間中などの表示状態を意識することなく、映
像メモリを制御することができる。また、映像メ
モリをアクセスしても表示に乱れを生じない帰線
期間などのタイミングまで待されるといつたこと
がほとんどなくなりCPUの待ち時間を極端に減
少させることによちてCPU本来の演算、制御な
どの処理能力、バスの使用効率を最大限に高めら
れる。また、編集メモリとして１走査線分の表示
データを格納できる容量のメモリを必要とする
が、近年の著しいメモリの高集積化と低価格化に
より経済的にも比較的安価で容易に実現できる。
さらに読み出し用のバツフアメモリに供給するア
ドレスは、表示タイミングに同期して連続的に値
が変化するものでよく、一般にこのような値は
CRTのタイミング制御に必要な同期信号を生成
する部分に用いられているカウンタ類の出力から
得ることができ、専用の制御回路を必要としな
い。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロツク図、
第２図は従来の表示により文字、図形を表示した
例を示す図、第３図は従来の静止画表示装置のブ
ロツク図、第４図は従来の動画表示装置のブロツ
ク図、第５図は第１図に示す本発明の一実施例に
おける動作タイミングの図である。１……映像メモリ、２……表示アドレス発生回
路、３……並列−直列変換シフトレジスタ、４…
…アドレスバス、５……データバス、６……メモ
リ読み出し信号、７……メモリ書き込み信号、８
……ロードクロツク、９……シフトクロツク、１
０……直列映像信号、１１……メモリアクセス要
求信号、１２，２１……アドレス選択回路、１３
……書き込みアドレス発生回路、１４……読み出
しアドレス発生回路、１５，１６……編集メモ
リ、１７……編集メモリ切替え回路、１８……デ
ータ選択回路、１９……属性メモリ、２０……属
性カウンタ、２２……垂直ラインカウンタ、２３
……減算回路、２４……比較回路、２５……位置
検出信号、２６……編集メモリ書き込み信号、２
７，２８，２９，３０……データバツフア、３
１，３２……アドレスライン、３３，３４……デ
ータ入出力ライン、５１，１０１……CPU、５
２，１０２……映像メモリ、５３，１０３，１１
６……表示用データレジスタ、５４，１０４……
表示用アドレスレジスタ、５５，１０５……同期
信号発生器、５６，１０６，１１８……切換器、
５７，１０７……映像信号増幅器、５８，１０８
……CRT、５９，１０９……水平同期信号、６
０，１１０……垂直同期信号、６１，１１１，１
１９……直列映像信号、１１２……属性メモリ、
１１３……文字、図形発生器、１１４……バツフ
アメモリ、１１５……一致検出回路、１１７……
アドレスレジスタ、１２０……混合器。

Claims

【特許請求の範囲】

１動画の識別情報と表示位置情報とを記憶する
第１の記憶装置と、動画及び静止画の表示データ
を記憶する第２の記憶装置と、該第２の記憶装置
から読み出される表示データを編集、記憶して表
示機器への表示信号を発生する第３の記憶装置
と、表示アドレスを示す表示アドレス発生回路
と、前記第１の記憶装置の内容を読み出し動画の
表示位置情報が所定の範囲内であることを検出す
る位置検出回路と、前記表示アドレス発生回路の
表示アドレスをもとに前記第２の記憶装置をアド
レス指定する第１のアドレス指定手段、前記第１
の記憶装置から読み出された動画識別情報をもと
に前記第２の記憶装置をアドレス指定する第２の
アドレス指定手段と、中央処理装置が前記第１又
は第２の記憶装置をアドレス指定し、データ入出
力するアクセス手段とを有し、前記位置検出回路
の出力と中央処理装置の操作識別信号をもとに前
記第１、第２のアドレス指定手段と前記アクセス
手段を所定の優先順位で排他的に動作させ、且つ
中央処理装置からの操作がある時、前記表示アド
レス発生回路および第３の記憶装置の編集アドレ
スの更新を抑止することを特徴とする表示装置。