JPH066465Y2 - 混成集積回路の組立構造 - Google Patents

混成集積回路の組立構造

Info

Publication number
JPH066465Y2
JPH066465Y2 JP1989016670U JP1667089U JPH066465Y2 JP H066465 Y2 JPH066465 Y2 JP H066465Y2 JP 1989016670 U JP1989016670 U JP 1989016670U JP 1667089 U JP1667089 U JP 1667089U JP H066465 Y2 JPH066465 Y2 JP H066465Y2
Authority
JP
Japan
Prior art keywords
bare chip
terminal block
integrated circuit
hybrid integrated
assembly structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1989016670U
Other languages
English (en)
Other versions
JPH02108373U (ja
Inventor
公男 吉岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP1989016670U priority Critical patent/JPH066465Y2/ja
Publication of JPH02108373U publication Critical patent/JPH02108373U/ja
Application granted granted Critical
Publication of JPH066465Y2 publication Critical patent/JPH066465Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Casings For Electric Apparatus (AREA)
  • Multi-Conductor Connections (AREA)

Description

【考案の詳細な説明】 〔産業上の利用分野〕 本考案は、ベアチップを含む混成集積回路の組立構造に
関する。
〔従来の技術〕
混成集積回路は、その回路構成によりトランジスタ,抵
抗体などの個別部品の他に、半導体ICなどのベアチッ
プが回路基板上に実装される場合が多い、この場合に、
トランジスタ,抵抗体などの個別部品は面実装部品とし
てそれ自身がパッケージング,ないしは外装保護されて
いて通常の取扱いには何等問題はないのに対し、ベアチ
ップはそれ自身が外装保護されてないので機械的な外力
に弱く、また湿気等に対する耐環境性も低い。このため
に、ベアチップを回路基板上にむき出しに実装したまま
では、混成集積回路製品を取り扱う際に誤ってベアチッ
プに手が触れたり,物が当たったりするなどして外力が
加わると容易に不良化してしまうおそれがある。
そこで、従来ではベアチップに対しては、基板へ実装し
た後にジャンクションコートと呼ばれるゲル状のシリコ
ーン系樹脂材でベアチップの表面を覆い、さらにその外
周をシリコーンゴムで被覆するなどして機械的に保護し
ている。また、前記のコート材被覆だけでは保護が不十
分である場合には、必要によりさらにベアチップ,ない
し混成集積回路全体に保護用のケースを取付けるなどし
て対処している。
〔考案が解決しようとする課題〕
ところで、前記のようにベアチップに対して保護ケース
を用いた従来の混成集積回路の組立構造では、前記した
保護ケースが、回路基板上に取付けられる外部接続端子
の端子台とは別部品として作られており、したがって組
立部品点数が増加するのみならず、混成集積回路の組立
工程では基板に回路部品を実装した後、保護ケース,並
びに端子台を個別に取付ける必要があり、それだけ組立
工程が増して製品コストが高くなる。
本考案は上記の点にかんがみなされたものであり、ベア
チップに対する保護カバーの組立工程を増やすことな
く、少ない部品点数と少ない工程で製品を組み立てるこ
とができるようにした混成集積回路の組立構造を提供す
ることを目的とする。
〔課題を解決するための手段〕
上記課題を解決するために、本考案による組立構造で
は、回路部品の実装後に基板に取付けられる端子台に、
あらかじめベアチップ保護用カバーを一体成形し、該保
護用カバー内に位置するよう実装したベアチップが外表
面を樹脂によって被覆され前記保護用カバーに内蔵され
るものとする。
〔作用〕
上記の構成で、ベアチップは基板上での実装位置をあら
かじめ端子台の取付け位置の近傍に設定しておく。一
方、端子台は樹脂モールド品として作られたものであ
り、該端子台には外部接続端子の他に、当該端子台を回
路基板上の所定位置に取付けた状態で基板上に実装され
ている前記ベアチップの周囲を包囲するような保護カバ
ーが一体成形されている。
したがって回路基板上に各種回路部品を実装した後の端
子台の取付け工程で、前記構成の端子台を基板上に取付
けることにより、同時にベアチップが端子台に設けた保
護カバーで包囲されることになる。つまり端子台とベア
チップ保護用カバーとが一つの部品で共用されているの
で、保護カバー単独の部品,およびその組立工程が省略
できる。
また、一般にベアチップは比較的大きな電流を必要とす
ることから、前記のようにベアチップの実装位置を端子
台取付け位置の近傍に設定しておくことにより、外部接
続端子とベアチップとの間のインピーダンスを低めるこ
とができて回路特性面で好都合である。
〔実施例〕
第1図,第2図は本考案実施例の混成集積回路の組立構
造図、第3図は端子台を除いた回路基板の正面図、第4
図ないし第6図は端子台の構造図、第7図,第8図は端
子台の異なる実施例の構造図を示す。
各図において、1は金属絶縁基板ないし樹脂積層基板な
どを採用した回路基板、2,3は個別の面実装部品であ
るトランジスタ,抵抗体、4はICのベアチップ、5は
ベアチップ、5はベアチップ4を被覆するコート材、6
は端子台である。ここで、端子台6は樹脂モールド品と
して作られたものであり、端子台6には外部接続端子6a
がインサートされている他、前記したベアチップ4に対
する保護カバー6bが一体成形されている。なお、6cは端
子台6を基板1に結合する際の位置決め用突起である。
次に、図示実施例の混成集積回路の組立順序について説
明する。まず、回路基板1に対してトランジスタ2,抵
抗体3の個別部品,およびベアチップ4を所定の位置に
実装する。ここでトランジスタ2,抵抗体3は半田付け
結合され、ベアチップ4はその実装位置を端子台6の近
傍に定めた上で基板1に接着剤で固定し、さらにベアチ
ップ4の端子と基板1の回路配線との間がワイヤボンデ
ィングされる。続いてベアチップ4には外表面を覆って
ジャンクションコート材5が被覆される。
次に、前記構造の端子台6を基板1に対し所定の位置に
位置決めして接着剤で結合し、外部接続端子6aと回路と
の間を配線接続する。また、端子台6を基板上の所定位
置に取付けることにより、同時に端子台6に一体成形さ
れている保護カバー6bが実装済みのベアチップ4の周囲
を覆うことになる。
なお、端子台6は図示実施例の形状に限定されることは
なく、回路のレイアウトに応じてその形状を替えること
が可能である。また、端子台6に一体成形されたベアチ
ップ保護用カバー6bは、第4図,第5図に示した閉塞形
の他に、第7図,第8図に示した実施例のように保護カ
バー6bの一端面が開口(開口面を6dで示す)した形状と
して作り、端子台6を取付けた後にこの開口部6dより樹
脂を注入してベアチップを封止することもできる。
〔考案の効果〕
本考案による混成集積回路の組立構造は、以上説明した
ように構成されているので、次記の効果を奏する。
(1)単一部品で端子台とベアチップの保護カバーを共用
するよう、端子台にベアチップ保護用カバーを一体成形
したことにより、ベアチップに対する単独の保護カバ
ー,およびその組立工程が省略できて部品点数,組立工
程の削減、並びに混成集積回路の製品コスト低減化が図
れる。
(2)また、ICのベアチップは比較的大きな電流を必要
とするが、保護カバー付き端子台との関連でベアチップ
を端子台の近くに実装位置させることで、ベアチップと
外部接続端子との間のインピーダンスを低減できる利点
も得られる。
【図面の簡単な説明】
第1図は本考案実施例による混成集積回路の組立構造を
示す正面図、第2図は第1図の矢視II−II断面図、第3
図は端子台を除いた回路基板の正面図、第4図は端子台
の裏面図、第5図,第6図はそれぞれ第4図における矢
視V−V,VI−VI断面図、第7図は第4図と異なる実施例
の端子台の裏面図、第8図は第7図における矢視VIII−
VIII断面図である。図において、 1:回路基板、4:ベアチップ、6:端子台、6a:外部
接続端子、6b;保護カバー。

Claims (1)

    【実用新案登録請求の範囲】
  1. 【請求項1】回路基板上にベアチップを含む各種回路部
    品を実装し、さらに外部接続端子付きの端子台を取付け
    て構成した混成集積回路において、前記端子台にベアチ
    ップ保護用カバーを一体成形し、該保護用カバー内に位
    置するよう実装したベアチップが外表面を樹脂によって
    被覆され前記保護用カバーに内蔵されることを特徴とす
    る混成集積回路の組立構造。
JP1989016670U 1989-02-15 1989-02-15 混成集積回路の組立構造 Expired - Lifetime JPH066465Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1989016670U JPH066465Y2 (ja) 1989-02-15 1989-02-15 混成集積回路の組立構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1989016670U JPH066465Y2 (ja) 1989-02-15 1989-02-15 混成集積回路の組立構造

Publications (2)

Publication Number Publication Date
JPH02108373U JPH02108373U (ja) 1990-08-29
JPH066465Y2 true JPH066465Y2 (ja) 1994-02-16

Family

ID=31229800

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1989016670U Expired - Lifetime JPH066465Y2 (ja) 1989-02-15 1989-02-15 混成集積回路の組立構造

Country Status (1)

Country Link
JP (1) JPH066465Y2 (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62191190U (ja) * 1986-05-26 1987-12-04

Also Published As

Publication number Publication date
JPH02108373U (ja) 1990-08-29

Similar Documents

Publication Publication Date Title
KR0177395B1 (ko) 반도체소자를 칩 상태로 장착시켜서 된 전자회로 보드 및 그 제조방법
JP2000223645A (ja) 半導体装置
JP3842010B2 (ja) 複数基板を有する電子機器
JPH066465Y2 (ja) 混成集積回路の組立構造
US7151013B2 (en) Semiconductor package having exposed heat dissipating surface and method of fabrication
JPH10284873A (ja) 半導体集積回路装置およびicカードならびにその製造に用いるリードフレーム
JP2817712B2 (ja) 半導体装置及びその実装方法
JPS6239036A (ja) ハイブリツドic
JPS62235799A (ja) 混成集積回路装置
JPS62296541A (ja) 樹脂封止型半導体装置
JPH04206858A (ja) 半導体パッケージ
JPH1092771A (ja) 半導体装置の製造方法
JP3248117B2 (ja) 半導体装置
JP3535317B2 (ja) 半導体装置
KR0163214B1 (ko) 세라믹 기판을 이용한 집적회로 패키지 및 그의 제조방법
JP2583242Y2 (ja) 半導体装置
JPH0536274Y2 (ja)
JPH04252041A (ja) 混成集積回路の製造方法
JPH0739244Y2 (ja) 混成集積回路装置
JPH0497550A (ja) 半導体チップの封止構造
JP2554059Y2 (ja) 半導体装置の実装構造
JP2514430Y2 (ja) ハイブリッドic
JPH03255655A (ja) 半導体装置
JPS6127181Y2 (ja)
JPH0870057A (ja) ハイブリッドic