JPH066639A - 垂直輪郭強調回路 - Google Patents

Abstract

(57)【要約】 【目的】 垂直輪郭強調用の垂直差分信号を処理するた
めのスライサ＆リミッタ回路を集積回路化に適した構成
のものとすることにより、回路実装の小型化に加え、部
品点数の低減による、コストダウンを可能とする。 【構成】 ビデオ信号を１水平走査期間遅延させて１Ｈ
遅延ビデオ信号として出力する１Ｈ遅延手段と、前記ビ
デオ信号から前記１Ｈ遅延ビデオ信号を減算して差分信
号を得る減算手段と、前記差分信号をスライス及びリミ
ッタしてスライス及びリミッタ信号を出力するスライサ
及びリミッタ手段と、前記スライス及びリミッタ信号と
前記ビデオ信号とを加算する加算手段と、を備え、前記
スライサ及びリミッタ手段は、前記差分信号を第１のレ
ベルに制限する第１のリミッタ手段と、前記差分信号を
第２のレベルに制限する第２のリミッタ手段と、前記第
１のリミッタ手段の出力に応じた信号から前記第２のリ
ミッタ手段の出力を減算してスライスおよびリミッタ信
号を出力する演算手段と、を有する、ものとして構成さ
れる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、垂直輪郭強調回路に関
し、特に、集積回路化に適したビデオ信号処理回路に適
用するに好適な垂直輪郭強調回路に関する。

【０００２】

【従来の技術】図４は一般的な垂直輪郭強調回路の回路
図である。図４において示すように、ビデオ信号入力端
子１から入力さたビデオ入力信号は１Ｈ遅延回路２によ
り、ビデオ信号の１水平走査期間遅延されて減算器３に
与えられる。減算器３には、ビデオ信号入力端子１よ
り、ビデオ入力信号が与えられている。減算器３から
は、ビデオ入力信号から、これを１水平走査期間遅延さ
せた信号を減算した信号が、出力される。この出力は、
入力端子７を介して、スライサ＆リミッタ回路４に入力
される。スライサ＆リミッタ回路４の出力は、出力端子
８を介して加算器５に与えられる。加算器５は、ビデオ
信号入力端子１から入力されたビデオ入力信号に、スラ
イサ＆リミッタ回路４の出力を加算して、ビデオ信号出
力端子６に出力する。

【０００３】以上述べたような構成において、ビデオ信
号入力端子１から入力されたビデオ入力信号から、減算
器３において、遅延回路２３を介して得られた１水平走
査期間遅延されたビデオ入力信号（つまり１水平走査期
間前のビデオ入力信号）が減算される。その結果、ビデ
オ入力信号の垂直差分信号が得られる。この垂直差分信
号は、入力端子７を介して、スライサ＆リミッタ回路４
に与えられる。スライサ＆リミッタ回路４は、入力され
た垂直差分信号の正負方向に一定のレベル以上の信号を
スライスすると共にリミッタをかけ、レベル制限された
垂直差分信号を出力端子８を介して加算器５に出力す
る。加算器５は、ビデオ信号入力端子１からのビデオ入
力信号に垂直差分信号を加算して出力する。垂直方向に
差分がある場合には、これを強調された形でビデオ信号
出力端子６にビデオ出力信号が出力される。

【０００４】図５は、従来の直流電動機駆動回路に適用
されるスライサ＆リミッタ回路４の一具体例を示す回路
図である。図５において示すように、入力端子７からの
垂直差分信号は、増幅器１７で増幅され、増幅器出力線
１８に導出される。この信号はリミッタ９、１０に与え
られるが、リミッタ９にはバイアス回路１１からバイア
スＶ１が与えられている。リミッタ１０には、バイアス
回路１２から、バイアスＶ２が与えられている。リミッ
タ９、１０の出力信号は、それぞれ、コンデンサ１３、
１４を介して交流結合され、さらにコンデンサ１５を介
して増幅器入力線１９に送出される。増幅器入力線１９
の信号は、増幅器１６で増幅され、出力端子８に出力さ
れる。

【０００５】以上述べたような構成において、次にその
動作を図６の波形図に基づいて説明する。ちなみに、同
図（Ａ）はリミッタ９、１０の動作を示しており、同図
（Ｂ）は出力端子８の出力波形を示すものである。

【０００６】今、スライサ＆リミッタ回路４の入力端子
７から、例えば鋸状波形の信号が入力されているものと
する。リミッタ９はバイアス回路１１よりバイアスＶ１
が与えられている。このため、図６（Ａ）に示すよう
に、バイアスＶ１を中心に、リミッタレベルｌ１の範囲
の信号に制限された信号が得られる。一方、リミッタ１
０は、バイアス回路１２よりバイアスＶ２が与えられて
いる。このため、同図（Ａ）に示すように、バイアスＶ
２を中心にリミッタレベルｌ２の範囲の信号に制限され
た信号が得られる。これらの信号は、容量Ｃ１のコンデ
ンサ１３と容量Ｃ２のコンデンサ１４を介して交流的に
結合され、容量Ｃ３のコンデンサ１５を通じて交流信号
として出力される。このため、出力端子８からは、図６
（Ｂ）に示すような、バイアスＶ１、Ｖ２を中心にリミ
ッタレベルｌ１、ｌ２の範囲で切り取った交流信号が得
られる。

【０００７】以上のようにして得られた垂直方向の差分
信号を、ビデオ信号入力端子１からのビデオ入力信号に
加算器５により加算する。これにより、ビデオ信号出力
端子６からは、垂直方向の輪郭が強調されたビデオ出力
信号が得られる。

【０００８】

【発明が解決しようとする課題】従来の垂直輪郭強調回
路は以上のように構成されていたので、信号を交流的に
結合するために用いられるコンデンサ１３、１４、１５
の容量Ｃ１、Ｃ２、Ｃ３としては、例えば、０．１マイ
クロＦ以上の大容量のものを使用する必要がある。結果
として、回路を構成するに当たっては、ディスクリート
部品を使用せざるを得ず、集積回路化が困難で、回路部
品が増えてしまうという問題がある。このため、部品低
減に伴う実装面積の低減による装置の小型化や、コスト
ダウンが困難である。

【０００９】本発明は、上記に鑑みてなされたものが、
その目的は、垂直輪郭強調用の垂直差分信号を処理する
ためのスライス及びリミッタ回路を集積回路化に適した
構成のものとすることにより、回路実装の小型化に加え
部品点数の低減によるコストダウンの容易な垂直輪郭強
調回路を提供することにある。

【００１０】

【課題を解決するための手段】本発明の垂直輪郭強調回
路は、ビデオ信号を１水平走査期間遅延させて１Ｈ遅延
ビデオ信号として出力する１Ｈ遅延手段と、前記ビデオ
信号から前記１Ｈ遅延ビデオ信号を減算して差分信号を
得る減算手段と、前記差分信号をスライス及びリミッタ
してスライス及びリミッタ信号を出力するスライサ及び
リミッタ手段と、前記スライス及びリミッタ信号と前記
ビデオ信号とを加算する加算手段と、を備え、前記スラ
イサ及びリミッタ手段は、前記差分信号を第１のレベル
に制限する第１のリミッタ手段と、前記差分信号を第２
のレベルに制限する第２のリミッタ手段と、前記第１の
リミッタ手段の出力に応じた信号から前記第２のリミッ
タ手段の出力を減算してスライスおよびリミッタ信号を
出力する演算手段と、を有する、ものとして構成され
る。

【００１１】

【作用】１Ｈ遅延手段によりビデオ信号を１水平走査期
間遅延させる。これにより得られた１Ｈ遅延ビデオ信号
ともとのビデオ信号の差分信号を減算手段を通じて得
る。この差分信号を第１のリミッタ手段により第１のレ
ベルに制限すると共に、第２のリミッタ手段により第２
のレベルに制限する。演算手段により、前記第１のリミ
ッタ手段の出力から前記第２のリミッタ手段の出力を減
算してスライスおよびリミッタ信号を得る。この信号を
加算手段により前記ビデオ信号に加算することにより、
垂直輪郭強調されたビデオ信号を得る。

【００１２】

【実施例】以下、図面を参照しながら本発明の実施例を
説明する。

【００１３】図１は本発明の一実施例に係る垂直輪郭強
調回路に適用されるスライサ＆リミッタ回路４ａの回路
図である。図１において示すように、入力端子７から入
力された垂直差分信号は、リミッタ２６により、そのレ
ベルを２つの異なるレベルに制限され、リミッタ出力線
２３に出力される。これらの２つの出力はリミッタ２０
と増幅器２１に与えられる。増幅器２１の出力は増幅器
出力線２４に導出される。リミッタ２０の出力はリミッ
タ出力線２５に導出される。増幅器出力線２４、リミッ
タ出力線２５の信号は、増幅器２２で差動増幅され、出
力端子８に出力される。ちなみに、図１に示したスライ
サ＆リミッタ回路は図４と同様の構成に適用されること
になる。

【００１４】以上述べたような構成において、次に図２
の波形図に従ってその動作を説明する。ちなみに、図２
はリミッタ２６、リミッタ２０の動作を示すものであ
る。

【００１５】今、スライサ＆リミッタ回路４の入力端子
７から、例えば、鋸状波形の信号が入力されているもの
とする。この信号はリミッタ２６に入力され、図２にお
けるリミッタレベルｌ３の範囲の信号が抽出され、リミ
ッタ出力線２３に出力される。リミッタ２０は、リミッ
タ出力線２３の信号から、図２におけるリミッタレベル
ｌ４の範囲の信号を抽出して、リミッタ出力線２５に出
力する。一方、増幅器２１は、リミッタ出力線２３の信
号を、リミッタ２０と同じゲインで増幅して、増幅器出
力線２４に出力する。増幅器２２は、増幅器出力線２４
に出力された図２のリミッタレベルｌ３に制限された信
号から、リミッタ出力線２５に出力された図２のリミッ
タレベルｌ４に出力された信号を減算して、出力端子８
に出力する。その結果、出力端子８には図６（Ｂ）に示
すような出力信号、つまり垂直輪郭強調のための垂直差
分信号が得られる。

【００１６】以上のようにして得られた垂直方向の差分
信号を、図４におけるビデオ信号入力端子１からのビデ
オ入力信号に、加算器５において、加算する。これによ
り、ビデオ信号出力端子６からは、垂直方向の輪郭が強
調されたビデオ出力信号を得ることができる。

【００１７】図３は、図１におけるリミッタ２０及び増
幅器２１の詳細な構成を示す回路図である。図において
示すように、増幅器２１はトランジスタＴ１、Ｔ２、抵
抗Ｒ１、Ｒ２、定電流源Ｉ１、Ｉ２により構成される。
リミッタ２０は、トランジスタＴ３、Ｔ４、抵抗Ｒ３、
Ｒ４、Ｒ５、定電流源Ｉ３、Ｉ４で構成される。増幅器
２２において、増幅器出力線２４とリミッタ出力線２５
の直流レベルを合わせて、精度のよい減算を行なうため
に、増幅器２１が設けられる。増幅器２１の定数とリミ
ッタ２０の定数との関係は Ｒ１・Ｉ２＝Ｉ４（２・Ｒ３＋Ｒ４） ・・・（１） で決定される。そして、この時に、増幅器２１とリミッ
タ２０のゲインが同じになる。

【００１８】以上のように、演算増幅器を組み合わせ
て、スライス＆リミッタを構成して、垂直輪郭強調のた
めの垂直差分信号を処理するようにすることができる。
これにより、交流結合のためのコンデンサが不要とな
り、集積回路化に適した回路構成を実現することができ
る。

【００１９】なお、上記実施例ではリミッタ２６とリミ
ッタ２０とを直列に接続する構成を例示した。しかし、
並列に配置して、入力端子７からの垂直差分信号をそれ
ぞれに与えるような構成としても同様の効果を得ること
ができる。

【００２０】

【発明の効果】以上述べたように、本発明の垂直輪郭強
調回路によれば、大容量のコンデンサを用いることなく
スライス＆リミッタを構成することができ、これにより
回路の集積回路化が容易であり、回路実装の高密度化と
部品低減により装置の小型化と低コスト化が可能にな
る。

【図面の簡単な説明】

【図１】本発明の一実施例に係る垂直輪郭強調回路に用
いられるスライサ＆リミッタ回路の回路図である。

【図２】図１の構成の動作を説明するための波形図であ
る。

【図３】図１のリミッタ２０と増幅器２１の詳細な構成
を示す回路図である。

【図４】一般的な垂直輪郭強調回路の回路ブロック図で
ある。

【図５】従来の直流電動機駆動回路に適用されるスライ
サ＆リミッタ回路の回路図である。

【図６】図５の構成の動作を説明するための波形図であ
る。

【符号の説明】

１ ビデオ信号入力端子 ２ １Ｈ遅延回路 ３ 減算器 ４ スライサ＆リミッタ回路 ５ 加算器 ６ ビデオ信号出力端子 ７ 入力端子 ８ 出力端子 ９、２０、２６ リミッタ １１、１２ バイアス回路 １３、１４、１５ コンデンサ １６、１７、２１、２２ 増幅器 １８ 増幅器出力線 １９ 増幅器入力線 ２３ リミッタ出力線 ２４ 増幅器出力線 ２５ リミッタ出力線 ２７ スライサ＆リミッタ回路出力線

Claims (2)

【特許請求の範囲】
1. 【請求項１】ビデオ信号を１水平走査期間遅延させて１
   Ｈ遅延ビデオ信号として出力する１Ｈ遅延手段と、 前記ビデオ信号から前記１Ｈ遅延ビデオ信号を減算して
   差分信号を得る減算手段と、 前記差分信号をスライス及びリミッタしてスライス及び
   リミッタ信号を出力するスライサ及びリミッタ手段と、 前記スライス及びリミッタ信号と前記ビデオ信号とを加
   算する加算手段と、を備え、 前記スライサ及びリミッタ手段は、 前記差分信号を第１のレベルに制限する第１のリミッタ
   手段と、 前記差分信号を第２のレベルに制限する第２のリミッタ
   手段と、 前記第１のリミッタ手段の出力に応じた信号から前記第
   ２のリミッタ手段の出力を減算してスライスおよびリミ
   ッタ信号を出力する演算手段と、を有する、 ことを特徴とする垂直輪郭強調回路。
2. 【請求項２】前記スライサ及びリミッタ手段は、前記第
   １のリミッタ手段からの出力を増幅して、前記第１のリ
   ミッタ手段からの出力レベルと前記第２のリミッタ手段
   からの出力レベルとを合わせる、増幅器をさらに備え
   る、請求項１記載の垂直輪郭強調回路。