JPH0668190A - 機能テストプログラム生成システム - Google Patents
機能テストプログラム生成システムInfo
- Publication number
- JPH0668190A JPH0668190A JP4223906A JP22390692A JPH0668190A JP H0668190 A JPH0668190 A JP H0668190A JP 4223906 A JP4223906 A JP 4223906A JP 22390692 A JP22390692 A JP 22390692A JP H0668190 A JPH0668190 A JP H0668190A
- Authority
- JP
- Japan
- Prior art keywords
- delay
- delay time
- time difference
- signal propagation
- test program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【目的】 LSIの実機の機能テストに要する人手及び時
間を減少させる。 【構成】 MAX遅延結果保持部２及び MIN遅延結果保持
部３がそれぞれ保持する、各動作条件下での MAX遅延及
び MIN遅延のタイミングシミュレーション結果におい
て、 MAX遅延と MIN遅延との間に生じた遅延時間差が、
マージン値情報保持部４が保持する MAX遅延及び MIN遅
延の遅延時間差の製品規格上の許容値を超えない場合は
遅延時間差が生じる期間のテストパターンをストローブ
マスクした共用テストプログラム６を生成する一方、遅
延時間差が許容値を超えて動作エラーを生じさせる場合
は、その動作条件をエラーリスト７として出力する。
間を減少させる。 【構成】 MAX遅延結果保持部２及び MIN遅延結果保持
部３がそれぞれ保持する、各動作条件下での MAX遅延及
び MIN遅延のタイミングシミュレーション結果におい
て、 MAX遅延と MIN遅延との間に生じた遅延時間差が、
マージン値情報保持部４が保持する MAX遅延及び MIN遅
延の遅延時間差の製品規格上の許容値を超えない場合は
遅延時間差が生じる期間のテストパターンをストローブ
マスクした共用テストプログラム６を生成する一方、遅
延時間差が許容値を超えて動作エラーを生じさせる場合
は、その動作条件をエラーリスト７として出力する。
Description
【０００１】
【産業上の利用分野】本発明は、LSI 設計工程に含まれ
る機能テストプログラム生成システムに関する。
る機能テストプログラム生成システムに関する。
【０００２】
【従来の技術】図３は従来の機能テストプログラム生成
システムの構成を示すブロック図である。シミュレーシ
ョン実行部１は、製品規格値の動作条件から、動作温
度，使用プロセス，電源電圧等の条件を変化させた各動
作条件下でのタイミングシミュレーションを行い、製品
規格の許容範囲内で最大の遅延時間を設定した場合のシ
ミュレーション結果を MAX遅延結果保持部２が保持し、
製品規格の許容範囲内で最小の遅延時間を設定した場合
のシミュレーション結果を MIN遅延結果保持部３が保持
する。
システムの構成を示すブロック図である。シミュレーシ
ョン実行部１は、製品規格値の動作条件から、動作温
度，使用プロセス，電源電圧等の条件を変化させた各動
作条件下でのタイミングシミュレーションを行い、製品
規格の許容範囲内で最大の遅延時間を設定した場合のシ
ミュレーション結果を MAX遅延結果保持部２が保持し、
製品規格の許容範囲内で最小の遅延時間を設定した場合
のシミュレーション結果を MIN遅延結果保持部３が保持
する。
【０００３】テストパターンジェネレータ（ TPGと略記
する）実行部５は、 MAX遅延結果保持部２が保持するデ
ータから MAX遅延用テストプログラム８を生成するとと
もに、 MIN遅延結果保持部３が保持するデータから MIN
遅延用テストプログラム９を生成する。
する）実行部５は、 MAX遅延結果保持部２が保持するデ
ータから MAX遅延用テストプログラム８を生成するとと
もに、 MIN遅延結果保持部３が保持するデータから MIN
遅延用テストプログラム９を生成する。
【０００４】LSI実機における信号伝搬遅延を検証する
機能テストは、実機テストでの動作条件に対応する動作
条件下で実行したタイミングシミュレーションの結果、
TPG実行部５により生成された MAX遅延用テストプログ
ラム８と MIN遅延用テストプログラム９との２つのプロ
グラムをそれぞれ使用した機能テストを２回行う。
機能テストは、実機テストでの動作条件に対応する動作
条件下で実行したタイミングシミュレーションの結果、
TPG実行部５により生成された MAX遅延用テストプログ
ラム８と MIN遅延用テストプログラム９との２つのプロ
グラムをそれぞれ使用した機能テストを２回行う。
【０００５】
【発明が解決しようとする課題】従来の機能テストプロ
グラム生成システムは以上のような構成であるので、製
品規格値の動作条件から、動作温度，使用プロセス，電
源電圧等の動作条件を変化させ、 MAX遅延及び MIN遅延
のタイミングシミュレーションを行い、各遅延条件ごと
の結果を個々に TPG処理し、実機テストでの動作条件に
合わせた MAX遅延用及び MIN遅延用の２つのテストプロ
グラムを別々に使用して機能テストを２回行うため、実
機の機能テストに多くの人手と時間を要するという問題
がある。
グラム生成システムは以上のような構成であるので、製
品規格値の動作条件から、動作温度，使用プロセス，電
源電圧等の動作条件を変化させ、 MAX遅延及び MIN遅延
のタイミングシミュレーションを行い、各遅延条件ごと
の結果を個々に TPG処理し、実機テストでの動作条件に
合わせた MAX遅延用及び MIN遅延用の２つのテストプロ
グラムを別々に使用して機能テストを２回行うため、実
機の機能テストに多くの人手と時間を要するという問題
がある。
【０００６】本発明はこのような問題点を解決するため
になされたものであって、最大遅延及び最小遅延共用の
機能テストプログラムを生成することにより、実機の機
能テストに要する人手及び時間が大幅に減少する機能テ
ストプログラム生成システムの提供を目的とする。
になされたものであって、最大遅延及び最小遅延共用の
機能テストプログラムを生成することにより、実機の機
能テストに要する人手及び時間が大幅に減少する機能テ
ストプログラム生成システムの提供を目的とする。
【０００７】
【課題を解決するための手段】本発明に係る機能テスト
プログラム生成システムは、最大遅延及び最小遅延を設
定したタイミングシミュレーションの結果、遅延時間差
が生じた信号伝搬期間において、生じた遅延時間差が、
予め記憶している許容値を超えない場合は、遅延時間差
が生じる伝搬期間のテストパターンと、実回路での信号
伝搬パターンとを比較しない機能テストプログラムを生
成する一方、遅延時間差が許容値を超える動作エラーを
生じさせる場合は、動作エラーを生じさせる動作条件を
出力する。
プログラム生成システムは、最大遅延及び最小遅延を設
定したタイミングシミュレーションの結果、遅延時間差
が生じた信号伝搬期間において、生じた遅延時間差が、
予め記憶している許容値を超えない場合は、遅延時間差
が生じる伝搬期間のテストパターンと、実回路での信号
伝搬パターンとを比較しない機能テストプログラムを生
成する一方、遅延時間差が許容値を超える動作エラーを
生じさせる場合は、動作エラーを生じさせる動作条件を
出力する。
【０００８】
【作用】本発明に係る機能テストプログラム生成システ
ムは、各動作条件下での最大遅延及び最小遅延を設定し
たタイミングシミュレーションを実行して得られる信号
伝搬のテストパターンにおいて、最大遅延時間と最小遅
延時間とに遅延時間差が生じている信号伝搬期間の遅延
時間差が、予め記憶している遅延時間差の許容値を超え
ない場合は、この信号伝搬期間のテストパターンと、タ
イミングシミュレーション時に模擬回路に入力した入力
信号列を実回路に入力して得られる信号伝搬パターンと
を比較しない機能プログラムを生成する。また、遅延時
間差が許容値を超えて動作エラーを生じさせる場合は、
動作エラーを生じさせる動作条件を出力する。
ムは、各動作条件下での最大遅延及び最小遅延を設定し
たタイミングシミュレーションを実行して得られる信号
伝搬のテストパターンにおいて、最大遅延時間と最小遅
延時間とに遅延時間差が生じている信号伝搬期間の遅延
時間差が、予め記憶している遅延時間差の許容値を超え
ない場合は、この信号伝搬期間のテストパターンと、タ
イミングシミュレーション時に模擬回路に入力した入力
信号列を実回路に入力して得られる信号伝搬パターンと
を比較しない機能プログラムを生成する。また、遅延時
間差が許容値を超えて動作エラーを生じさせる場合は、
動作エラーを生じさせる動作条件を出力する。
【０００９】
【実施例】以下、本発明をその実施例を示す図に基づい
て説明する。図１は本発明に係る機能テストプログラム
生成システム（本発明システムという）のブロック図で
ある。シミュレーション実行部１は、製品規格値の動作
条件から、動作温度，使用プロセス，電源電圧等の条件
を変化させた各動作条件下でのタイミングシミュレーシ
ョンを行い、製品規格の許容範囲内で最大の遅延時間を
設定した場合のシミュレーション結果を MAX遅延結果保
持部２が保持し、製品規格の許容範囲内で最小の遅延時
間を設定した場合のシミュレーション結果を MIN遅延結
果保持部３が保持する。
て説明する。図１は本発明に係る機能テストプログラム
生成システム（本発明システムという）のブロック図で
ある。シミュレーション実行部１は、製品規格値の動作
条件から、動作温度，使用プロセス，電源電圧等の条件
を変化させた各動作条件下でのタイミングシミュレーシ
ョンを行い、製品規格の許容範囲内で最大の遅延時間を
設定した場合のシミュレーション結果を MAX遅延結果保
持部２が保持し、製品規格の許容範囲内で最小の遅延時
間を設定した場合のシミュレーション結果を MIN遅延結
果保持部３が保持する。
【００１０】マージン値情報保持部４は、製品規格上許
容される最大遅延と最小遅延との遅延時間差をマージン
値として保持している。テストパターンジェネレータ
（ TPGと略記する）実行部５は、 MAX遅延結果保持部２
が保持するデータと、 MIN遅延結果保持部３が保持する
データとを比較して、これらの間に遅延時間差が生じる
期間における遅延時間差がマージン値情報保持部４に保
持されるマージン値を超えない場合は、遅延時間差が生
じる期間のテストパターンをストローブマスクした MAX
遅延及び MIN遅延の共用テストプログラム６を生成する
一方、遅延時間差がマージン値を超える場合は動作エラ
ーを生じさせる動作条件をエラーリスト７として出力す
る。
容される最大遅延と最小遅延との遅延時間差をマージン
値として保持している。テストパターンジェネレータ
（ TPGと略記する）実行部５は、 MAX遅延結果保持部２
が保持するデータと、 MIN遅延結果保持部３が保持する
データとを比較して、これらの間に遅延時間差が生じる
期間における遅延時間差がマージン値情報保持部４に保
持されるマージン値を超えない場合は、遅延時間差が生
じる期間のテストパターンをストローブマスクした MAX
遅延及び MIN遅延の共用テストプログラム６を生成する
一方、遅延時間差がマージン値を超える場合は動作エラ
ーを生じさせる動作条件をエラーリスト７として出力す
る。
【００１１】LSI実機における信号伝搬遅延を検証する
機能テストは、実機テストでの動作条件に対応する動作
条件下で実行したタイミングシミュレーションの結果、
TPG実行部５により生成された共用テストプログラム６
を使用して機能テストを行う。
機能テストは、実機テストでの動作条件に対応する動作
条件下で実行したタイミングシミュレーションの結果、
TPG実行部５により生成された共用テストプログラム６
を使用して機能テストを行う。
【００１２】以上のような構成の本発明システムによる
機能テストプログラム生成の手順を図２に示すフローチ
ャートに基づいて説明する。なお、図中、 MAX遅延シミ
ュレーション結果の時刻ｔにおけるサンプル信号値をMa
x(t)、 MIN遅延シミュレーション結果の時刻ｔにおける
サンプル信号値をMin(t)、マージン値をＭとする。
機能テストプログラム生成の手順を図２に示すフローチ
ャートに基づいて説明する。なお、図中、 MAX遅延シミ
ュレーション結果の時刻ｔにおけるサンプル信号値をMa
x(t)、 MIN遅延シミュレーション結果の時刻ｔにおける
サンプル信号値をMin(t)、マージン値をＭとする。
【００１３】TPG実行部５は、各動作条件下で、最大遅
延及び最小遅延を設定してシミュレーション実行部１に
より実行されたタイミングシミュレーションの結果、 M
AX遅延結果保持部２が保持する信号伝搬のテストパター
ンと、 MIN遅延結果保持部３が保持する信号伝搬のテス
トパターンとからMax(t)，Min(t)を抽出し(S1)、Max(t)
とMin(t)とでサンプル信号値が不一致になる時刻ｔがあ
るか否かを判定し(S2)、不一致になる時刻ｔがない場合
は MAX遅延及び MIN遅延の遅延時間に時間差がないので
サンプル信号値をそのままテストパターンとして出力す
る(S3)。
延及び最小遅延を設定してシミュレーション実行部１に
より実行されたタイミングシミュレーションの結果、 M
AX遅延結果保持部２が保持する信号伝搬のテストパター
ンと、 MIN遅延結果保持部３が保持する信号伝搬のテス
トパターンとからMax(t)，Min(t)を抽出し(S1)、Max(t)
とMin(t)とでサンプル信号値が不一致になる時刻ｔがあ
るか否かを判定し(S2)、不一致になる時刻ｔがない場合
は MAX遅延及び MIN遅延の遅延時間に時間差がないので
サンプル信号値をそのままテストパターンとして出力す
る(S3)。
【００１４】ステップS2の判定の結果、サンプル信号値
が不一致になる時刻ｔがある場合、不一致になる時刻ｔ
の MAX遅延及び MIN遅延の遅延時間差がマージン値Ｍ以
下であるか否かを判定する(S4)。
が不一致になる時刻ｔがある場合、不一致になる時刻ｔ
の MAX遅延及び MIN遅延の遅延時間差がマージン値Ｍ以
下であるか否かを判定する(S4)。
【００１５】不一致期間の遅延時間差がマージン値Ｍ以
下の場合、実機の出力パターンと、遅延時間差がマージ
ン値以下である不一致期間のテストパターンとを比較し
て実機の機能を検証する必要がないので、不一致期間の
テストパターンをストローブマスクしたテストパターン
を出力する(S5)。
下の場合、実機の出力パターンと、遅延時間差がマージ
ン値以下である不一致期間のテストパターンとを比較し
て実機の機能を検証する必要がないので、不一致期間の
テストパターンをストローブマスクしたテストパターン
を出力する(S5)。
【００１６】一方、ステップS4の判定の結果、不一致期
間の遅延時間差がマージン値Ｍを超える場合は論理動作
エラーを生じるので、その時のタイミングシミュレーシ
ョンにおける動作条件をエラーリストとして出力する(S
6)。
間の遅延時間差がマージン値Ｍを超える場合は論理動作
エラーを生じるので、その時のタイミングシミュレーシ
ョンにおける動作条件をエラーリストとして出力する(S
6)。
【００１７】
【発明の効果】以上のように、本発明システムは、最大
遅延及び最小遅延で共用の機能テストプログラムを生成
するとともに、動作エラーを生じさせる動作条件をエラ
ーとして出力するので、実回路の機能テストに要する人
手及び時間を大幅に減少させるという優れた効果を奏す
る。
遅延及び最小遅延で共用の機能テストプログラムを生成
するとともに、動作エラーを生じさせる動作条件をエラ
ーとして出力するので、実回路の機能テストに要する人
手及び時間を大幅に減少させるという優れた効果を奏す
る。
【図１】本発明システムのブロック図である。
【図２】本発明システムによる機能テストプログラムの
生成手順を示すフローチャートである。
生成手順を示すフローチャートである。
【図３】従来の機能テストプログラム生成システムのブ
ロック図である。
ロック図である。
１ シミュレーション実行部 ２ MAX遅延結果保持部 ３ MIN遅延結果保持部 ４ マージン値情報保持部 ５ TPG実行部 ６ 共用テストプログラム ７ エラーリスト
Claims (1)
- 【請求項１】 入力信号列を模擬回路に与え、各動作条
件下での回路構成要素それぞれの最大遅延及び最小遅延
を設定したタイミングシミュレーションを実行した結
果、期待される信号伝搬パターンとして得られたテスト
パターンと、前記入力信号列を実回路に入力した結果得
られる該実回路での信号伝搬パターンとを比較して、該
実回路における信号伝搬遅延が仕様を満足しているか否
かを検証すべき機能テストプログラムを生成するシステ
ムにおいて、最大遅延時及び最小遅延時における遅延時
間差の許容値を記憶する手段と、最大遅延時と最小遅延
時とのタイミングシミュレーションで遅延時間差が生じ
る信号伝搬期間での最大遅延時と最小遅延時との遅延時
間差が前記許容値を超えない場合は、該信号伝搬期間に
おけるテストパターンと該信号伝搬期間における実回路
での信号伝搬パターンとを比較しない機能テストプログ
ラムを生成する手段と、前記遅延時間差が前記許容値を
超えて動作エラーを生じさせる場合は、該動作エラーを
生じさせる動作条件を出力する手段とを備えたことを特
徴とする機能テストプログラム生成システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4223906A JP2939571B2 (ja) | 1992-08-24 | 1992-08-24 | 機能テストプログラム生成システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4223906A JP2939571B2 (ja) | 1992-08-24 | 1992-08-24 | 機能テストプログラム生成システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0668190A true JPH0668190A (ja) | 1994-03-11 |
| JP2939571B2 JP2939571B2 (ja) | 1999-08-25 |
Family
ID=16805567
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4223906A Expired - Lifetime JP2939571B2 (ja) | 1992-08-24 | 1992-08-24 | 機能テストプログラム生成システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2939571B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7208441B1 (ja) * | 2021-12-22 | 2023-01-18 | 三菱電機株式会社 | Ｆａ制御テスト支援プログラム、ｆａ制御テスト支援装置、ｆａ制御テスト支援方法及びｆａ制御テスト支援システム |
-
1992
- 1992-08-24 JP JP4223906A patent/JP2939571B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7208441B1 (ja) * | 2021-12-22 | 2023-01-18 | 三菱電機株式会社 | Ｆａ制御テスト支援プログラム、ｆａ制御テスト支援装置、ｆａ制御テスト支援方法及びｆａ制御テスト支援システム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2939571B2 (ja) | 1999-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6615379B1 (en) | Method and apparatus for testing a logic device | |
| US5996099A (en) | Method and apparatus for automatically testing electronic components in parallel utilizing different timing signals for each electronic component | |
| JP3056026B2 (ja) | 論理シミュレーション方法 | |
| US8271915B1 (en) | One-pass method for implementing a flexible testbench | |
| JPH0668190A (ja) | 機能テストプログラム生成システム | |
| US6246971B1 (en) | Testing asynchronous circuits | |
| US6879927B1 (en) | Communication interface for virtual IC tester | |
| US20050038640A1 (en) | Method and apparatus for automatically testing the design of a simulated integrated circuit | |
| JP2803369B2 (ja) | 対話型システムの検査方法 | |
| JP3150032B2 (ja) | 遅延故障テストパターン発生方法 | |
| JPH0439627B2 (ja) | ||
| JPH11237440A (ja) | 集積回路テスト用データ作成方法及び装置 | |
| JPS61240173A (ja) | 検査入力自動生成システム | |
| JP2001067241A (ja) | 情報処理装置の試験方式 | |
| JP2865118B2 (ja) | Ｉｃテスタおよびテストパタン最適化方法 | |
| JPH0926986A (ja) | テストパタン生成方法及び遅延検証方法 | |
| JPH11338727A (ja) | 情報処理装置の試験方法 | |
| JPH0377079A (ja) | 半導体検査装置 | |
| JPS58148977A (ja) | 論理回路試験方式 | |
| JPH1144739A (ja) | Ｉｃ試験装置 | |
| JPH05143665A (ja) | 定型回路の検証データ自動生成システム | |
| JPH04271437A (ja) | テストパタン生成方式 | |
| JPH10197608A (ja) | 半導体回路 | |
| WO1999027472A1 (en) | Method and apparatus for automatically testing the design of a simulated integrated circuit | |
| JPH06294844A (ja) | ディジタル回路のテスト装置 |