JPH0673379B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH0673379B2 JPH0673379B2 JP58218924A JP21892483A JPH0673379B2 JP H0673379 B2 JPH0673379 B2 JP H0673379B2 JP 58218924 A JP58218924 A JP 58218924A JP 21892483 A JP21892483 A JP 21892483A JP H0673379 B2 JPH0673379 B2 JP H0673379B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- metal
- transparent conductive
- semiconductor device
- transparent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は液晶と組み合わせて画像表示装置を構成する半
導体装置に関するものである。
導体装置に関するものである。
従来例の構成とその問題点 第１図はスイッチングMISトランジスタ１と液晶セル２
よりなる単位絵素を走査線４と信号線５で相互接続して
２次元のマトリクスを構成した画像表示装置の等価回路
である。走査線４に走査パルスを印加して横方向にMOS
トランジスタ１をonさせ信号端子群（yj，yj+1…）より
映像信号電圧を液晶セル２に書き込ませる。ついで縦方
向（xi，xi+1，…）に走査パルスを順次走査して画像表
示機能が与えられる。映像信号に対応して液晶セル２に
書き込まれた電荷は次なる書込み時までMISトランジス
タ１のoff抵抗と液晶セルの抵抗を通して放電していく
が、その放電の時定数が書き込み速度（1/60秒）より十
分長ければテレビ画像を表示できる。液晶セル２よりも
十分大きな容量を有する補助容量３をMISトランジスタ
１の負荷として接地線６との間に付加することが多いの
は上述の理由による。なお、共通電極７を例えば6Vに固
定し、映像信号電圧を書き込みの毎度に０〜6Vと６〜12
Vで切換えることにより液晶セル２は交流駆動となる。
よりなる単位絵素を走査線４と信号線５で相互接続して
２次元のマトリクスを構成した画像表示装置の等価回路
である。走査線４に走査パルスを印加して横方向にMOS
トランジスタ１をonさせ信号端子群（yj，yj+1…）より
映像信号電圧を液晶セル２に書き込ませる。ついで縦方
向（xi，xi+1，…）に走査パルスを順次走査して画像表
示機能が与えられる。映像信号に対応して液晶セル２に
書き込まれた電荷は次なる書込み時までMISトランジス
タ１のoff抵抗と液晶セルの抵抗を通して放電していく
が、その放電の時定数が書き込み速度（1/60秒）より十
分長ければテレビ画像を表示できる。液晶セル２よりも
十分大きな容量を有する補助容量３をMISトランジスタ
１の負荷として接地線６との間に付加することが多いの
は上述の理由による。なお、共通電極７を例えば6Vに固
定し、映像信号電圧を書き込みの毎度に０〜6Vと６〜12
Vで切換えることにより液晶セル２は交流駆動となる。
さて第２図はアモルファスシリコン（以下ａ−Siと略
す）を半導体材料とするMISトランジスタをスイッチン
グ素子として集積化した場合の単位絵素の平面図を示
し、第３図は第２図のＡ−Ａ′線上の要部断面図を示
す。その製造方法は以下に述べる通りである。
す）を半導体材料とするMISトランジスタをスイッチン
グ素子として集積化した場合の単位絵素の平面図を示
し、第３図は第２図のＡ−Ａ′線上の要部断面図を示
す。その製造方法は以下に述べる通りである。
透明性絶縁基板例えばガラス板８の一主面上に第１の透
明導電層９を全面にまたは選択的に形成し、ついで全面
に透明性絶縁層例えば酸化シリコン10を被着する。そし
てMISトランジスタのゲートを構成するとともに走査線
をも構成し例えばモリブデンよりなる第１の金属層４
と、透明導電層よりなる絵素電極11を酸化シリコン層10
上に選択的に形成する。つぎにSiH4系ガスを主成分とす
るグロー放電分解によって例えばSi3N4よりなるゲート
絶縁層12と不純物をほとんど含まないａ−Si層を全面に
堆積し、島状のａ−Si層13を形成し、絵素電極11上のSi
3N4層12に開口部14を形成する。そして図示はしないが
同時に絵素部より遠く離れた領域で走査線４上のSi3N4
層にも開口部を形成する。その後、島状のａ−Si層13上
でゲート金属層４と一部重なりあう一対の金属層を例え
ばアルミニウムで選択的に形成する。その一方は映像信
号線５を構成し、もう一方は前記開口部14を含んで形成
され、MISトランジスタ１と絵素電極11との接続線15を
構成する。図示はしないが第２の金属層5,15の形成時に
先述したように走査線４への取出し電極も形成される。
明導電層９を全面にまたは選択的に形成し、ついで全面
に透明性絶縁層例えば酸化シリコン10を被着する。そし
てMISトランジスタのゲートを構成するとともに走査線
をも構成し例えばモリブデンよりなる第１の金属層４
と、透明導電層よりなる絵素電極11を酸化シリコン層10
上に選択的に形成する。つぎにSiH4系ガスを主成分とす
るグロー放電分解によって例えばSi3N4よりなるゲート
絶縁層12と不純物をほとんど含まないａ−Si層を全面に
堆積し、島状のａ−Si層13を形成し、絵素電極11上のSi
3N4層12に開口部14を形成する。そして図示はしないが
同時に絵素部より遠く離れた領域で走査線４上のSi3N4
層にも開口部を形成する。その後、島状のａ−Si層13上
でゲート金属層４と一部重なりあう一対の金属層を例え
ばアルミニウムで選択的に形成する。その一方は映像信
号線５を構成し、もう一方は前記開口部14を含んで形成
され、MISトランジスタ１と絵素電極11との接続線15を
構成する。図示はしないが第２の金属層5,15の形成時に
先述したように走査線４への取出し電極も形成される。
画像表示装置を得るためには上記した半導体装置の表面
に例えばポリイミド薄膜を塗布し、キュアした後に配向
処理を行ない、一主面上に透明導電層７を被着されたガ
ラス板16と上記半導体装置との間に液晶17を充填し、さ
らに上下に偏光板18を配置すればよい。
に例えばポリイミド薄膜を塗布し、キュアした後に配向
処理を行ない、一主面上に透明導電層７を被着されたガ
ラス板16と上記半導体装置との間に液晶17を充填し、さ
らに上下に偏光板18を配置すればよい。
ａ−Si層13とソース・ドレイン配線5,15との間のオーミ
ック性を改善するためにはドナまたはアクセプタとなる
例えば燐あるいは硼素を含んだａ−Si層をそれらの間に
介在させれば十分である。
ック性を改善するためにはドナまたはアクセプタとなる
例えば燐あるいは硼素を含んだａ−Si層をそれらの間に
介在させれば十分である。
さて上述した半導体装置においてゲート金属層４として
モリブデンを取上げたが、この他にもクロム，ニクロム
などを用いた例が公知である。ゲート金属層４は走査線
をも兼用するので抵抗値は低い程よく、1500Åの膜厚で
は被着方法にもよるが上述した金属では１〜10Ω／□の
抵抗値が得られ実用上支障ない。しかしながらモリブデ
ンは酸化性の酸例えば硝酸には極めて溶け易く、モリブ
デンを導入した以降の工程ではレジスト除去や洗浄工程
には発煙硝酸が使えない制約が生じる。たとえモリブデ
ンが露出していない工程でもゲート絶縁層12のピンホー
ルを通してモリブデンが局所的に消失するので画像表示
装置としては致命的な線欠陥の原因となる欠点がある。
またクロムやニクロムは表面は薄い酸化膜が生じ易く不
働態として作用するので化学的に安定である。しかしこ
の安定な酸化膜の存在が外部への取り出し配線形成時に
大きな支障をきたす。
モリブデンを取上げたが、この他にもクロム，ニクロム
などを用いた例が公知である。ゲート金属層４は走査線
をも兼用するので抵抗値は低い程よく、1500Åの膜厚で
は被着方法にもよるが上述した金属では１〜10Ω／□の
抵抗値が得られ実用上支障ない。しかしながらモリブデ
ンは酸化性の酸例えば硝酸には極めて溶け易く、モリブ
デンを導入した以降の工程ではレジスト除去や洗浄工程
には発煙硝酸が使えない制約が生じる。たとえモリブデ
ンが露出していない工程でもゲート絶縁層12のピンホー
ルを通してモリブデンが局所的に消失するので画像表示
装置としては致命的な線欠陥の原因となる欠点がある。
またクロムやニクロムは表面は薄い酸化膜が生じ易く不
働態として作用するので化学的に安定である。しかしこ
の安定な酸化膜の存在が外部への取り出し配線形成時に
大きな支障をきたす。
先述したように絵素部より遠く離れた領域で走査線４の
表面は、Si3N4の食刻液あるいは食刻ガスおよびレジス
トを除去するための発煙硝酸もしくはO2プラズマにされ
される結果、不働態としての薄い酸化膜が形成される。
したがって取り出し電極を構成する金属は、この薄い酸
化膜を経由してクロム，ニクロムなどの走査線に接触す
ることになる。そのため400〜500℃以上の加熱処理を施
さない限り接触抵抗は不安定でかつ高くなりMISトラン
ジスタの動作が不確実となり画像表示装置としての機能
が得られない。一方、グロー放電堆積によるａ−Siは作
製条件にもよるが、概ね300℃以上の加熱を行なうとダ
ングリングボンドを補償する水素が離脱して半導体材料
としての膜質が大幅に低下する。
表面は、Si3N4の食刻液あるいは食刻ガスおよびレジス
トを除去するための発煙硝酸もしくはO2プラズマにされ
される結果、不働態としての薄い酸化膜が形成される。
したがって取り出し電極を構成する金属は、この薄い酸
化膜を経由してクロム，ニクロムなどの走査線に接触す
ることになる。そのため400〜500℃以上の加熱処理を施
さない限り接触抵抗は不安定でかつ高くなりMISトラン
ジスタの動作が不確実となり画像表示装置としての機能
が得られない。一方、グロー放電堆積によるａ−Siは作
製条件にもよるが、概ね300℃以上の加熱を行なうとダ
ングリングボンドを補償する水素が離脱して半導体材料
としての膜質が大幅に低下する。
発明の目的 本発明は上記問題点に鑑みなされたもので、走査線と取
り出し配線との接触抵抗を加熱処理なしで低く確実なも
のとすることを目的とする。また、本発明は走査線の抵
抗を低くならしめることにある。
り出し配線との接触抵抗を加熱処理なしで低く確実なも
のとすることを目的とする。また、本発明は走査線の抵
抗を低くならしめることにある。
発明の構成 本発明の要点は、半導体素子の特性を決定するゲート電
極材としての金属シリサイドと、低抵抗のための走査線
材としてのクロムの導入にあり、第４図とともに本発明
の実施例について説明する。
極材としての金属シリサイドと、低抵抗のための走査線
材としてのクロムの導入にあり、第４図とともに本発明
の実施例について説明する。
実施例の説明 第４図は本発明の一実施例にかかる画像表示装置の要部
断面図を示し、従来例である第３図との違いはMISトラ
ンジスタのゲート電極を構成するとともに走査線をも構
成する金属層がクロム19とモリブデンシリサイド20の２
層で置き換えられていることであり、その他の構造なら
びに製造法は第３図で述べたとおりである。耐酸性，耐
弗酸性を有する金属シリサイド例えばモリブデン，タン
タルあるいはタングステンシリサイドは主としてスパッ
タ蒸着で形成されるが、1000℃程度の熱処理を与えなけ
れば膜厚500Åで100〜200Ω／□のシート抵抗値を有す
る。しかしながら1000Åの膜厚を有するクロム19上に10
00Åの膜厚を有するモリブデンシリサイド20を被着する
とシート抵抗値は３〜４Ω／□と２桁近く低下するの
で、走査線の抵抗値としては十分低いものである。なお
クロムは不働態を生じ易いのでクロムの蒸着後ただち
に、好ましくは連続蒸着で金属シリサイドを被着すべき
である。
断面図を示し、従来例である第３図との違いはMISトラ
ンジスタのゲート電極を構成するとともに走査線をも構
成する金属層がクロム19とモリブデンシリサイド20の２
層で置き換えられていることであり、その他の構造なら
びに製造法は第３図で述べたとおりである。耐酸性，耐
弗酸性を有する金属シリサイド例えばモリブデン，タン
タルあるいはタングステンシリサイドは主としてスパッ
タ蒸着で形成されるが、1000℃程度の熱処理を与えなけ
れば膜厚500Åで100〜200Ω／□のシート抵抗値を有す
る。しかしながら1000Åの膜厚を有するクロム19上に10
00Åの膜厚を有するモリブデンシリサイド20を被着する
とシート抵抗値は３〜４Ω／□と２桁近く低下するの
で、走査線の抵抗値としては十分低いものである。なお
クロムは不働態を生じ易いのでクロムの蒸着後ただち
に、好ましくは連続蒸着で金属シリサイドを被着すべき
である。
なお、クロム19とモリブデンシリサイド20よりなるゲー
ト電極は、クロム，金属シリサイドの蒸着後、金属シリ
サイド，クロムを順次選択エッチングすることにより形
成されるが、クロムはエッチングの薬品に安定な金属で
ありアンダーカット等の異常なエッチングは生じない。
そして、クロムは耐熱性が高く、Si3N4からなる透明ゲ
ート絶縁層12形成時の熱処理にも表面変質がなくゲート
電極上に形成されるゲート絶縁層12の膜質も良好でゲー
ト電極と他の配線の短絡等が生じにくく、本発明は信頼
性の高い非晶質MISトランジスタの製造方法を得ること
が可能となる。
ト電極は、クロム，金属シリサイドの蒸着後、金属シリ
サイド，クロムを順次選択エッチングすることにより形
成されるが、クロムはエッチングの薬品に安定な金属で
ありアンダーカット等の異常なエッチングは生じない。
そして、クロムは耐熱性が高く、Si3N4からなる透明ゲ
ート絶縁層12形成時の熱処理にも表面変質がなくゲート
電極上に形成されるゲート絶縁層12の膜質も良好でゲー
ト電極と他の配線の短絡等が生じにくく、本発明は信頼
性の高い非晶質MISトランジスタの製造方法を得ること
が可能となる。
また、ａ−Si層13とソース・ドレイン配線5,15との間に
シリコンを主成分としドナまたはアクセプタとなる不純
物を含む非晶質半導体層を介在させてオーミック性を改
善させてもよい。さらに、透明導電層９と絵素電極11と
が全面に形成された透明絶縁層10を介して補助容量３を
形成することもできる。走査線あるいは信号線５との間
で形成される付遊容量を減少せしめるためには透明導電
層９は全面ではなく選択的にパターン出しするのがよ
い。なおこの場合透明導電層９は第１図の接地線６に対
応する。
シリコンを主成分としドナまたはアクセプタとなる不純
物を含む非晶質半導体層を介在させてオーミック性を改
善させてもよい。さらに、透明導電層９と絵素電極11と
が全面に形成された透明絶縁層10を介して補助容量３を
形成することもできる。走査線あるいは信号線５との間
で形成される付遊容量を減少せしめるためには透明導電
層９は全面ではなく選択的にパターン出しするのがよ
い。なおこの場合透明導電層９は第１図の接地線６に対
応する。
発明の効果 以上の説明からも明らかなように本発明では、走査線の
抵抗値は従来の単層金属の場合と同程度となり、金属シ
リサイドは弗酸系の食刻液にも耐え、また酸素プラズマ
や発煙硝酸などを用いたレジスト除去工程において薄い
SiO2膜が形成されても稀釈弗酸で除去が容易である。し
たがって走査線への取り出し電極形成時に、走査線すな
わち金属シリサイドと取り出し電極材との間に障壁がで
きる恐れはなく、低い接触抵抗が得られる。また、本発
明はクロムを使用しているため、信頼性の高いゲート電
極の形成および良好な絶縁性の実現が可能となるなどａ
−Si TETに適した製造方法である。
抵抗値は従来の単層金属の場合と同程度となり、金属シ
リサイドは弗酸系の食刻液にも耐え、また酸素プラズマ
や発煙硝酸などを用いたレジスト除去工程において薄い
SiO2膜が形成されても稀釈弗酸で除去が容易である。し
たがって走査線への取り出し電極形成時に、走査線すな
わち金属シリサイドと取り出し電極材との間に障壁がで
きる恐れはなく、低い接触抵抗が得られる。また、本発
明はクロムを使用しているため、信頼性の高いゲート電
極の形成および良好な絶縁性の実現が可能となるなどａ
−Si TETに適した製造方法である。
第１図はMISトランジスタと液晶セルの組合せよりなる
画像表示装置の等価回路図、第２図は同装置の単位絵素
の概略平面図、第３図は第２図の単位絵素のＡ−Ａ′線
要部断面図、第４図は本発明の一実施例にかかる画像表
示装置の概略断面図である。 １……MISトランジスタ、２……液晶セル、３……補助
容量、４……走査線、５……信号線、19……クロム、20
……金属シリサイド。
画像表示装置の等価回路図、第２図は同装置の単位絵素
の概略平面図、第３図は第２図の単位絵素のＡ−Ａ′線
要部断面図、第４図は本発明の一実施例にかかる画像表
示装置の概略断面図である。 １……MISトランジスタ、２……液晶セル、３……補助
容量、４……走査線、５……信号線、19……クロム、20
……金属シリサイド。
Claims (4)
- 【請求項１】絶縁性透明基板上に透明導電層と、クロム
と金属シリサイドの２層よりなる第１の金属層が選択的
に形成され、前記第１の金属層上にはゲート絶縁層とな
る第１の透明絶縁層を介してシリコンを主成分とする島
状の非単結晶半導体層が形成され、前記透明導電層上に
形成された第１の透明絶縁層には開口部が形成され、前
記島状の非単結晶半導体層上で前記第１の金属層と一部
重なり合うように選択的に形成された一対の第２の金属
層の一方が前記開口部を介して前記透明導電層と電気的
接触をなしていることを特徴とする半導体装置。 - 【請求項２】金属シリサイドを構成する金属がタンタ
ル，タングステン，モリブデンの少なくとも１つを含む
ことを特徴とする特許請求の範囲第１項に記載の半導体
装置。 - 【請求項３】島状の非単結晶半導体層と第２の金属層と
の間にシリコンを主成分としドナまたはアクセプタとな
る不純物を含む非単結晶半導体層が介在することを特徴
とする特許請求の範囲第１項に記載の半導体装置。 - 【請求項４】絶縁性透明基板上に透明導電層を選択的に
形成する工程と、クロムと金属シリサイドの２層よりな
る第１の金属層を選択的に形成する工程と、第１の金属
層の一部上ではゲート絶縁層となる透明絶縁層を前面に
形成後前記第１の金属層の一部上にシリコンを主成分と
する島状の非単結晶半導体層を選択的に形成する工程と
前記透明導電層上の前記絶縁層に開口部を形成する工程
と、前記島状の非単結晶半導体層上で前記第１の金属層
の一部と重なり合うとともにその一方が前記開口部を介
して前記透明導電層と接触する第２の金属層を選択的に
形成する工程を有し、前記金属シリサイド層の被着が前
記クロム層の被着後直ちになされることを特徴とする半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58218924A JPH0673379B2 (ja) | 1983-11-21 | 1983-11-21 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58218924A JPH0673379B2 (ja) | 1983-11-21 | 1983-11-21 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60110165A JPS60110165A (ja) | 1985-06-15 |
| JPH0673379B2 true JPH0673379B2 (ja) | 1994-09-14 |
Family
ID=16727451
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58218924A Expired - Lifetime JPH0673379B2 (ja) | 1983-11-21 | 1983-11-21 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0673379B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0671082B2 (ja) * | 1987-04-02 | 1994-09-07 | 株式会社精工舎 | 薄膜トランジスタ |
| US5075674A (en) * | 1987-11-19 | 1991-12-24 | Sharp Kabushiki Kaisha | Active matrix substrate for liquid crystal display |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS609167A (ja) * | 1983-06-28 | 1985-01-18 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
-
1983
- 1983-11-21 JP JP58218924A patent/JPH0673379B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60110165A (ja) | 1985-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3641342B2 (ja) | 半導体装置及び有機ｅｌディスプレイ装置 | |
| JP2000002892A (ja) | 液晶表示装置、マトリクスアレイ基板およびその製造方法 | |
| JPH0854649A (ja) | 液晶表示装置及びその製造方法 | |
| US20020057397A1 (en) | Liquid crystal display device | |
| EP0683525A1 (en) | Thin-film transistor array for display | |
| JP2594971B2 (ja) | 薄膜トランジスタパネル | |
| JPH1195256A (ja) | アクティブマトリクス基板 | |
| JPH0376589B2 (ja) | ||
| JP3043870B2 (ja) | 液晶表示装置 | |
| JP2906470B2 (ja) | アクティブマトリックス基板 | |
| JPH06167722A (ja) | アクティブマトリクス基板及びその製造方法 | |
| JPH0422027B2 (ja) | ||
| JP2573558B2 (ja) | 半導体装置およびその製造方法 | |
| JPS6144468A (ja) | 半導体装置およびその製造方法 | |
| JP2585267B2 (ja) | 液晶表示装置 | |
| JPS60110165A (ja) | 半導体装置およびその製造方法 | |
| JP3245612B2 (ja) | 多層配線板の製造方法 | |
| JPH0572561A (ja) | アクテイブマトリクス基板 | |
| JPH07134312A (ja) | 液晶表示装置およびその製造方法 | |
| JP3245613B2 (ja) | 薄膜素子の製造方法 | |
| JPH0677482A (ja) | 液晶表示装置用アレイ基板の製造方法 | |
| JPH0618925A (ja) | 液晶表示装置用薄膜トランジスタ基板 | |
| JPH0675143B2 (ja) | アクティブマトリクス基板 | |
| JP3245614B2 (ja) | 薄膜素子の製造方法 | |
| JPH05323378A (ja) | 液晶表示装置用アレイ基板 |