JPH0675672A - 電力利用管理方法及びシステム - Google Patents
電力利用管理方法及びシステムInfo
- Publication number
- JPH0675672A JPH0675672A JP5103283A JP10328393A JPH0675672A JP H0675672 A JPH0675672 A JP H0675672A JP 5103283 A JP5103283 A JP 5103283A JP 10328393 A JP10328393 A JP 10328393A JP H0675672 A JPH0675672 A JP H0675672A
- Authority
- JP
- Japan
- Prior art keywords
- power
- mode
- memory
- elements
- bank
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
- G06F1/3215—Monitoring of peripheral devices
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/325—Power saving in peripheral device
- G06F1/3275—Power saving in memory, e.g. RAM, cache
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Dram (AREA)
- Power Sources (AREA)
- Memory System (AREA)
Abstract
(57)【要約】
【目的】 利用電力を減少させるように管理すること。
【構成】 １つ以上のメモリ・バンク３０を有するメモ
リ・サブシステム１４のようなシステムにおいて、１つ
以上の素子の動作に必要な電力量を監視し、メモリ制御
装置２０内のスコアボードを用いて、各素子に対して使
用可能な電力モードを保持する。特定の素子に供給され
ている電力を減少させるべきとき、スコアボードにアク
セスし、素子に対して最小使用可能電力レベルを決定
し、最小電力レベルに対応した電力量を当該素子に印加
する。これにより、素子に供給される電力量を減少させ
る。本発明の１つの態様では、ある素子が予め選択した
時間量の間アクセスされていない場合、その素子を自動
的に最小電力レベルにする。
リ・サブシステム１４のようなシステムにおいて、１つ
以上の素子の動作に必要な電力量を監視し、メモリ制御
装置２０内のスコアボードを用いて、各素子に対して使
用可能な電力モードを保持する。特定の素子に供給され
ている電力を減少させるべきとき、スコアボードにアク
セスし、素子に対して最小使用可能電力レベルを決定
し、最小電力レベルに対応した電力量を当該素子に印加
する。これにより、素子に供給される電力量を減少させ
る。本発明の１つの態様では、ある素子が予め選択した
時間量の間アクセスされていない場合、その素子を自動
的に最小電力レベルにする。
Description
【０００１】
【産業上の利用分野】本発明は電力管理に関するもの
で、特に、本発明は、システムに必要な電力量を減少さ
せるように、当該システムによって利用される電力を管
理する方法及びシステムに関する。
で、特に、本発明は、システムに必要な電力量を減少さ
せるように、当該システムによって利用される電力を管
理する方法及びシステムに関する。
【０００２】
【従来の技術】パーソナル・コンピュータやラップトッ
プ・コンピュータのようなシステムにおける電力管理
は、電池の寿命を最大限活用すること、システムによっ
て利用される電力量を減少させること、及び、システム
構成要素の信頼性を向上させることのために必須なこと
である。コンピュータ・システム内の多くの構成要素
は、システム・メモリも含めて、電力を利用する。
プ・コンピュータのようなシステムにおける電力管理
は、電池の寿命を最大限活用すること、システムによっ
て利用される電力量を減少させること、及び、システム
構成要素の信頼性を向上させることのために必須なこと
である。コンピュータ・システム内の多くの構成要素
は、システム・メモリも含めて、電力を利用する。
【０００３】
【発明が解決しようとする課題】典型的には、システム
・メモリの供給量の一部のみが使われるのに、メモリ全
量が貴重な電力資源を使い続けている。これは、システ
ムによって使われる電力量を不必要に増加させ、１つ以
上のシステム構成要素の信頼性を低下させる可能性があ
る。
・メモリの供給量の一部のみが使われるのに、メモリ全
量が貴重な電力資源を使い続けている。これは、システ
ムによって使われる電力量を不必要に増加させ、１つ以
上のシステム構成要素の信頼性を低下させる可能性があ
る。
【０００４】したがって、システムによって利用される
電力を管理し、必要な電力量を減少させる技術に対する
ニーズがある。更に、システムによって使われる電力量
を、システム・プロセッサから独立した方法で動的に減
少させる技術に対するニーズもある。更に、所定時間量
の間素子がアクセスされない場合は、当該素子を自動的
にその最小使用可能電力モードにする電力管理方法及び
システムに対するニーズも存在する。
電力を管理し、必要な電力量を減少させる技術に対する
ニーズがある。更に、システムによって使われる電力量
を、システム・プロセッサから独立した方法で動的に減
少させる技術に対するニーズもある。更に、所定時間量
の間素子がアクセスされない場合は、当該素子を自動的
にその最小使用可能電力モードにする電力管理方法及び
システムに対するニーズも存在する。
【０００５】本発明はこうした従来技術の課題を解決す
るために成されたもので、本発明は、システムで消費さ
れる電力量を減少させることを目的とする。
るために成されたもので、本発明は、システムで消費さ
れる電力量を減少させることを目的とする。
【０００６】
【課題を解決するための手段】こうした従来技術の欠点
は、Ｎ個の素子を有するシステムによって使われる電力
量を減少させる方法を提供することによって、本発明の
原理にしたがって克服され、付加的な効果を得ることが
できる。その方法は、Ｎ個の素子のうちの少なくとも１
つに対して複数の電力モードを決定するステップと、前
記Ｎ個の素子のうちの少なくとも１つに対して設定する
（ｐｌａｃｅ）ことができる最小使用可能電力モードを
複数の電力モードから選択するステップと、前記最小使
用可能電力モードに前記Ｎ個の素子のうちの少なくとも
１つを設定するステップとを含む。
は、Ｎ個の素子を有するシステムによって使われる電力
量を減少させる方法を提供することによって、本発明の
原理にしたがって克服され、付加的な効果を得ることが
できる。その方法は、Ｎ個の素子のうちの少なくとも１
つに対して複数の電力モードを決定するステップと、前
記Ｎ個の素子のうちの少なくとも１つに対して設定する
（ｐｌａｃｅ）ことができる最小使用可能電力モードを
複数の電力モードから選択するステップと、前記最小使
用可能電力モードに前記Ｎ個の素子のうちの少なくとも
１つを設定するステップとを含む。
【０００７】一実施例では、複数の電力モードがスコア
ボードから検索され、最小使用可能電力モードは、電力
停止（ｄｅｐｏｗｅｒｅｄ）モード、低電圧モード、低
電圧自己リフレッシュ・モード、自己リフレッシュ・モ
ード又は活動状態モードのうちの１つを含む。素子を電
力停止モードに設定するステップは、当該素子が所定の
時間量の間にアクセスされたか否かを決定するステップ
と、当該素子が所定の時間量以内にアクセスされなかっ
たときに該素子の電圧を０ボルトに減少させるステップ
とを含む。
ボードから検索され、最小使用可能電力モードは、電力
停止（ｄｅｐｏｗｅｒｅｄ）モード、低電圧モード、低
電圧自己リフレッシュ・モード、自己リフレッシュ・モ
ード又は活動状態モードのうちの１つを含む。素子を電
力停止モードに設定するステップは、当該素子が所定の
時間量の間にアクセスされたか否かを決定するステップ
と、当該素子が所定の時間量以内にアクセスされなかっ
たときに該素子の電圧を０ボルトに減少させるステップ
とを含む。
【０００８】本発明の別の観点では、Ｎ個の素子を有す
るシステムによって使われる電力量を減少させるシステ
ムが提供される。このシステムは、少なくとも１つの前
記素子によって支援（ｓｕｐｐｏｒｔ）される複数の電
力モードを決定する決定手段と、前記Ｎ個の素子のうち
の少なくとも１つに対して設定することができる最小使
用可能電力モードを複数の電力モードの中から選択し、
前記最小使用可能電力モードに前記Ｎ個の素子のうちの
少なくとも１つを設定する設定手段とを具備する。
るシステムによって使われる電力量を減少させるシステ
ムが提供される。このシステムは、少なくとも１つの前
記素子によって支援（ｓｕｐｐｏｒｔ）される複数の電
力モードを決定する決定手段と、前記Ｎ個の素子のうち
の少なくとも１つに対して設定することができる最小使
用可能電力モードを複数の電力モードの中から選択し、
前記最小使用可能電力モードに前記Ｎ個の素子のうちの
少なくとも１つを設定する設定手段とを具備する。
【０００９】本発明の更に別の観点では、Ｎ個の素子を
有するシステムによって利用される電力量を自動的に低
減する方法が提供される。この方法は、前記Ｎ個の素子
のうちの少なくとも１つが、予め選択された時間量内に
アクセスされたか否かを決定するステップと、前記素子
が前記予め選択された時間量内にアクセルされなかった
ときに、前記少なくとも１つの素子によって使われる電
力量を減少させるステップとを含む。
有するシステムによって利用される電力量を自動的に低
減する方法が提供される。この方法は、前記Ｎ個の素子
のうちの少なくとも１つが、予め選択された時間量内に
アクセスされたか否かを決定するステップと、前記素子
が前記予め選択された時間量内にアクセルされなかった
ときに、前記少なくとも１つの素子によって使われる電
力量を減少させるステップとを含む。
【００１０】一実施例では、電力量を減少させるステッ
プは、前記Ｎ個の素子のうちの少なくとも１つに対し
て、複数の使用可能電力モードを決定するステップと、
前記複数の電力モードから前記Ｎ個の素子のうちの少な
くとも１つに対する最小使用可能電力モードを選択する
ステップと、前記Ｎ個の素子のうちの少なくとも１つに
よって使われる電力を前記選択された最小電力レベルに
低下させるステップとを含む。
プは、前記Ｎ個の素子のうちの少なくとも１つに対し
て、複数の使用可能電力モードを決定するステップと、
前記複数の電力モードから前記Ｎ個の素子のうちの少な
くとも１つに対する最小使用可能電力モードを選択する
ステップと、前記Ｎ個の素子のうちの少なくとも１つに
よって使われる電力を前記選択された最小電力レベルに
低下させるステップとを含む。
【００１１】本発明の更にまた別の観点では、Ｎ個の素
子を有するコンピュータ・システム用のメモリ・制御装
置が提供される。このメモリ制御装置は、複数の機能を
行なう回路を有するコンピュータ・インターフェースを
備えている。前記回路は、前記Ｎ個の素子のうちの少な
くとも１つに対する複数の使用可能電力モードを記憶す
るスコアボードと、前記Ｎ個の素子のうちの少なくとも
１つに対して前記スコアボードに記憶された最小使用可
能電力モードを決定する手段とを備えている。
子を有するコンピュータ・システム用のメモリ・制御装
置が提供される。このメモリ制御装置は、複数の機能を
行なう回路を有するコンピュータ・インターフェースを
備えている。前記回路は、前記Ｎ個の素子のうちの少な
くとも１つに対する複数の使用可能電力モードを記憶す
るスコアボードと、前記Ｎ個の素子のうちの少なくとも
１つに対して前記スコアボードに記憶された最小使用可
能電力モードを決定する手段とを備えている。
【００１２】本発明の電力管理技術は、プロセッサの介
在やソフトウエア又はマイクロ・コードの変更の要な
く、システムが必要とする電力量を減少させるものであ
る。本発明の電力利用管理方法及びシステムは、システ
ムによって使われる電力量全体を減少させるように、１
つ以上の素子によって使われる電力量を動的に減少させ
る。更に、ユーザは、いくつの素子が又はどれだけのメ
モリが電力減少を受けるか、あるいは電力を全く受け取
らないかを決定することができる。
在やソフトウエア又はマイクロ・コードの変更の要な
く、システムが必要とする電力量を減少させるものであ
る。本発明の電力利用管理方法及びシステムは、システ
ムによって使われる電力量全体を減少させるように、１
つ以上の素子によって使われる電力量を動的に減少させ
る。更に、ユーザは、いくつの素子が又はどれだけのメ
モリが電力減少を受けるか、あるいは電力を全く受け取
らないかを決定することができる。
【００１３】
【実施例】本発明の原理にしたがって、電力管理方法及
びシステムをここに詳細に説明する。本発明の電力管理
技術は、種々の素子に関連する電力を管理するのに用い
ることができる。例えば、本発明の電力管理方法及び装
置を用いて、メモリ・サブシステムに関連する電力の管
理、或いは多数のディスク駆動装置又はテープ駆動装置
に供給する電力の管理を行なうことができる。加えて、
この電力管理技術は、多数の素子に供給される電力を減
少させることが望ましい任意の状況において用いること
ができる。ここで用いられる素子とは、上記の状況全て
を含むことを意味する。例えば、それは、メモリ・チッ
プ、メモリ・バンク又はメモリの他のセグメント、ディ
スク駆動装置、テープ駆動装置、カートリッジ又は本発
明の技術を応用することができる他の任意の構成要素を
含む。
びシステムをここに詳細に説明する。本発明の電力管理
技術は、種々の素子に関連する電力を管理するのに用い
ることができる。例えば、本発明の電力管理方法及び装
置を用いて、メモリ・サブシステムに関連する電力の管
理、或いは多数のディスク駆動装置又はテープ駆動装置
に供給する電力の管理を行なうことができる。加えて、
この電力管理技術は、多数の素子に供給される電力を減
少させることが望ましい任意の状況において用いること
ができる。ここで用いられる素子とは、上記の状況全て
を含むことを意味する。例えば、それは、メモリ・チッ
プ、メモリ・バンク又はメモリの他のセグメント、ディ
スク駆動装置、テープ駆動装置、カートリッジ又は本発
明の技術を応用することができる他の任意の構成要素を
含む。
【００１４】電力管理方法及びシステムの好適実施例の
一例を、図面を参照しながら、これより詳細に説明す
る。前記方法及びシステムは、コンピュータ・メモリ・
サブシステム（例えば、パーソナル・コンピュータ又は
ラップトップ・コンピュータのメモリ・サブシステム）
用の電力管理に関するものとして説明する。ここに説明
する電力管理方法及びシステムは、種々のコンピュータ
・システム及びその他のシステムにおいて用いることが
できることは、当業者には明白である。
一例を、図面を参照しながら、これより詳細に説明す
る。前記方法及びシステムは、コンピュータ・メモリ・
サブシステム（例えば、パーソナル・コンピュータ又は
ラップトップ・コンピュータのメモリ・サブシステム）
用の電力管理に関するものとして説明する。ここに説明
する電力管理方法及びシステムは、種々のコンピュータ
・システム及びその他のシステムにおいて用いることが
できることは、当業者には明白である。
【００１５】図１には、コンピュータ処理システム１０
と連動する主要な構成要素の一例が示されている。シス
テム１０は、例えば、標準の中央処理装置（ＣＰＵ）１
２、メモリ・サブシステム１４及び標準の入出力（Ｉ／
Ｏ）装置１６を備えている。一実施例では、メモリ・サ
ブシステム１４は、従来のシステム構成素子１８、メモ
リ制御装置２０、システム・メモリ２２及びプログラマ
ブル・メモリ電力システム２４を備えている。上記引用
した構成要素の各々について、これより詳細に説明す
る。
と連動する主要な構成要素の一例が示されている。シス
テム１０は、例えば、標準の中央処理装置（ＣＰＵ）１
２、メモリ・サブシステム１４及び標準の入出力（Ｉ／
Ｏ）装置１６を備えている。一実施例では、メモリ・サ
ブシステム１４は、従来のシステム構成素子１８、メモ
リ制御装置２０、システム・メモリ２２及びプログラマ
ブル・メモリ電力システム２４を備えている。上記引用
した構成要素の各々について、これより詳細に説明す
る。
【００１６】中央処理装置１２は、システム１０の動作
を制御するための順序付け及び処理の機能を含み、中央
処理装置バス２６を介してシステム構成素子１８及びメ
モリ制御装置２０に結合されている。システム構成素子
１８はシステム１０のための構成データを含み、例え
ば、電気的消去可能プログラマブル・リード・オンリ・
メモリ（ＥＥＰＲＯＭ）又はリード・オンリ・メモリ
（ＲＯＭ）である。
を制御するための順序付け及び処理の機能を含み、中央
処理装置バス２６を介してシステム構成素子１８及びメ
モリ制御装置２０に結合されている。システム構成素子
１８はシステム１０のための構成データを含み、例え
ば、電気的消去可能プログラマブル・リード・オンリ・
メモリ（ＥＥＰＲＯＭ）又はリード・オンリ・メモリ
（ＲＯＭ）である。
【００１７】メモリ制御装置２０は、システム・メモリ
２２とプログラマブル・メモリ電力システム２４に結合
されており、本発明の原理にしたがって、システム・メ
モリ２２のアクセス、活動化及び不活動化を制御するた
めに用いられる。システム・メモリ２２に供給される電
圧は、本発明によれば、システム・メモリ２２に結合さ
れているプログラマブル・メモリ電力システム２４によ
って制御される。以下に詳細に説明するが、プログラマ
ブル・メモリ電力システム２４は、メモリ制御装置２０
から多数の入力を受け取り、その入力に基づいて、シス
テム・メモリ２２にどの程度の電圧を供給すべきかを決
定する。これにより、システム・メモリ２２に供給され
る電圧を動的に変更する柔軟性が与えられる。（本発明
の原理によれば、プログラマブル・メモリ電力システム
２４を用いて、１つ以上の素子への電圧を減少させ、そ
れによって素子への電力を減少させる。しかしながら、
以下に詳細に説明するように、電圧を変更せず且つプロ
グラマブル・メモリ電力システムを用いずに、素子の電
力を減少させることも可能である。）メモリ制御装置２
０は、拡張バス２８を介して入出力装置１６にも結合さ
れている。入出力装置１６は、例えば、システム１０に
情報を供給し、或はそこから情報を受け取る１つ以上の
典型的な入出力素子を備えている。
２２とプログラマブル・メモリ電力システム２４に結合
されており、本発明の原理にしたがって、システム・メ
モリ２２のアクセス、活動化及び不活動化を制御するた
めに用いられる。システム・メモリ２２に供給される電
圧は、本発明によれば、システム・メモリ２２に結合さ
れているプログラマブル・メモリ電力システム２４によ
って制御される。以下に詳細に説明するが、プログラマ
ブル・メモリ電力システム２４は、メモリ制御装置２０
から多数の入力を受け取り、その入力に基づいて、シス
テム・メモリ２２にどの程度の電圧を供給すべきかを決
定する。これにより、システム・メモリ２２に供給され
る電圧を動的に変更する柔軟性が与えられる。（本発明
の原理によれば、プログラマブル・メモリ電力システム
２４を用いて、１つ以上の素子への電圧を減少させ、そ
れによって素子への電力を減少させる。しかしながら、
以下に詳細に説明するように、電圧を変更せず且つプロ
グラマブル・メモリ電力システムを用いずに、素子の電
力を減少させることも可能である。）メモリ制御装置２
０は、拡張バス２８を介して入出力装置１６にも結合さ
れている。入出力装置１６は、例えば、システム１０に
情報を供給し、或はそこから情報を受け取る１つ以上の
典型的な入出力素子を備えている。
【００１８】次に、メモリ・サブシステム１４につい
て、図２を参照しながら詳細に説明する。図２におい
て、システム・メモリ２２は、例えば、ダイナミック・
ランダム・アクセス・メモリ（ＤＲＡＭ）であり、例え
ば、多くのメモリ素子又はバンク３０を備えている。こ
こで用いられるメモリのバンクとは、本発明の原理によ
れば、低電力モードに設定することができるメモリの最
低の細分性を指す。バンクは、例えば、ＲＡＳ（行アド
レス・ストローブ）バンク、ＣＡＳ（列アドレス・スト
ローブ）バンク、１つ以上のメモリ・チップ、１つ以上
のメモリ・モデュール又はメモリのセグメントである。
一実施例では、各バンクは少なくともＣＰＵバス２６の
幅である。一例として、システム・メモリ２２が１６メ
ガバイトのデータを有する場合、メモリは、各々４メガ
バイトの４つのバンクを含むものとすることができる。
て、図２を参照しながら詳細に説明する。図２におい
て、システム・メモリ２２は、例えば、ダイナミック・
ランダム・アクセス・メモリ（ＤＲＡＭ）であり、例え
ば、多くのメモリ素子又はバンク３０を備えている。こ
こで用いられるメモリのバンクとは、本発明の原理によ
れば、低電力モードに設定することができるメモリの最
低の細分性を指す。バンクは、例えば、ＲＡＳ（行アド
レス・ストローブ）バンク、ＣＡＳ（列アドレス・スト
ローブ）バンク、１つ以上のメモリ・チップ、１つ以上
のメモリ・モデュール又はメモリのセグメントである。
一実施例では、各バンクは少なくともＣＰＵバス２６の
幅である。一例として、システム・メモリ２２が１６メ
ガバイトのデータを有する場合、メモリは、各々４メガ
バイトの４つのバンクを含むものとすることができる。
【００１９】図２に示すように、システム・メモリ２２
はＮ個のバンク３０を備えており、各バンクは複数の入
力と１つ以上の出力とを備えている。各バンク３０に
は、データの読み取り又は書き込みが行われるバンクの
メモリ位置のアドレスを指定するメモリ・アドレス線３
２、メモリ制御装置２０とシステム・メモリ２２との間
のデータ搬送のための双方向メモリ・データ・バス３
４、バンク（例えばＲＡＳ及びＣＡＳ線、読み出し／書
き込み線）及びプログラマブル・メモリ電力システム２
４の各々の制御を含む制御バンク・バス３６、及び、メ
モリバンクの各々に電圧を供給する電圧入力３８が入力
される。図示のように、本発明の原理によれば、各バン
ク３０は別個の電圧入力３８を有し、各バンクの電力を
個別に規制することができるようになされている。
はＮ個のバンク３０を備えており、各バンクは複数の入
力と１つ以上の出力とを備えている。各バンク３０に
は、データの読み取り又は書き込みが行われるバンクの
メモリ位置のアドレスを指定するメモリ・アドレス線３
２、メモリ制御装置２０とシステム・メモリ２２との間
のデータ搬送のための双方向メモリ・データ・バス３
４、バンク（例えばＲＡＳ及びＣＡＳ線、読み出し／書
き込み線）及びプログラマブル・メモリ電力システム２
４の各々の制御を含む制御バンク・バス３６、及び、メ
モリバンクの各々に電圧を供給する電圧入力３８が入力
される。図示のように、本発明の原理によれば、各バン
ク３０は別個の電圧入力３８を有し、各バンクの電力を
個別に規制することができるようになされている。
【００２０】各バンクの１つの出力は存在検出バス４０
である。一例では、存在検出バス４０は、ＤＲＡＭ（メ
モリ）サイズ、アドレス指定、メモリ構成、タイミング
及び以下に更に詳しく説明する本発明によるバンクに対
する電力モードのような複数の属性を表す符号化された
一連の信号である。存在検出バス４０は直列バス又は並
列バスである。存在検出バス４０上の情報は、（番号４
２に示すように）中央処理装置１２に、或は（番号４４
に示すように）直接にメモリ制御装置２０に渡される。
情報が中央処理装置１２に渡されると、その情報は標準
のプログラマブル入出力サイクルによってプログラムさ
れる。プログラムされた情報はメモリ制御装置２０に渡
され、メモリ制御装置２０にシステム・メモリ２２の属
性を知らせる。
である。一例では、存在検出バス４０は、ＤＲＡＭ（メ
モリ）サイズ、アドレス指定、メモリ構成、タイミング
及び以下に更に詳しく説明する本発明によるバンクに対
する電力モードのような複数の属性を表す符号化された
一連の信号である。存在検出バス４０は直列バス又は並
列バスである。存在検出バス４０上の情報は、（番号４
２に示すように）中央処理装置１２に、或は（番号４４
に示すように）直接にメモリ制御装置２０に渡される。
情報が中央処理装置１２に渡されると、その情報は標準
のプログラマブル入出力サイクルによってプログラムさ
れる。プログラムされた情報はメモリ制御装置２０に渡
され、メモリ制御装置２０にシステム・メモリ２２の属
性を知らせる。
【００２１】先に述べたように、制御バンク・バス３６
及び電圧プログラマブル・バス４６はプログラマブル・
メモリ電力システム２４に入力される。制御バンク・バ
ス３６は、電圧プログラマブル・バス４６上の到来デー
タをどのバンクに供給すべきかをプログラマブル・メモ
リ電力システム２４に指示する。電圧プログラマブル・
バス４６は、メモリ制御装置２０からプログラマブル・
メモリ電力システム２４に、制御バンク・バス３６によ
って指示されたバンクに供給すべき電圧をデジタル符号
化したものを渡す。一実施例では、プログラマブル・メ
モリ電力システム２４は、電圧レギュレータ（例えば、
ＤＣ／ＤＣレギュレータ）をシステム・メモリ２２のバ
ンク毎に備えている。各レギュレータは対応する制御バ
ンク・バス３６の入力及び電圧プログラマブル・バス４
６の入力を受け取る。これらの入力を用いて、バンクの
各々に対する電圧出力信号４８が生成される。電圧出力
信号の各々は標準のデグリッチ（ｄｅｇｌｉｔｃｈ）回
路５０（デグリッチ回路の一例は東芝から提供されてお
り、それは東芝ＭＯＳメモリ製品パッケージＫ−１４９
Ｈ３Ｋ−８３０（１９９１年１０月）に記載されてお
り、これを本明細書に援用する）を通過する。デグリッ
チ回路５０の各出力は、各バンク３０に入力される実際
の電圧出力信号３８である。
及び電圧プログラマブル・バス４６はプログラマブル・
メモリ電力システム２４に入力される。制御バンク・バ
ス３６は、電圧プログラマブル・バス４６上の到来デー
タをどのバンクに供給すべきかをプログラマブル・メモ
リ電力システム２４に指示する。電圧プログラマブル・
バス４６は、メモリ制御装置２０からプログラマブル・
メモリ電力システム２４に、制御バンク・バス３６によ
って指示されたバンクに供給すべき電圧をデジタル符号
化したものを渡す。一実施例では、プログラマブル・メ
モリ電力システム２４は、電圧レギュレータ（例えば、
ＤＣ／ＤＣレギュレータ）をシステム・メモリ２２のバ
ンク毎に備えている。各レギュレータは対応する制御バ
ンク・バス３６の入力及び電圧プログラマブル・バス４
６の入力を受け取る。これらの入力を用いて、バンクの
各々に対する電圧出力信号４８が生成される。電圧出力
信号の各々は標準のデグリッチ（ｄｅｇｌｉｔｃｈ）回
路５０（デグリッチ回路の一例は東芝から提供されてお
り、それは東芝ＭＯＳメモリ製品パッケージＫ−１４９
Ｈ３Ｋ−８３０（１９９１年１０月）に記載されてお
り、これを本明細書に援用する）を通過する。デグリッ
チ回路５０の各出力は、各バンク３０に入力される実際
の電圧出力信号３８である。
【００２２】図３は、メモリ制御装置２０を一層詳細に
示している。メモリ制御装置２０はシステム・メモリ２
２を制御する装置であり、例えば、１つ以上のバッファ
５２、主中央処理装置（ＣＰＵ）機械５４、制御装置プ
ログラム・レジスタ部５６、アドレス比較／バンク選択
／再マッピング（ｒｅｍａｐｐｉｎｇ）部５８、システ
ム・メモリ機械６０、リフレッシュ制御部６１、主Ｉ／
Ｏ機械６２、電力管理スコアボード６４、電力管理機械
６６及び初期化診断パワーアップ部６８を備えている。
メモリ制御装置２０の主要な構成要素の各々について
は、以下に詳細に説明する。
示している。メモリ制御装置２０はシステム・メモリ２
２を制御する装置であり、例えば、１つ以上のバッファ
５２、主中央処理装置（ＣＰＵ）機械５４、制御装置プ
ログラム・レジスタ部５６、アドレス比較／バンク選択
／再マッピング（ｒｅｍａｐｐｉｎｇ）部５８、システ
ム・メモリ機械６０、リフレッシュ制御部６１、主Ｉ／
Ｏ機械６２、電力管理スコアボード６４、電力管理機械
６６及び初期化診断パワーアップ部６８を備えている。
メモリ制御装置２０の主要な構成要素の各々について
は、以下に詳細に説明する。
【００２３】バッファ５２は任意であり、メモリ制御装
置２０に入力された時点で用いることができないコマン
ドやデータをスタックすることによって、待ち時間を減
らすために用いられる。例えば、中央処理装置１２がま
だパワーアップ（ｐｏｗｅｒｕｐ）されていないメモリ
バンクにデータを書き込む必要がある場合、そのデータ
を１つ以上のバッファに記憶させておき、当該バンクの
がパワーアップされている間に、中央処理装置１２が動
作を継続させる。
置２０に入力された時点で用いることができないコマン
ドやデータをスタックすることによって、待ち時間を減
らすために用いられる。例えば、中央処理装置１２がま
だパワーアップ（ｐｏｗｅｒｕｐ）されていないメモリ
バンクにデータを書き込む必要がある場合、そのデータ
を１つ以上のバッファに記憶させておき、当該バンクの
がパワーアップされている間に、中央処理装置１２が動
作を継続させる。
【００２４】主ＣＰＵ機械５４は、ＣＰＵバス２６から
メモリ制御装置２０に入力される各サイクルを受け取る
従来の状態機械である。主ＣＰＵ機械５４は、読み取
り、書き込み又は入出力のような、入力されているサイ
クルの種類を決定する。加えて、中央処理装置１２とメ
モリ制御装置２０との間のタイミング、順序付け及び調
整の動作を提供する。
メモリ制御装置２０に入力される各サイクルを受け取る
従来の状態機械である。主ＣＰＵ機械５４は、読み取
り、書き込み又は入出力のような、入力されているサイ
クルの種類を決定する。加えて、中央処理装置１２とメ
モリ制御装置２０との間のタイミング、順序付け及び調
整の動作を提供する。
【００２５】制御装置プログラムレジスタ部５６は、シ
ステム・メモリ２２に対する構成情報を受け取り記憶す
る１つ以上のレジスタを備えている。制御装置プログラ
ム・レジスタ部５６は、例えば、システム・メモリ２２
のための属性（タイミング情報、ＲＡＳ又はＣＡＳを保
持すべき期間、リフレッシュに関する情報等）、アドレ
ス支援及びバンク・アドレス範囲を含んでいる。
ステム・メモリ２２に対する構成情報を受け取り記憶す
る１つ以上のレジスタを備えている。制御装置プログラ
ム・レジスタ部５６は、例えば、システム・メモリ２２
のための属性（タイミング情報、ＲＡＳ又はＣＡＳを保
持すべき期間、リフレッシュに関する情報等）、アドレ
ス支援及びバンク・アドレス範囲を含んでいる。
【００２６】アドレス比較／バンク選択／再マッピング
部５８は、中央処理装置１２又は別の構成要素からのア
ドレスを受け取り、アドレス比較を行ない、どのバンク
が当該アドレスに対応するかを決定する。加えて、アド
レス比較／バンク選択／再マッピング部５８の再マッピ
ング部分は、順次のアドレスの再マッピングを処理す
る。
部５８は、中央処理装置１２又は別の構成要素からのア
ドレスを受け取り、アドレス比較を行ない、どのバンク
が当該アドレスに対応するかを決定する。加えて、アド
レス比較／バンク選択／再マッピング部５８の再マッピ
ング部分は、順次のアドレスの再マッピングを処理す
る。
【００２７】システム・メモリ機械６０は、中央処理装
置１２とシステム・メモリ２２との間の実時間インター
フェースを処理する状態機械である。本発明の原理によ
れば、付加的なタイミング・シーケンスがシステム・メ
モリ機械６０に付け加えられ、電力管理機械６６によっ
て開始されるパワーアップ、電力停止、休止及び自己リ
フレッシュのサイクルを提供する。これについては以下
に詳細に説明する。システム・メモリ機械６０は、アド
レス比較／バンク選択／再マッピング部５８によって供
給されるアドレス及びバンク情報を受け取って、データ
がシステム・メモリ２２に書き込まれ又はそこから引き
出されるように、アドレスをＲＡＳ及びＣＡＳ線に変換
する。
置１２とシステム・メモリ２２との間の実時間インター
フェースを処理する状態機械である。本発明の原理によ
れば、付加的なタイミング・シーケンスがシステム・メ
モリ機械６０に付け加えられ、電力管理機械６６によっ
て開始されるパワーアップ、電力停止、休止及び自己リ
フレッシュのサイクルを提供する。これについては以下
に詳細に説明する。システム・メモリ機械６０は、アド
レス比較／バンク選択／再マッピング部５８によって供
給されるアドレス及びバンク情報を受け取って、データ
がシステム・メモリ２２に書き込まれ又はそこから引き
出されるように、アドレスをＲＡＳ及びＣＡＳ線に変換
する。
【００２８】リフレッシュ制御部６１は、リフレッシュ
を行なうために必要なタイミング及び制御を与えるため
に用いられる。公知のように、リフレッシュ制御部６１
は、典型的にはメモリ制御装置２０内にあるが、全体
（又はその一部）がメモリ制御装置２０の外に常駐して
いてもよい。
を行なうために必要なタイミング及び制御を与えるため
に用いられる。公知のように、リフレッシュ制御部６１
は、典型的にはメモリ制御装置２０内にあるが、全体
（又はその一部）がメモリ制御装置２０の外に常駐して
いてもよい。
【００２９】主Ｉ／Ｏ機械６２は、例えば、２バス・シ
ステムにおいてメモリ制御装置２０とＩ／Ｏ装置１６と
の間のインターフェースを管理する従来の状態機械であ
る。システムが１バス・システムの場合、主ＣＰＵ機械
５４と主Ｉ／Ｏ機械６２とを１つにしてもよい。
ステムにおいてメモリ制御装置２０とＩ／Ｏ装置１６と
の間のインターフェースを管理する従来の状態機械であ
る。システムが１バス・システムの場合、主ＣＰＵ機械
５４と主Ｉ／Ｏ機械６２とを１つにしてもよい。
【００３０】本発明の原理によれば、電力管理スコアボ
ード６４、電力管理機械６６及び初期化診断パワーアッ
プ部６８が、本発明の電力利用管理方法及びシステムを
支援するためにメモリ制御装置２０に付加されている。
ード６４、電力管理機械６６及び初期化診断パワーアッ
プ部６８が、本発明の電力利用管理方法及びシステムを
支援するためにメモリ制御装置２０に付加されている。
【００３１】電力管理スコアボード６４は、例えば、大
域構成レジスタ７０（図４）、バンク構成レジスタ７２
及びバンク状況レジスタ７４を備えており、各々につい
て図４を参照して詳述する。
域構成レジスタ７０（図４）、バンク構成レジスタ７２
及びバンク状況レジスタ７４を備えており、各々につい
て図４を参照して詳述する。
【００３２】図４において、大域構成レジスタ７０は、
例えば、バンク・メモリの最少サイズ（例えば、１Ｍ、
２Ｍ、又は４Ｍ）を示す４ビットの最少基本メモリ・サ
イズ７５、メモリの増加が望まれる時に追加されるメモ
リ量を指示する４ビットの増分サイズ７７、各メモリ・
バンクによって参照され、メモリ・バンクが低電力モー
ドに低下される迄に経過し得る時間量を示す８ビットの
タイムアウト値７９、電力管理が必要か否かを示す１ビ
ットのイネーブル大域電力管理標識８１、自己リフレッ
シュ・モードが使用可能か否かを示す１ビットのイネー
ブル自己リフレッシュ標識８３、システム内で電圧変化
が支援されているか否かを示す１ビットのイネーブル電
圧スイッチ標識８５、バンクがパワーアップされるとき
に診断を行なうべきか否かを示す１ビットのイネーブル
・パワーオン診断標識８７、全てのメモリ・バンクを初
期時にパワーアップすることが必要か否かを示す１ビッ
トの全メモリ初期パワーアップ標識８９、バンクのパワ
ーアップ時にエラーが発見された場合にバンクの割振り
解除を行なうか否かを示す１ビットのイネーブル・エラ
ー時バンク割振り解除標識９１を備えている。大域構成
レジスタ７０内の情報は、例えば、設置されたメモリの
システム検出（例えば、存在検出バス４０）と顧客が提
供するメモリ使用パラメータとを介して供給される。
例えば、バンク・メモリの最少サイズ（例えば、１Ｍ、
２Ｍ、又は４Ｍ）を示す４ビットの最少基本メモリ・サ
イズ７５、メモリの増加が望まれる時に追加されるメモ
リ量を指示する４ビットの増分サイズ７７、各メモリ・
バンクによって参照され、メモリ・バンクが低電力モー
ドに低下される迄に経過し得る時間量を示す８ビットの
タイムアウト値７９、電力管理が必要か否かを示す１ビ
ットのイネーブル大域電力管理標識８１、自己リフレッ
シュ・モードが使用可能か否かを示す１ビットのイネー
ブル自己リフレッシュ標識８３、システム内で電圧変化
が支援されているか否かを示す１ビットのイネーブル電
圧スイッチ標識８５、バンクがパワーアップされるとき
に診断を行なうべきか否かを示す１ビットのイネーブル
・パワーオン診断標識８７、全てのメモリ・バンクを初
期時にパワーアップすることが必要か否かを示す１ビッ
トの全メモリ初期パワーアップ標識８９、バンクのパワ
ーアップ時にエラーが発見された場合にバンクの割振り
解除を行なうか否かを示す１ビットのイネーブル・エラ
ー時バンク割振り解除標識９１を備えている。大域構成
レジスタ７０内の情報は、例えば、設置されたメモリの
システム検出（例えば、存在検出バス４０）と顧客が提
供するメモリ使用パラメータとを介して供給される。
【００３３】一実施例では、大域構成レジスタ７０のコ
ピーが２つ存在する。１つは交流動作のため、もう一つ
は直流動作のためのものである。これにより、システム
動作の形式にしたがって、システム・メモリに異なる大
域値を持たせる柔軟性が与えられる。例えば、タイムア
ウト値７９は、システムが交流で動作しているときは例
えば３０分に、直流で動作しているときは５分に等し
い。
ピーが２つ存在する。１つは交流動作のため、もう一つ
は直流動作のためのものである。これにより、システム
動作の形式にしたがって、システム・メモリに異なる大
域値を持たせる柔軟性が与えられる。例えば、タイムア
ウト値７９は、システムが交流で動作しているときは例
えば３０分に、直流で動作しているときは５分に等し
い。
【００３４】バンク構成レジスタ７２は、例えば、特定
のバンクが設置されているか否かを示す１ビットのバン
ク設置標識９３、メモリ・バンクのサイズを指示する３
ビットのバンク・サイズ値９５、特定のバンクの受け入
れ可能な電圧レベル（例えば、５ボルト、３．３ボル
ト、２．５ボルト、０ボルト）を示す３ビットの許容電
圧レベル標識９７、及び、バンクに対する支援リフレッ
シュ・モード（例えば、自己リフレッシュ、低電圧リフ
レッシュ、リフレッシュ）を指示する２ビットの許容リ
フレッシュ・モード標識９９を備えている。以下に更に
説明するように、メモリ存在検出のシステム解釈時に、
データがバンク構成レジスタ７２に供給される。システ
ム・メモリ２２内のメモリ・バンク３０毎に１つのバン
ク構成レジスタ７２が存在する。
のバンクが設置されているか否かを示す１ビットのバン
ク設置標識９３、メモリ・バンクのサイズを指示する３
ビットのバンク・サイズ値９５、特定のバンクの受け入
れ可能な電圧レベル（例えば、５ボルト、３．３ボル
ト、２．５ボルト、０ボルト）を示す３ビットの許容電
圧レベル標識９７、及び、バンクに対する支援リフレッ
シュ・モード（例えば、自己リフレッシュ、低電圧リフ
レッシュ、リフレッシュ）を指示する２ビットの許容リ
フレッシュ・モード標識９９を備えている。以下に更に
説明するように、メモリ存在検出のシステム解釈時に、
データがバンク構成レジスタ７２に供給される。システ
ム・メモリ２２内のメモリ・バンク３０毎に１つのバン
ク構成レジスタ７２が存在する。
【００３５】バンク状況レジスタ７４は、例えば、バン
クが現在動作中の電圧レベルを指示する３ビットの現電
圧レベル１０１、特定のバンクの現リフレッシュ・モー
ドを指示する２ビットの現リフレッシュ・モード１０
３、バンクを最後にアクセスしてから経過した時間量を
指示する８ビットのタイマ状況１０５、診断（リフレッ
シュは除く）以後バンクがアクセスされたか否かを指示
する１ビットのバンク・アクセス標識１０７、及び、パ
ワーアップ時にバンクにエラーが発生したか否かを指示
するバンク・エラー標識１０９を備えている。バンク構
成レジスタ７２と同様、システム・メモリ２２内に配置
されたバンク毎に１つのバンク状況レジスタ７４が存在
する。
クが現在動作中の電圧レベルを指示する３ビットの現電
圧レベル１０１、特定のバンクの現リフレッシュ・モー
ドを指示する２ビットの現リフレッシュ・モード１０
３、バンクを最後にアクセスしてから経過した時間量を
指示する８ビットのタイマ状況１０５、診断（リフレッ
シュは除く）以後バンクがアクセスされたか否かを指示
する１ビットのバンク・アクセス標識１０７、及び、パ
ワーアップ時にバンクにエラーが発生したか否かを指示
するバンク・エラー標識１０９を備えている。バンク構
成レジスタ７２と同様、システム・メモリ２２内に配置
されたバンク毎に１つのバンク状況レジスタ７４が存在
する。
【００３６】現電圧レベル１０１と現リフレッシュ・モ
ード１０３は、メモリ・バンクの現在の電力モードを表
す。一実施例では、使用可能な電力モードには、次のも
のが含まれる：あるメモリバンクには電力が印加されて
おらず、したがって、全く電力を消費しないことを示す
電力停止、ある量の漏れ電流がメモリ・バンクに流れて
いるが、そのバンクは活動状態ではないことを示すパワ
ーアップ、バンクが用いられていないとき又は単に自己
リフレッシュを行なっているときに、ある電圧から別の
電圧（例えば、５ボルトから３．３ボルト）にメモリ・
バンクが低下されることを示す低電圧自己リフレッシ
ュ、メモリ・バンクが自己リフレッシュを行なってお
り、現電圧レベルが保持されていることを示す自己リフ
レッシュ、メモリ・バンクがより低い電圧に低下される
ことを示す低電圧、及びメモリ・バンクが活動状態であ
り、通常のリフレッシュ・サイクルを用いて完全にパワ
ーアップされていることを示す活動状態モード。
ード１０３は、メモリ・バンクの現在の電力モードを表
す。一実施例では、使用可能な電力モードには、次のも
のが含まれる：あるメモリバンクには電力が印加されて
おらず、したがって、全く電力を消費しないことを示す
電力停止、ある量の漏れ電流がメモリ・バンクに流れて
いるが、そのバンクは活動状態ではないことを示すパワ
ーアップ、バンクが用いられていないとき又は単に自己
リフレッシュを行なっているときに、ある電圧から別の
電圧（例えば、５ボルトから３．３ボルト）にメモリ・
バンクが低下されることを示す低電圧自己リフレッシ
ュ、メモリ・バンクが自己リフレッシュを行なってお
り、現電圧レベルが保持されていることを示す自己リフ
レッシュ、メモリ・バンクがより低い電圧に低下される
ことを示す低電圧、及びメモリ・バンクが活動状態であ
り、通常のリフレッシュ・サイクルを用いて完全にパワ
ーアップされていることを示す活動状態モード。
【００３７】本発明の原理によれば、上述の電力モード
の１つ以上及びある数の付加的な電力モードを１つのシ
ステム内で支援することができるが、付加的な電力モー
ドについては、後に詳しく説明する。
の１つ以上及びある数の付加的な電力モードを１つのシ
ステム内で支援することができるが、付加的な電力モー
ドについては、後に詳しく説明する。
【００３８】図３において、電力管理機械６６は、電力
管理スコアボード６４のバンク状況レジスタ７４を変更
し作用を及ぼす１つ以上の状態機械を備えている。。加
えて、電力管理機械６６は、特定のバンクがアクセスさ
れてからの時間長を追跡するのに用いられる１つ以上の
リセット可能なカウンタを備えている。一例では、シス
テム・メモリ２２内の各バンクと関連する１つのカウン
タが存在する。時間長は、電力管理スコアボード６４の
タイマ状況１０５に表される。また、電力管理機械６６
は、例えば、休止、ポンプアップ（ｐｕｍｐ−ｕｐ）、
電力メモリ用診断、電圧変更のためのの休止、自己リフ
レッシュ・エントリを始めるために、システム・メモリ
機械６０に制御信号を供給する。これについては、以下
で詳しく述べる。更に、電力管理機械６６は、本発明の
原理にしたがって、デジタル符号化された電圧値をプロ
グラマブル・メモリ電力システム２４に与える。電力管
理機械６６は本発明の電力管理技術に必要とされるロジ
ック及び比較器を備えている。
管理スコアボード６４のバンク状況レジスタ７４を変更
し作用を及ぼす１つ以上の状態機械を備えている。。加
えて、電力管理機械６６は、特定のバンクがアクセスさ
れてからの時間長を追跡するのに用いられる１つ以上の
リセット可能なカウンタを備えている。一例では、シス
テム・メモリ２２内の各バンクと関連する１つのカウン
タが存在する。時間長は、電力管理スコアボード６４の
タイマ状況１０５に表される。また、電力管理機械６６
は、例えば、休止、ポンプアップ（ｐｕｍｐ−ｕｐ）、
電力メモリ用診断、電圧変更のためのの休止、自己リフ
レッシュ・エントリを始めるために、システム・メモリ
機械６０に制御信号を供給する。これについては、以下
で詳しく述べる。更に、電力管理機械６６は、本発明の
原理にしたがって、デジタル符号化された電圧値をプロ
グラマブル・メモリ電力システム２４に与える。電力管
理機械６６は本発明の電力管理技術に必要とされるロジ
ック及び比較器を備えている。
【００３９】初期化診断パワーアップ部６８は、メモリ
制御装置２０に存在するため、電力停止されたバンクの
パワーアップ中に用いられ、テスト・パターン、データ
・チェック、及び、バンクがイネーブルされ適切に機能
しているか否かの指示を与える。一例として、初期化診
断パワーアップ部６８は、電力管理機械６６の指揮の下
で、パワーアップ中のバンクのアドレス範囲を制御装置
プログラム・レジスタ部５６から受け取る。
制御装置２０に存在するため、電力停止されたバンクの
パワーアップ中に用いられ、テスト・パターン、データ
・チェック、及び、バンクがイネーブルされ適切に機能
しているか否かの指示を与える。一例として、初期化診
断パワーアップ部６８は、電力管理機械６６の指揮の下
で、パワーアップ中のバンクのアドレス範囲を制御装置
プログラム・レジスタ部５６から受け取る。
【００４０】次に、データ・パターンが、アドレスの範
囲又はサブセット内の各アドレスに書き込まれる。デー
タ・パターンが書き込まれた後、それを読み出し、メモ
リ・バンクが使用可能であり適切に機能していることを
確認する。検出されたエラーはいかなるものでも、バン
ク状況レジスタ７４（即ち、バンク・エラー標識１０
９）に報告される。大域構成レジスタ７０内のイネーブ
ル・エラー時バンク割振り解除標識９１上のイネーブル
・バンク割振り解除状況を基に、エラーについて中央処
理装置１２（図１）に知らせ、又は、既知の方法でバン
クを割振り解除する。
囲又はサブセット内の各アドレスに書き込まれる。デー
タ・パターンが書き込まれた後、それを読み出し、メモ
リ・バンクが使用可能であり適切に機能していることを
確認する。検出されたエラーはいかなるものでも、バン
ク状況レジスタ７４（即ち、バンク・エラー標識１０
９）に報告される。大域構成レジスタ７０内のイネーブ
ル・エラー時バンク割振り解除標識９１上のイネーブル
・バンク割振り解除状況を基に、エラーについて中央処
理装置１２（図１）に知らせ、又は、既知の方法でバン
クを割振り解除する。
【００４１】図５を参照して動作を説明する。システム
１０のようなシステムが初期化されると、電力スイッチ
がオンとなり（ステップ７６「スイッチ・オン」）、シ
ステムはパワーアップ・シーケンスを実行する。初期状
態では、これに電源の活動化が含まれる。一実施例で
は、全メモリ初期パワーアップ標識８９（図４）は全て
のシステム・メモリのバンク３０が活動化されるべきこ
とを指示する（ステップ７８「システム・パワーアッ
プ」）。（別の実施例では、全メモリ初期パワーアップ
標識８９は、この時全てのシステム・メモリを活動化す
る必要はないことを指示する。）電源の初期化に続い
て、所定の電圧値に達するまで、電力を徐々に上昇させ
る。システム１０が所定の電圧値に達したことを感知す
ると、システムは休止して安定化を行う（ステップ８０
「電圧感知／休止」）。次いで、システムの初期化が開
始される（ステップ８２「システム初期化」）。
１０のようなシステムが初期化されると、電力スイッチ
がオンとなり（ステップ７６「スイッチ・オン」）、シ
ステムはパワーアップ・シーケンスを実行する。初期状
態では、これに電源の活動化が含まれる。一実施例で
は、全メモリ初期パワーアップ標識８９（図４）は全て
のシステム・メモリのバンク３０が活動化されるべきこ
とを指示する（ステップ７８「システム・パワーアッ
プ」）。（別の実施例では、全メモリ初期パワーアップ
標識８９は、この時全てのシステム・メモリを活動化す
る必要はないことを指示する。）電源の初期化に続い
て、所定の電圧値に達するまで、電力を徐々に上昇させ
る。システム１０が所定の電圧値に達したことを感知す
ると、システムは休止して安定化を行う（ステップ８０
「電圧感知／休止」）。次いで、システムの初期化が開
始される（ステップ８２「システム初期化」）。
【００４２】システムの初期化中、中央処理装置１２は
システム構成素子１８からの命令を実行し始める。命令
の実行中、システム構成素子１８から入力された構成デ
ータはメモリ制御装置２０に供給され、制御装置プログ
ラム・レジスタ部５６に記憶される。この構成データに
よって、メモリ制御装置２０はシステム・メモリ２２へ
のアクセスを開始することができることになる。しかし
ながら、システム・メモリ２２がアクセスされる前は、
メモリ制御装置２０（又は他の公知の支援ロジック）
は、存在検出バス４０（図２を参照）によって供給され
た情報を読み取り、その情報を、例えば、メモリ制御装
置２０内に配置された電力管理スコアボード６４のバン
ク構成レジスタ７２に記憶する。前述のように、バンク
構成レジスタ７２は、システム・メモリ２２における使
用可能なメモリ・バンク、各バンクのサイズ、許容電圧
レベル、及び、（リフレッシュが使用可能な場合）どの
ようにバンクをリフレッシュするか等の情報を含んでい
る（ステップ８４「メモリ存在検出の感知」）。
システム構成素子１８からの命令を実行し始める。命令
の実行中、システム構成素子１８から入力された構成デ
ータはメモリ制御装置２０に供給され、制御装置プログ
ラム・レジスタ部５６に記憶される。この構成データに
よって、メモリ制御装置２０はシステム・メモリ２２へ
のアクセスを開始することができることになる。しかし
ながら、システム・メモリ２２がアクセスされる前は、
メモリ制御装置２０（又は他の公知の支援ロジック）
は、存在検出バス４０（図２を参照）によって供給され
た情報を読み取り、その情報を、例えば、メモリ制御装
置２０内に配置された電力管理スコアボード６４のバン
ク構成レジスタ７２に記憶する。前述のように、バンク
構成レジスタ７２は、システム・メモリ２２における使
用可能なメモリ・バンク、各バンクのサイズ、許容電圧
レベル、及び、（リフレッシュが使用可能な場合）どの
ようにバンクをリフレッシュするか等の情報を含んでい
る（ステップ８４「メモリ存在検出の感知」）。
【００４３】次に、システム構成素子１８（又はオペレ
ーティング・システム）内のシステム・コードによっ
て、例えば、メモリに対するタイミング情報、メモリを
アクセスする態様及び処理部の速度を含む多数の属性を
含むように、メモリ制御装置２０が構成される。加え
て、存在検出バス４０上の存在検出情報及び／又はシス
テム・セットアップ時にソフトウエアにより供給された
情報を用いて、メモリ制御装置２０内に配置された電力
管理スコアボード６４の大域構成レジスタ７０が更新さ
れる（ステップ８６「制御装置を構成しスコアボード情
報を設定する」）。加えて、制御装置構成の期間、アド
レス比較／バンク選択／再マッピング部５８のような他
の構成要素が、アドレスのマッピングとアドレス指定モ
ードとを指示するために構成される。
ーティング・システム）内のシステム・コードによっ
て、例えば、メモリに対するタイミング情報、メモリを
アクセスする態様及び処理部の速度を含む多数の属性を
含むように、メモリ制御装置２０が構成される。加え
て、存在検出バス４０上の存在検出情報及び／又はシス
テム・セットアップ時にソフトウエアにより供給された
情報を用いて、メモリ制御装置２０内に配置された電力
管理スコアボード６４の大域構成レジスタ７０が更新さ
れる（ステップ８６「制御装置を構成しスコアボード情
報を設定する」）。加えて、制御装置構成の期間、アド
レス比較／バンク選択／再マッピング部５８のような他
の構成要素が、アドレスのマッピングとアドレス指定モ
ードとを指示するために構成される。
【００４４】メモリ制御装置２０を構成し電力管理スコ
アボード６４を更新するのに続いて、システム・メモリ
２２の所定の遅れ（例えば、約１００ミリ秒）が発生
し、次いでシステム・メモリがポンプアップ（例えば８
サイクル）される（ステップ８８「メモリ休止及びポン
プアップ」）。
アボード６４を更新するのに続いて、システム・メモリ
２２の所定の遅れ（例えば、約１００ミリ秒）が発生
し、次いでシステム・メモリがポンプアップ（例えば８
サイクル）される（ステップ８８「メモリ休止及びポン
プアップ」）。
【００４５】ポンプアップのステップの完了後、限定的
なメモリ診断が、システム２２内の全ての活動状態のバ
ンクについて行なわれる（ステップ９０「全活動状態バ
ンクに（限定的）メモリ診断を実行する」）。一実施例
では、バンクが設置されていることをバンク設置標識９
３が示し、そのバンクに対する現電圧レベルの標識１０
１がゼロでない電圧レベルを表しているならば、当該バ
ンクは活動状態である。バンクの各々を試験するため
に、例えば、テスト・パターンを各バンクに書き込んで
から読み出して、バンクの各々が機能し、したがって有
効であることを確認する。
なメモリ診断が、システム２２内の全ての活動状態のバ
ンクについて行なわれる（ステップ９０「全活動状態バ
ンクに（限定的）メモリ診断を実行する」）。一実施例
では、バンクが設置されていることをバンク設置標識９
３が示し、そのバンクに対する現電圧レベルの標識１０
１がゼロでない電圧レベルを表しているならば、当該バ
ンクは活動状態である。バンクの各々を試験するため
に、例えば、テスト・パターンを各バンクに書き込んで
から読み出して、バンクの各々が機能し、したがって有
効であることを確認する。
【００４６】システム・メモリ２２の使用可能なバンク
の数、及び使用可能なバンクが有効か否かについての決
定を行なった後、使用可能なメモリの量が、大域構成レ
ジスタ７０に配置された最少基本メモリ・サイズ７５に
よって示される必要メモリ量より大きいか否かについて
決定を行なう（照会のステップ９２「使用可能なメモリ
は所要のメモリより大きいか」）。使用可能なメモリが
所要のメモリより大きいか否かを決定するために、電力
管理機械６６は、設置されたバンクの各々（これもバン
ク構成レジスタ７２によって示されている）に対するバ
ンク構成レジスタ７２の各バンク・サイズ値９５を加算
し、その結果を大域構成レジスタ７０内の最少基本メモ
リ・サイズ７５と比較する。この結果（即ち使用可能な
メモリ）が所要のメモリ以下であれば、初期化は完了す
る（ステップ９４「初期化完了」）。一方、顧客によっ
て要求されたメモリ量を超える１つ以上のメモリ・バン
クが存在する場合、本発明の原理にしたがって、メモリ
の超過した部分は、メモリ制御装置２０によって割振り
解除される。
の数、及び使用可能なバンクが有効か否かについての決
定を行なった後、使用可能なメモリの量が、大域構成レ
ジスタ７０に配置された最少基本メモリ・サイズ７５に
よって示される必要メモリ量より大きいか否かについて
決定を行なう（照会のステップ９２「使用可能なメモリ
は所要のメモリより大きいか」）。使用可能なメモリが
所要のメモリより大きいか否かを決定するために、電力
管理機械６６は、設置されたバンクの各々（これもバン
ク構成レジスタ７２によって示されている）に対するバ
ンク構成レジスタ７２の各バンク・サイズ値９５を加算
し、その結果を大域構成レジスタ７０内の最少基本メモ
リ・サイズ７５と比較する。この結果（即ち使用可能な
メモリ）が所要のメモリ以下であれば、初期化は完了す
る（ステップ９４「初期化完了」）。一方、顧客によっ
て要求されたメモリ量を超える１つ以上のメモリ・バン
クが存在する場合、本発明の原理にしたがって、メモリ
の超過した部分は、メモリ制御装置２０によって割振り
解除される。
【００４７】使用可能なメモリが所要のモリよりも大き
いとき、大域構成レジスタ７０の最少基本メモリ・サイ
ズ７５に記憶されている構成要求を満足する最小数のメ
モリ・バンクが基本メモリとして割振られる（ステップ
９６「（構成要求に合致する）最少メモリ・バンクを基
本メモリとして割振る」）。これを達成するために、ア
ドレス比較／バンク選択／再マッピング部５８を用いて
メモリ・アドレスを再構成すると共に、その割振られた
対応のバンクの現在の状況を表すようにバンク状況レジ
スタ７４を更新する。具体的には、各割振られたバンク
に対して、現電圧レベル、現リフレッシュ・モード、タ
イマ状況、診断以来のバンク・アクセス標識、及びバン
ク・エラー標識に関する情報を電力管理機械６６から取
り出し、電力管理スコアボード６４の対応するバンク状
況レジスタ７４に記憶する。
いとき、大域構成レジスタ７０の最少基本メモリ・サイ
ズ７５に記憶されている構成要求を満足する最小数のメ
モリ・バンクが基本メモリとして割振られる（ステップ
９６「（構成要求に合致する）最少メモリ・バンクを基
本メモリとして割振る」）。これを達成するために、ア
ドレス比較／バンク選択／再マッピング部５８を用いて
メモリ・アドレスを再構成すると共に、その割振られた
対応のバンクの現在の状況を表すようにバンク状況レジ
スタ７４を更新する。具体的には、各割振られたバンク
に対して、現電圧レベル、現リフレッシュ・モード、タ
イマ状況、診断以来のバンク・アクセス標識、及びバン
ク・エラー標識に関する情報を電力管理機械６６から取
り出し、電力管理スコアボード６４の対応するバンク状
況レジスタ７４に記憶する。
【００４８】構成要求に合致した必要数のバンクが割振
られた後、残りのメモリ・バンクは、本発明の原理にし
たがって、各々の最小使用可能電力レベルに設定される
（ステップ９８「最少メモリ・サイズ以上の全メモリ・
バンクを最小使用可能電力レベルに設定する」）。
られた後、残りのメモリ・バンクは、本発明の原理にし
たがって、各々の最小使用可能電力レベルに設定される
（ステップ９８「最少メモリ・サイズ以上の全メモリ・
バンクを最小使用可能電力レベルに設定する」）。
【００４９】次に、図６において、まず、１つ以上のバ
ンクをその最小使用可能電力モードに設定するために、
各バンクに対して使用可能な電力モードに関する決定を
行なう（ステップ１００「使用可能電力モードを決定す
る」）。この決定は、電力管理スコアボード６４のバン
ク構成レジスタ７２に配置されている許容リフレッシュ
・モード標識９９に関連して、許容電圧レベル標識９７
を参照することによって行われる（使用可能電力モード
は、例えば、電力中断、システム動作、又はスイッチの
ようなシステム・コマンド／割り込みによって利用する
ことができる。）次に、各バンクの最小使用可能電力モ
ードを、電力管理スコアボード６４から取り出した使用
可能電力モードから選択する（照会１０２「どれが最小
使用可能電力モードか」）。
ンクをその最小使用可能電力モードに設定するために、
各バンクに対して使用可能な電力モードに関する決定を
行なう（ステップ１００「使用可能電力モードを決定す
る」）。この決定は、電力管理スコアボード６４のバン
ク構成レジスタ７２に配置されている許容リフレッシュ
・モード標識９９に関連して、許容電圧レベル標識９７
を参照することによって行われる（使用可能電力モード
は、例えば、電力中断、システム動作、又はスイッチの
ようなシステム・コマンド／割り込みによって利用する
ことができる。）次に、各バンクの最小使用可能電力モ
ードを、電力管理スコアボード６４から取り出した使用
可能電力モードから選択する（照会１０２「どれが最小
使用可能電力モードか」）。
【００５０】一実施例では、特定のバンクに対する最小
使用可能電力モードは、電力停止モード、低電圧モー
ド、低電圧自己リフレッシュ・モード、自己リフレッシ
ュ・モード又は活動状態モードであり、これらについ
て、各々ここで詳細に説明する。電力管理スコアボード
６４のバンク構成レジスタ７２が、バンクに対する最小
使用可能電力モードが電力停止モードである（即ち、使
用可能電圧レベル標識９７が０ボルトを含んでいる）こ
とを示している場合、最初に、診断が完了して以来、リ
フレッシュ・アクセスを除いて、当該メモリ・バンクが
アクセスされたか否かについて照会を行なう（照会１０
４「診断完了後にメモリはアクセスされたか」）。その
メモリ・バンクが診断以後アクセスされていない場合、
そのメモリ・バンクにゼロ電圧を印加することによって
電力停止を行う（ステップ１０６、「電力システムを０
ボルトに対して再プログラムする」）。
使用可能電力モードは、電力停止モード、低電圧モー
ド、低電圧自己リフレッシュ・モード、自己リフレッシ
ュ・モード又は活動状態モードであり、これらについ
て、各々ここで詳細に説明する。電力管理スコアボード
６４のバンク構成レジスタ７２が、バンクに対する最小
使用可能電力モードが電力停止モードである（即ち、使
用可能電圧レベル標識９７が０ボルトを含んでいる）こ
とを示している場合、最初に、診断が完了して以来、リ
フレッシュ・アクセスを除いて、当該メモリ・バンクが
アクセスされたか否かについて照会を行なう（照会１０
４「診断完了後にメモリはアクセスされたか」）。その
メモリ・バンクが診断以後アクセスされていない場合、
そのメモリ・バンクにゼロ電圧を印加することによって
電力停止を行う（ステップ１０６、「電力システムを０
ボルトに対して再プログラムする」）。
【００５１】本発明の原理によれば、ゼロ電圧をメモリ
・バンクに印加するために、プログラマブル・メモリ電
力システム２４を再プログラムすることによって、電圧
入力３８（図２）を０ボルトに設定する。プログラマブ
ル・メモリ電力システム２４はメモリ制御装置２０から
その入力を受け取る。特に、メモリ制御装置２０の電力
管理機械６６は、バンクが電力停止されているという指
示と０ボルトを符号化したデジタル値とを、それぞれ制
御バンク・バス３６と電圧プログラマブル・バス４６と
を介してプログラマブル・メモリ電力システム２４に渡
す。上述の入力を用いて、プログラマブル・メモリ電力
システム２４はゼロ電圧の出力信号４８を生成する。出
力信号４８は次いでデグリッチ回路５０に渡され、出力
信号を安定化させる。続いて、ゼロ電圧に対応してデグ
リッチされて出力された信号３８は、制御バンク・バス
３６によって指定されたバンクに印加される。
・バンクに印加するために、プログラマブル・メモリ電
力システム２４を再プログラムすることによって、電圧
入力３８（図２）を０ボルトに設定する。プログラマブ
ル・メモリ電力システム２４はメモリ制御装置２０から
その入力を受け取る。特に、メモリ制御装置２０の電力
管理機械６６は、バンクが電力停止されているという指
示と０ボルトを符号化したデジタル値とを、それぞれ制
御バンク・バス３６と電圧プログラマブル・バス４６と
を介してプログラマブル・メモリ電力システム２４に渡
す。上述の入力を用いて、プログラマブル・メモリ電力
システム２４はゼロ電圧の出力信号４８を生成する。出
力信号４８は次いでデグリッチ回路５０に渡され、出力
信号を安定化させる。続いて、ゼロ電圧に対応してデグ
リッチされて出力された信号３８は、制御バンク・バス
３６によって指定されたバンクに印加される。
【００５２】バンクの電力停止に続いて、電力管理スコ
アボード６４を、このゼロ電圧を表すように更新する。
（ステップ１０８「スコアボードを更新する」）。特
に、バンク状況レジスタ７４の現電圧レベル、リフレッ
シュ・モード、タイマ状況、バンク・アクセス標識、バ
ンク・エラー標識が、電力管理機械６６によって供給さ
れる現在値によって更新される。
アボード６４を、このゼロ電圧を表すように更新する。
（ステップ１０８「スコアボードを更新する」）。特
に、バンク状況レジスタ７４の現電圧レベル、リフレッ
シュ・モード、タイマ状況、バンク・アクセス標識、バ
ンク・エラー標識が、電力管理機械６６によって供給さ
れる現在値によって更新される。
【００５３】照会１０４に戻って、診断の完了以後にメ
モリ・バンクがアクセスされていた場合、一実施例で
は、バンクへの電圧は除去されない。代りに、流れは照
会１０２に戻り、その次の最小電力モードに関する決定
が行なわれる。
モリ・バンクがアクセスされていた場合、一実施例で
は、バンクへの電圧は除去されない。代りに、流れは照
会１０２に戻り、その次の最小電力モードに関する決定
が行なわれる。
【００５４】許容電圧レベル標識９７をチェックするこ
とによって、バンクを設定することができる最小電力モ
ード（又は、電力停止モードが最小電力モードである
が、診断以後にメモリバンクがアクセスされた状況で
は、その次の最小電力モード）が、低電圧モード又は低
電圧自己リフレッシュ・モードのいずれかである場合、
バンクに印加されている電圧が、本発明にしたがって低
下される（図６の番号１１７）。
とによって、バンクを設定することができる最小電力モ
ード（又は、電力停止モードが最小電力モードである
が、診断以後にメモリバンクがアクセスされた状況で
は、その次の最小電力モード）が、低電圧モード又は低
電圧自己リフレッシュ・モードのいずれかである場合、
バンクに印加されている電圧が、本発明にしたがって低
下される（図６の番号１１７）。
【００５５】最初に、自己リフレッシュがメモリ・バン
クによって支援されているか否かについての照会が行な
われる（照会１００「自己リフレッシュが支援されてい
るか」）。特に、バンク構成レジスタ７２の許容リフレ
ッシュ・モード標識９９をチェックし、自己リフレッシ
ュ・モードが支援されているか否かを確認する。
クによって支援されているか否かについての照会が行な
われる（照会１００「自己リフレッシュが支援されてい
るか」）。特に、バンク構成レジスタ７２の許容リフレ
ッシュ・モード標識９９をチェックし、自己リフレッシ
ュ・モードが支援されているか否かを確認する。
【００５６】自己リフレッシュ・モードが支援されてい
れば、適用可能なメモリ・バンクに印加される電圧はバ
ンク構成レジスタ７２の許容電圧レベル標識９７によっ
て指示される受容可能な低レベルへ（例えば、５ボルト
から３．３ボルトへ）低下させる（低電圧自己リフレッ
シュ・モード）（ステップ１１２「バンク電圧を低下さ
せる）。バンク電圧を低下させるために、メモリ制御装
置２０内に配置されている電力管理機械６６が、適用可
能な制御バンク・バス３６及び所望の電圧を電圧プログ
ラマブル・バス４６を介して再びプログラマブル・メモ
リ電力システム２４に渡す。プログラマブル・メモリ電
力システム２４は所望電圧の出力信号４８を生成し、デ
グリッチ回路５０へ入力する。上述のように、デグリッ
チ回路５０の出力は電圧入力３８であり、これは、低下
された電圧を受け取るべきメモリ・バンクに印加され
る。
れば、適用可能なメモリ・バンクに印加される電圧はバ
ンク構成レジスタ７２の許容電圧レベル標識９７によっ
て指示される受容可能な低レベルへ（例えば、５ボルト
から３．３ボルトへ）低下させる（低電圧自己リフレッ
シュ・モード）（ステップ１１２「バンク電圧を低下さ
せる）。バンク電圧を低下させるために、メモリ制御装
置２０内に配置されている電力管理機械６６が、適用可
能な制御バンク・バス３６及び所望の電圧を電圧プログ
ラマブル・バス４６を介して再びプログラマブル・メモ
リ電力システム２４に渡す。プログラマブル・メモリ電
力システム２４は所望電圧の出力信号４８を生成し、デ
グリッチ回路５０へ入力する。上述のように、デグリッ
チ回路５０の出力は電圧入力３８であり、これは、低下
された電圧を受け取るべきメモリ・バンクに印加され
る。
【００５７】続いて、公知の方法で自己リフレッシュが
開始され（ステップ１１４「自己リフレッシュを開始す
る」）、例えば、低下された電圧レベル及び現リフレッ
シュ・モードを表すように電力管理スコアボード６４の
バンク状況レジスタ７４を更新する（ステップ１１６
「スコアボードを更新する」）。
開始され（ステップ１１４「自己リフレッシュを開始す
る」）、例えば、低下された電圧レベル及び現リフレッ
シュ・モードを表すように電力管理スコアボード６４の
バンク状況レジスタ７４を更新する（ステップ１１６
「スコアボードを更新する」）。
【００５８】再び照会１１０に戻り、自己リフレッシュ
が支援されていない場合、メモリ・バンクに供給されて
いる電圧を低下させ（低電圧モード）（ステップ１１８
「バンク電圧を低下させる）、上述のように電力管理ス
コアボード６４を更新する（ステップ１２０「スコアボ
ードを更新する」）。
が支援されていない場合、メモリ・バンクに供給されて
いる電圧を低下させ（低電圧モード）（ステップ１１８
「バンク電圧を低下させる）、上述のように電力管理ス
コアボード６４を更新する（ステップ１２０「スコアボ
ードを更新する」）。
【００５９】照会１０２に戻って、いまメモリ・バンク
が最小使用可能電圧レベルにある（例えば、その特定の
システムがプログラマブル・メモリ電力システム２４を
備えていないために）と決定された場合、バンクに印加
されている電圧が維持される（番号１２１）。しかしな
がら、バンクを自己リフレッシュ・モードにすることに
よって、そのバンクを低電力モードに設定し得るか否か
について判断される。したがって、バンク構成レジスタ
７２の許容リフレッシュ・モード標識９９がアクセスさ
れ、バンクに対して自己リフレッシュが使用可能である
か否かが決定される（照会１２２「自己リフレッシュが
使用可能か」）。自己リフレッシュが使用不可能なら
ば、メモリ・バンクはその最小使用可能電力レベルにあ
るので、したがって何も動作は行われない（ステップ１
２４「最小使用可能電圧レベルのメモリ」）。しかしな
がら、自己リフレッシュが使用可能であれば、バンクを
低電力モードにするために、自己リフレッシュを開始す
る（ステップ１２６「自己リフレッシュを開始す
る」）。その後、上述のように、電力管理スコアボード
６４のバンク状況レジスタ７４を電力管理機械６６によ
って更新する（ステップ１２８「スコアボードを更新す
る」）。
が最小使用可能電圧レベルにある（例えば、その特定の
システムがプログラマブル・メモリ電力システム２４を
備えていないために）と決定された場合、バンクに印加
されている電圧が維持される（番号１２１）。しかしな
がら、バンクを自己リフレッシュ・モードにすることに
よって、そのバンクを低電力モードに設定し得るか否か
について判断される。したがって、バンク構成レジスタ
７２の許容リフレッシュ・モード標識９９がアクセスさ
れ、バンクに対して自己リフレッシュが使用可能である
か否かが決定される（照会１２２「自己リフレッシュが
使用可能か」）。自己リフレッシュが使用不可能なら
ば、メモリ・バンクはその最小使用可能電力レベルにあ
るので、したがって何も動作は行われない（ステップ１
２４「最小使用可能電圧レベルのメモリ」）。しかしな
がら、自己リフレッシュが使用可能であれば、バンクを
低電力モードにするために、自己リフレッシュを開始す
る（ステップ１２６「自己リフレッシュを開始す
る」）。その後、上述のように、電力管理スコアボード
６４のバンク状況レジスタ７４を電力管理機械６６によ
って更新する（ステップ１２８「スコアボードを更新す
る」）。
【００６０】上述のように、一実施例では、最初のメモ
リ・パワーアップの間、大域構成レジスタ７０の最少基
本メモリ・サイズ７５に記憶されている顧客構成データ
によって定義された最少所要バンク数を越えるいかなる
バンクも、電力資源を保存するために、その最小使用可
能電力レベルに設定される。したがって、メモリ要求が
出されたとき、アクセスが発生し及び／又はバンクを自
己リフレッシュ・モードから外す前に、メモリ・アクセ
スに必要な又は望まれる電圧がバンクに印加されるよう
に、そのメモリ要求に対応するメモリ・バンクの電力レ
ベルが決定される。これについては図７を参照して、以
下に詳細に説明する。
リ・パワーアップの間、大域構成レジスタ７０の最少基
本メモリ・サイズ７５に記憶されている顧客構成データ
によって定義された最少所要バンク数を越えるいかなる
バンクも、電力資源を保存するために、その最小使用可
能電力レベルに設定される。したがって、メモリ要求が
出されたとき、アクセスが発生し及び／又はバンクを自
己リフレッシュ・モードから外す前に、メモリ・アクセ
スに必要な又は望まれる電圧がバンクに印加されるよう
に、そのメモリ要求に対応するメモリ・バンクの電力レ
ベルが決定される。これについては図７を参照して、以
下に詳細に説明する。
【００６１】図７において、特定のメモリ位置への要求
が中央処理装置１２又は入出力装置１６内の装置から出
されたとき、どこで要求が発生したかにしたがって、中
央処理装置バス２６又は拡張バス２８を介して、メモリ
・アドレスがメモリ制御装置２０に渡される。メモリ制
御装置２０がメモリ・アドレスを受け取ったのに続い
て、アドレス比較／バンク選択／再マッピング部５８に
よってアドレスの比較が行なわれ、どのバンクが到来ア
ドレスに対応するかがメモリ制御装置２０に指示される
（照会１３０「アドレスを比較する」）。適切なメモリ
・バンクが決定されると、そのメモリ・バンクの現電流
レベル（即ち、現電圧レベル及び電流リフレッシュ・モ
ード）を判定するために、電力管理スコアボード６４の
バンク状況レジスタ７４がアクセスされる。
が中央処理装置１２又は入出力装置１６内の装置から出
されたとき、どこで要求が発生したかにしたがって、中
央処理装置バス２６又は拡張バス２８を介して、メモリ
・アドレスがメモリ制御装置２０に渡される。メモリ制
御装置２０がメモリ・アドレスを受け取ったのに続い
て、アドレス比較／バンク選択／再マッピング部５８に
よってアドレスの比較が行なわれ、どのバンクが到来ア
ドレスに対応するかがメモリ制御装置２０に指示される
（照会１３０「アドレスを比較する」）。適切なメモリ
・バンクが決定されると、そのメモリ・バンクの現電流
レベル（即ち、現電圧レベル及び電流リフレッシュ・モ
ード）を判定するために、電力管理スコアボード６４の
バンク状況レジスタ７４がアクセスされる。
【００６２】メモリ・バンクがメモリ・アクセスに適切
な電力レベルで動作している（即ち、いまバンクが低電
圧又は自己リフレッシュ・モードではない）という指示
があれば、メモリ・アクセスは完了し（ステップ１３２
「メモリ・アクセスを完了する」）、電力管理機械６６
内の情報を用いて、アクセスされたバンクの現在の新し
い状況を表すように電力管理スコアボード６４のバンク
状況レジスタ７４が更新される（ステップ１３４「スコ
アボードを更新する」）。加えて、電力管理機械６６内
に配置されていてアクセスされたバンクに対応するリセ
ット可能なカウンタがリセットされ、メモリ・バンクが
最近アクセスされたことを指示する。
な電力レベルで動作している（即ち、いまバンクが低電
圧又は自己リフレッシュ・モードではない）という指示
があれば、メモリ・アクセスは完了し（ステップ１３２
「メモリ・アクセスを完了する」）、電力管理機械６６
内の情報を用いて、アクセスされたバンクの現在の新し
い状況を表すように電力管理スコアボード６４のバンク
状況レジスタ７４が更新される（ステップ１３４「スコ
アボードを更新する」）。加えて、電力管理機械６６内
に配置されていてアクセスされたバンクに対応するリセ
ット可能なカウンタがリセットされ、メモリ・バンクが
最近アクセスされたことを指示する。
【００６３】照会１３０に戻って、メモリ・バンクが自
己リフレッシュ・モードにあると決定された場合、例え
ば一連のタイミングを実行することによって、自己リフ
レッシュ・サイクルを終了する（ステップ１３６「自己
リフレッシュ・サイクルを終了する」）。次いで、メモ
リ制御装置２０を約１ＤＲＡＭ（ダイナミック・ランダ
ム・アクセス・メモリ）サイクルの間停止させ、バンク
がアクセスの用意ができたことを確認する（ステップ１
３８「１ＤＲＡＭサイクル待つ」）。バンクがアクセス
の用意ができた後、メモリ・アクセスを完了させ（ステ
ップ１３２「メモリ・アクセスを完了する」）、前述の
ように電力管理スコアボードを更新する（ステップ１３
４「スコアボードを更新する」）。
己リフレッシュ・モードにあると決定された場合、例え
ば一連のタイミングを実行することによって、自己リフ
レッシュ・サイクルを終了する（ステップ１３６「自己
リフレッシュ・サイクルを終了する」）。次いで、メモ
リ制御装置２０を約１ＤＲＡＭ（ダイナミック・ランダ
ム・アクセス・メモリ）サイクルの間停止させ、バンク
がアクセスの用意ができたことを確認する（ステップ１
３８「１ＤＲＡＭサイクル待つ」）。バンクがアクセス
の用意ができた後、メモリ・アクセスを完了させ（ステ
ップ１３２「メモリ・アクセスを完了する」）、前述の
ように電力管理スコアボードを更新する（ステップ１３
４「スコアボードを更新する」）。
【００６４】再び照会１３０において、メモリ・バンク
が低電圧モードにある場合、メモリ・バンクがメモリ低
電圧、低電圧自己リフレッシュ、メモリ電力停止のうち
のどの低電圧モードに現在あるかについての決定を行な
う（照会１４０「低電圧モード判断のブロック」）。メ
モリ・バンクがメモリ低電圧モードにあると決定された
場合、メモリ・バンクの電圧レベルを前記のように上昇
させる。
が低電圧モードにある場合、メモリ・バンクがメモリ低
電圧、低電圧自己リフレッシュ、メモリ電力停止のうち
のどの低電圧モードに現在あるかについての決定を行な
う（照会１４０「低電圧モード判断のブロック」）。メ
モリ・バンクがメモリ低電圧モードにあると決定された
場合、メモリ・バンクの電圧レベルを前記のように上昇
させる。
【００６５】メモリ制御装置２０の電力管理機械６６
は、アクセスされるべきメモリ・バンクに対応する制御
バンク・バス３４と電圧プログラマブル・バス４６上の
所望の電圧量とをプログラマブル・メモリ電力システム
２４に渡す（ステップ１４２「プログラマブル電力シス
テムに電圧を送る」）。プログラマブル・メモリ電力シ
ステム２４は電圧出力信号４８を出力し、これを安定化
のためにデグリッチ回路５０に伝達する。デグリッチ回
路５０の出力は、アクセスされているメモリ・バンクに
印加される所望の電圧を表す電圧入力３８である。即
ち、当該電圧出力はメモリ制御装置２０から入力される
制御バンク・バス３６に対応するメモリ・バンク３０に
渡される。電圧が安定するように十分な時間量が経過し
た後（ステップ１４４「電圧安定まで待つ」）、メモリ
・アクセスが完了し（ステップ１３２「メモリ・アクセ
スを完了する」）、アクセスされたバンクに対応し電力
管理スコアボード６４内に配置されたバンク状況レジス
タ７４を更新する（ステップ１３４「スコアボードを更
新する」）。
は、アクセスされるべきメモリ・バンクに対応する制御
バンク・バス３４と電圧プログラマブル・バス４６上の
所望の電圧量とをプログラマブル・メモリ電力システム
２４に渡す（ステップ１４２「プログラマブル電力シス
テムに電圧を送る」）。プログラマブル・メモリ電力シ
ステム２４は電圧出力信号４８を出力し、これを安定化
のためにデグリッチ回路５０に伝達する。デグリッチ回
路５０の出力は、アクセスされているメモリ・バンクに
印加される所望の電圧を表す電圧入力３８である。即
ち、当該電圧出力はメモリ制御装置２０から入力される
制御バンク・バス３６に対応するメモリ・バンク３０に
渡される。電圧が安定するように十分な時間量が経過し
た後（ステップ１４４「電圧安定まで待つ」）、メモリ
・アクセスが完了し（ステップ１３２「メモリ・アクセ
スを完了する」）、アクセスされたバンクに対応し電力
管理スコアボード６４内に配置されたバンク状況レジス
タ７４を更新する（ステップ１３４「スコアボードを更
新する」）。
【００６６】照会のブロック１４０に戻って、アクセス
されているメモリ・バンクが低電圧自己リフレッシュ・
モードにあると判断された場合、自己リフレッシュ・サ
イクルを終了し（ステップ１４６「自己リフレッシュ・
サイクルを終了する」）、先に述べたように、約１ＤＲ
ＡＭサイクルの間システムを停止させる（ステップ１４
８「１ＤＲＡＭサイクル待つ」）。続いて、メモリ・バ
ンクに印加されている電圧を所定値に増加させる。先に
述べたように、特定のメモリ・バンクへの電圧を増加さ
せるために、電圧管理機械６６は適切な電圧レベルを電
圧プログラマブル・バス４６とアクセスすべきバンクに
対応する制御バンク・バス３６とを介してプログラマブ
ル・メモリ電力システム２４に渡し、電圧出力信号４８
を出力する（ステップ１４２「プログラマブル電力シス
テムに電圧を送る」）。次いで、電圧出力信号４８はデ
グリッチ回路５０に入力されて安定化され、デグリッチ
回路５０の出力、即ち電圧入力３８が適宜のバンクに渡
される。電圧が安定するように十分な時間量が経過した
後（ステップ１４４「電圧安定まで待つ」）、メモリ・
アクセスが完了し（ステップ１３２「メモリ・アクセス
を完了する」）、バンクの新しい電力レベルを表すよう
に電力管理スコアボード６４を更新する（ステップ１３
４「スコアボードの更新」）。特に、前述のように、バ
ンク状況レジスタ７４の現電圧レベル１０１、現リフレ
ッシュ・モード１０３、タイマ状況１０５、バンク・ア
クセス標識１０７及びバンク・エラー標識１０９が電力
管理機械６６によって更新される。
されているメモリ・バンクが低電圧自己リフレッシュ・
モードにあると判断された場合、自己リフレッシュ・サ
イクルを終了し（ステップ１４６「自己リフレッシュ・
サイクルを終了する」）、先に述べたように、約１ＤＲ
ＡＭサイクルの間システムを停止させる（ステップ１４
８「１ＤＲＡＭサイクル待つ」）。続いて、メモリ・バ
ンクに印加されている電圧を所定値に増加させる。先に
述べたように、特定のメモリ・バンクへの電圧を増加さ
せるために、電圧管理機械６６は適切な電圧レベルを電
圧プログラマブル・バス４６とアクセスすべきバンクに
対応する制御バンク・バス３６とを介してプログラマブ
ル・メモリ電力システム２４に渡し、電圧出力信号４８
を出力する（ステップ１４２「プログラマブル電力シス
テムに電圧を送る」）。次いで、電圧出力信号４８はデ
グリッチ回路５０に入力されて安定化され、デグリッチ
回路５０の出力、即ち電圧入力３８が適宜のバンクに渡
される。電圧が安定するように十分な時間量が経過した
後（ステップ１４４「電圧安定まで待つ」）、メモリ・
アクセスが完了し（ステップ１３２「メモリ・アクセス
を完了する」）、バンクの新しい電力レベルを表すよう
に電力管理スコアボード６４を更新する（ステップ１３
４「スコアボードの更新」）。特に、前述のように、バ
ンク状況レジスタ７４の現電圧レベル１０１、現リフレ
ッシュ・モード１０３、タイマ状況１０５、バンク・ア
クセス標識１０７及びバンク・エラー標識１０９が電力
管理機械６６によって更新される。
【００６７】一方、照会のブロック１４０が、メモリが
電力停止されている（即ち、０ボルトがメモリ・バンク
に印加されている）ことを示した場合、前述のように、
増加した電圧量を適宜のバンクに供給し（ステップ１５
０「プログラマブル電力システムに電圧を送る」）、電
圧が安定するまで十分な時間を経過させる（これも先に
述べた）（ステップ１５２「電圧安定まで待つ」）。
電力停止されている（即ち、０ボルトがメモリ・バンク
に印加されている）ことを示した場合、前述のように、
増加した電圧量を適宜のバンクに供給し（ステップ１５
０「プログラマブル電力システムに電圧を送る」）、電
圧が安定するまで十分な時間を経過させる（これも先に
述べた）（ステップ１５２「電圧安定まで待つ」）。
【００６８】続いて、システムは休止し、電力管理機械
６６を用いてメモリ・バンクをポンプアップする（ステ
ップ１５４「休止しメモリをポンプアップする」）。そ
の後、例えば、単純なパターンをメモリ・バンクに送
り、そのパターンを読み戻すことによって、メモリ・バ
ンクの境界を試験して最少量の診断を実行し、このメモ
リ・バンクが動作中であることを確認する（ステップ１
５６「診断を実行する」）。（診断ステップは必要では
ないが、データをバンクに送る前に、例えば、メモリが
データを受け取ることができるか否かを試験するために
行うのがよい。診断試験を行うべきか否かを各員するた
めに、イネーブル・パワーオン診断標識８７をチェック
する。メモリ・バンクにエラーがあることが発見された
場合（照会１５８「エラーが発見されたか」）、そのエ
ラーを表すように、別のバンクが使用可能か否かについ
ての決定を行う（照会１６２「代わりのバンクが使用可
能か」）。
６６を用いてメモリ・バンクをポンプアップする（ステ
ップ１５４「休止しメモリをポンプアップする」）。そ
の後、例えば、単純なパターンをメモリ・バンクに送
り、そのパターンを読み戻すことによって、メモリ・バ
ンクの境界を試験して最少量の診断を実行し、このメモ
リ・バンクが動作中であることを確認する（ステップ１
５６「診断を実行する」）。（診断ステップは必要では
ないが、データをバンクに送る前に、例えば、メモリが
データを受け取ることができるか否かを試験するために
行うのがよい。診断試験を行うべきか否かを各員するた
めに、イネーブル・パワーオン診断標識８７をチェック
する。メモリ・バンクにエラーがあることが発見された
場合（照会１５８「エラーが発見されたか」）、そのエ
ラーを表すように、別のバンクが使用可能か否かについ
ての決定を行う（照会１６２「代わりのバンクが使用可
能か」）。
【００６９】他のバンクが使用可能か否かを決定するた
めに、各バンク設置標識９３をチェックし、使用可能な
バンクが他にあるか否かを調べる。使用可能なバンク
は、診断以後全くアクセスされたことがない電力供給さ
れているバンク（バンク・アクセス標識１０７によって
指示される）、又は、電力供給されていないバンク（現
電圧レベル１０１によって指示される）のいずれかを含
む。別の使用可能なバンクが識別されると、使用可能な
バンクに対する新しいアドレス範囲を表すようにメモリ
制御装置２０のレジスタ・プログラム部５６が更新さ
れ、次いで流れはステップ１４０「アドレスを比較す
る」に戻る。一方、代わりのバンクがない場合、エラー
が中央処理装置１２に知らされ、システム１０は診断／
回復モードに入る（ステップ１６６「エラーを知らせ
る」）。
めに、各バンク設置標識９３をチェックし、使用可能な
バンクが他にあるか否かを調べる。使用可能なバンク
は、診断以後全くアクセスされたことがない電力供給さ
れているバンク（バンク・アクセス標識１０７によって
指示される）、又は、電力供給されていないバンク（現
電圧レベル１０１によって指示される）のいずれかを含
む。別の使用可能なバンクが識別されると、使用可能な
バンクに対する新しいアドレス範囲を表すようにメモリ
制御装置２０のレジスタ・プログラム部５６が更新さ
れ、次いで流れはステップ１４０「アドレスを比較す
る」に戻る。一方、代わりのバンクがない場合、エラー
が中央処理装置１２に知らされ、システム１０は診断／
回復モードに入る（ステップ１６６「エラーを知らせ
る」）。
【００７０】照会１５８において、エラーが発生してお
らず、診断が完了したならば、メモリ・アクセスが完了
し（ステップ１３２「メモリ・アクセスを完了す
る」）、新たにパワーアップされたバンクを表すように
電力管理スコアボード６４のバンク状況レジスタ７４が
更新される（ステップ１３４「スコアボードを更新す
る」）。
らず、診断が完了したならば、メモリ・アクセスが完了
し（ステップ１３２「メモリ・アクセスを完了す
る」）、新たにパワーアップされたバンクを表すように
電力管理スコアボード６４のバンク状況レジスタ７４が
更新される（ステップ１３４「スコアボードを更新す
る」）。
【００７１】本発明の一好適実施例では、予め選択した
時間量の間にバンクがアクセスされないときは、１つ以
上のメモリ・バンクへの電力は自動的に低下又は遮断さ
れる。電力管理機械６６に配置されたバンク・アクセス
・タイマ又はカウンタを用いて、各メモリ・バンクがア
クセスされてから経過した時間量を監視する。特定のメ
モリ・バンクが予め設定した時間期間内にアクセスされ
なかった場合、メモリ制御装置２０は、アクセスされて
いないメモリ・バンクに供給されている電力の減少又は
遮断を試みる。これを達成する方法は、既に図６を参照
して説明したとおりである。即ち、特定のバンクに対す
る使用可能電力モードについて決定を行ない、次いで最
小使用可能電力モードを決定する。この選択された最小
使用可能電力モードを基に、メモリ制御装置２０、特に
電力管理スコアボード６４及び電力管理機械６６を用い
て、先に詳細に説明したように、アクセスされていない
メモリ・バンクを最小使用可能電力モードに設定する。
時間量の間にバンクがアクセスされないときは、１つ以
上のメモリ・バンクへの電力は自動的に低下又は遮断さ
れる。電力管理機械６６に配置されたバンク・アクセス
・タイマ又はカウンタを用いて、各メモリ・バンクがア
クセスされてから経過した時間量を監視する。特定のメ
モリ・バンクが予め設定した時間期間内にアクセスされ
なかった場合、メモリ制御装置２０は、アクセスされて
いないメモリ・バンクに供給されている電力の減少又は
遮断を試みる。これを達成する方法は、既に図６を参照
して説明したとおりである。即ち、特定のバンクに対す
る使用可能電力モードについて決定を行ない、次いで最
小使用可能電力モードを決定する。この選択された最小
使用可能電力モードを基に、メモリ制御装置２０、特に
電力管理スコアボード６４及び電力管理機械６６を用い
て、先に詳細に説明したように、アクセスされていない
メモリ・バンクを最小使用可能電力モードに設定する。
【００７２】本発明の電力管理方法及びシステムについ
て、メモリ・サブシステムを参照して詳細に説明した
が、本発明の電力管理技術は、種々のシステムと共に用
いることができるものである。
て、メモリ・サブシステムを参照して詳細に説明した
が、本発明の電力管理技術は、種々のシステムと共に用
いることができるものである。
【００７３】
【発明の効果】以上、本発明について若干の実施例を参
照しながら詳細に説明したところから明らかなとおり、
本発明は、システムによって利用される電力量を管理
し、システム・プロセッサから独立し且つ動的に必要電
力量を減少させ、所定の期間に素子がアクセスされない
ときには当該素子を自動的に最小使用可能電力モードに
設定することができるという格別の効果を奏することが
できる。
照しながら詳細に説明したところから明らかなとおり、
本発明は、システムによって利用される電力量を管理
し、システム・プロセッサから独立し且つ動的に必要電
力量を減少させ、所定の期間に素子がアクセスされない
ときには当該素子を自動的に最小使用可能電力モードに
設定することができるという格別の効果を奏することが
できる。
【図１】本発明の電力管理技術に関連するコンピュータ
処理システムの一実施例のブロック図。
処理システムの一実施例のブロック図。
【図２】本発明の原理による、図１に図示されたメモリ
・サブシステムに関連する主要な構成要素の一例を示す
図。
・サブシステムに関連する主要な構成要素の一例を示す
図。
【図３】本発明の、図１に図示されたメモリ制御装置の
主要な構成要素の一実施例を示す図。
主要な構成要素の一実施例を示す図。
【図４】本発明の電力管理スコアボードの主要な構成要
素の一実施例を示す図。
素の一実施例を示す図。
【図５】本発明の原理による、メモリ・サブシステムを
パワーアップするための論理流れ図の一例を示す図。
パワーアップするための論理流れ図の一例を示す図。
【図６】本発明の原理にしたがって、メモリ・サブシス
テムの１つ以上のバンクを、各バンクに対する最の支援
電力レベルに設定するための論理流れ図の一例を示す
図。
テムの１つ以上のバンクを、各バンクに対する最の支援
電力レベルに設定するための論理流れ図の一例を示す
図。
【図７】本発明の原理による、システム・メモリ内の位
置にアクセスするための論理流れ図の一例を示す図。
置にアクセスするための論理流れ図の一例を示す図。
１０：コンピュータ処理システム、 １２：中央処理装
置（ＣＰＵ）、１４：メモリ・サブシステム、 １６：
入出力（Ｉ／Ｏ）装置、１８：システム構成素子、 ２
０：メモリ制御装置、 ２２：システムメモリ、２４：
プログラマブル・メモリ電力システム
置（ＣＰＵ）、１４：メモリ・サブシステム、 １６：
入出力（Ｉ／Ｏ）装置、１８：システム構成素子、 ２
０：メモリ制御装置、 ２２：システムメモリ、２４：
プログラマブル・メモリ電力システム
フロントページの続き (72)発明者 クリストファー・マイケル・ヘリング アメリカ合衆国05494、バーモント州 ウ エストフォード、キングスヒル・ロード、 ルート １、ボックス 990 (72)発明者 マーク・ウィリアム・ケロッグ アメリカ合衆国05452、バーモント州 エ セックス・ジャンクション、コーデロイ・ ロード 29番地
Claims (12)
- 【請求項１】 Ｎ個の素子を有するシステムによって使
用される電力量を減少させるための方法であって、 前記Ｎ個の素子のうちの少なくとも１つに対する複数の
電力モードを決定する決定ステップと、 前記複数の電力モードから、前記Ｎ個の素子のうちの前
記少なくとも１つに対して設定することができる最小使
用可能電力モードを選択する選択ステップと、 前記Ｎ個の素子のうちの前記少なくとも１つを前記最小
使用可能電力モードに設定する設定ステップと、を含む
ことを特徴とする方法。 - 【請求項２】 請求項１記載の方法において、前記決定
ステップは、前記複数の電力モードをスコアボードから
検索するステップを含むことを特徴とする方法。 - 【請求項３】 請求項１記載の方法であって、前記最小
使用可能電力モードは、電力停止モード、低電圧モー
ド、低電圧自己リフレッシュ・モード、自己リフレッシ
ュ・モード及び活動状態モードのうちの１つであり、 前記設定ステップは、 （１）前記電力停止モードの場合には、前記Ｎ個の素子
のうちの前記少なくとも１つが所定の時間量の間にアク
セスされたか否かを決定するステップと、前記Ｎ個の素
子のうちの前記少なくとも１つが前記所定の時間量の間
にアクセスされなかったときに該素子の電圧レベルを０
ボルトへ低下させるステップとを含み、 （２）前記低電圧自己リフレッシュ・モードの場合に
は、前記Ｎ個の素子のうちの前記少なくとも１つの電圧
レベルを所定のレベルへ低下させるステップと、自己リ
フレッシュ・サイクルを開始するステップと、前記最小
使用可能電力モードを表すように前記スコアボードを更
新するステップとを含み、 （３）前記低電圧モードの場合には、前記Ｎ個の素子の
うちの前記少なくとも１つの電圧レベルを所定のレベル
へ低下させるステップと、前記最小使用可能電力モード
を表すように前記スコアボードを更新するステップとを
含み、 （４）前記自己リフレッシュ・モードの場合には、自己
リフレッシュ・サイクルを開始するステップと、前記最
小使用可能電力モードを表すように前記スコアボードを
更新するステップとを含むことを特徴とする方法。 - 【請求項４】 Ｎ個の素子を有し、そのうちの少なくと
も１つが複数の電力モードを支援するシステムによって
使用される電力量を減少させるためのシステムであっ
て、 前記Ｎ個の素子のうちの前記少なくとも１つによって支
援される前記複数の電力モードを決定する決定手段と、 前記複数の電力モードから、前記Ｎ個の素子のうちの前
記少なくとも１つに対して設定することができる最小使
用可能電力モードを選択する選択手段と、 前記Ｎ個の素子のうちの前記少なくとも１つを前記最小
使用可能電力モードに設定する設定手段と、を具備する
ことを特徴とするシステム。 - 【請求項５】 請求項４記載のシステムにおいて、前記
決定手段は、前記複数の電力モードをスコアボードから
検索する手段を含むことを特徴とするシステム。 - 【請求項６】 請求項４記載のシステムであって、前記
最小使用可能電力モードは、電力停止モード、低電圧モ
ード、低電圧自己リフレッシュ・モード、自己リフレッ
シュ・モード及び活動状態モードのうちの１つであり、 前記設定手段は、 （１）前記電力停止モードの場合には、前記Ｎ個の素子
のうちの前記少なくとも１つが所定の時間量の間にアク
セスされたか否かを決定する手段と、前記Ｎ個の素子の
うちの前記少なくとも１つが前記所定の時間量の間にア
クセスされなかったときに該素子の電圧レベルを０ボル
トへ低下させるステップとを備え、 （２）前記低電圧自己リフレッシュ・モードの場合に
は、前記Ｎ個の素子のうちの前記少なくとも１つの電圧
レベルを所定のレベルへ低下させる手段と、自己リフレ
ッシュ・サイクルを開始する手段と、前記最小使用可能
電力モードを表すように前記スコアボードを更新する手
段とを備え、 （３）前記低電圧モードの場合には、前記Ｎ個の素子の
うちの前記少なくとも１つの電圧レベルを所定のレベル
へ低下させる手段と、前記最小使用可能電力モードを表
すように前記スコアボードを更新する手段とを備え、 （４）前記自己リフレッシュ・モードの場合には、自己
リフレッシュ・サイクルを開始する手段と、前記最小使
用可能電力モードを表すように前記スコアボードを更新
する手段とを備えることを特徴とする方法。 - 【請求項７】Ｎ個の素子を有するシステムによって利用
される電力量を自動的に減少させるための方法であっ
て、 前記Ｎ個の素子のうちの少なくとも１つが、予め選択さ
れた時間量内にアクセスされたか否かを決定する決定ス
テップと、 前記Ｎ個の素子のうちの少なくとも１つが前記予め選択
された時間量内にアクセスされなかったとき、前記Ｎ個
の素子のうちの前記少なくとも１つによって使用される
電力量を減らす減少ステップと、を含むことを特徴とす
る方法。 - 【請求項８】 請求項７記載の方法において、前記減少
ステップは、 前記Ｎ個の素子のうちの前記少なくとも１つに対する複
数の使用可能電力モードを決定する決定ステップと、 前記複数の使用可能電力モードから、前記Ｎ個の素子の
うちの前記少なくとも１つに対する使用可能な最小電力
レベルを選択する選択ステップと、 前記Ｎ個の素子のうちの前記少なくとも１つによって使
用される電力を前記選択された最小電力レベルへ低下さ
せる低下ステップと、を含むことを特徴とする方法。 - 【請求項９】 Ｎ個の素子を有するシステムによって利
用される電力量を自動的に減少させるためのシステムで
あって、 前記Ｎ個の素子のうちの少なくとも１つが、予め選択さ
れた時間量内にアクセスされたか否かを決定する決定手
段と、 前記Ｎ個の素子のうちの少なくとも１つが前記予め選択
された時間量内にアクセスされなかったとき、前記Ｎ個
の素子のうちの前記少なくとも１つによって使用される
電力量を減らす減少手段と、を具備することを特徴とす
るシステム。 - 【請求項１０】 請求項９記載のシステムにおいて、前
記減少手段は、 前記Ｎ個の素子のうちの前記少なくとも１つに対して複
数の使用可能電力モードを決定する決定手段と、 前記複数の使用可能電力モードから、前記Ｎ個の素子の
うちの前記少なくとも１つに対して使用可能な最小電力
レベルを選択する選択手段と、 前記Ｎ個の素子のうちの前記少なくとも１つによって使
用される電力を前記選択された最小電力レベルへ低下さ
せる低下手段と、を具備することを特徴とするシステ
ム。 - 【請求項１１】 Ｎ個の素子を有するコンピュータ・シ
ステム用のメモリ制御装置であって、前記メモリ制御装
置は多数の機能を実行する回路を有するコンピュータ・
インターフェースを備えており、前記回路は、前記Ｎ個
の素子のうちの少なくとも１つに対する複数の使用可能
電力モードを記憶するスコアボードと、前記Ｎ個の素子
のうちの少なくとも１つに対して前記スコアボードに記
憶されている最小使用可能電力モードを決定する手段と
を備えることを特徴とするメモリ制御装置。 - 【請求項１２】 請求項１１記載のメモリ制御装置にお
いて、前記メモリ制御装置は電圧発生手段に結合されて
おり、前記電圧発生手段は、前記メモリ制御装置から前
記最小使用可能電力モードを示す電圧を受け取ることを
特徴とするメモリ制御装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/891,367 US5404543A (en) | 1992-05-29 | 1992-05-29 | Method and system for reducing an amount of power utilized by selecting a lowest power mode from a plurality of power modes |
| US891367 | 1992-05-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0675672A true JPH0675672A (ja) | 1994-03-18 |
| JP2986040B2 JP2986040B2 (ja) | 1999-12-06 |
Family
ID=25398062
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5103283A Expired - Lifetime JP2986040B2 (ja) | 1992-05-29 | 1993-04-28 | 電力利用管理方法及びシステム |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5404543A (ja) |
| JP (1) | JP2986040B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4922306B2 (ja) * | 2005-12-29 | 2012-04-25 | インテル・コーポレーション | Ｃ０時のセルフリフレッシュメカニズム |
| JP2018515980A (ja) * | 2015-04-30 | 2018-06-14 | クアルコム テクノロジーズ インターナショナル，リミテッド | ワイヤレスデバイスの電源管理 |
Families Citing this family (64)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5832286A (en) * | 1991-12-04 | 1998-11-03 | Sharp Kabushiki Kaisha | Power control apparatus for digital electronic device |
| JP3058986B2 (ja) * | 1992-04-02 | 2000-07-04 | ダイヤセミコンシステムズ株式会社 | コンピュータシステムの節電制御装置 |
| US5781784A (en) * | 1992-07-09 | 1998-07-14 | Zilog, Inc. | Dynamic power management of solid state memories |
| TW390446U (en) * | 1992-10-01 | 2000-05-11 | Hudson Soft Co Ltd | Information processing system |
| JPH07129287A (ja) * | 1993-11-01 | 1995-05-19 | Canon Inc | コンピュータ装置 |
| US5632038A (en) * | 1994-02-22 | 1997-05-20 | Dell Usa, L.P. | Secondary cache system for portable computer |
| US5535401A (en) * | 1994-04-05 | 1996-07-09 | International Business Machines Corporation | Method and system of power and thermal management for a data processing system using object-oriented program design |
| US6021498A (en) * | 1994-04-06 | 2000-02-01 | Advanced Micro Devices, Inc. | Power management unit including a programmable index register for accessing configuration registers |
| US5517649A (en) * | 1994-04-19 | 1996-05-14 | Maxtor Corporation | Adaptive power management for hard disk drives |
| JPH08101657A (ja) * | 1994-09-30 | 1996-04-16 | Toshiba Corp | コンピュータシステムおよびそのシステムにおけるｃｒｔディスプレイの消費電力制御方法 |
| WO1996019765A1 (en) * | 1994-12-22 | 1996-06-27 | Intel Corporation | System power consumption tracking and reporting |
| US5617572A (en) * | 1995-01-31 | 1997-04-01 | Dell Usa, L.P. | System for reducing power consumption in computers |
| JP3617105B2 (ja) * | 1995-02-16 | 2005-02-02 | ソニー株式会社 | 電子機器及びその動作モード制御方法 |
| JPH08234874A (ja) * | 1995-02-22 | 1996-09-13 | Canon Inc | 情報処理システム |
| JPH08241240A (ja) * | 1995-03-03 | 1996-09-17 | Toshiba Corp | コンピュータシステム |
| US5710933A (en) * | 1995-03-31 | 1998-01-20 | International Business Machines Corporation | System resource enable apparatus |
| US5852737A (en) * | 1995-04-24 | 1998-12-22 | National Semiconductor Corporation | Method and apparatus for operating digital static CMOS components in a very low voltage mode during power-down |
| US5845139A (en) * | 1995-06-07 | 1998-12-01 | Advanced Micro Devices, Inc. | System for providing a host computer with access to a memory on a PCMCIA card in a power down mode |
| US5787294A (en) * | 1995-10-13 | 1998-07-28 | Vlsi Technology, Inc. | System for reducing the power consumption of a computer system and method therefor |
| EP0777182B1 (en) * | 1995-11-28 | 2001-07-04 | Bull S.A. | A memory access limiter for random access dynamic memories |
| US5928365A (en) * | 1995-11-30 | 1999-07-27 | Kabushiki Kaisha Toshiba | Computer system using software controlled power management method with respect to the main memory according to a program's main memory utilization states |
| JPH09306164A (ja) * | 1996-05-13 | 1997-11-28 | Internatl Business Mach Corp <Ibm> | メモリ・リフレッシュ・システム |
| US5815697A (en) * | 1997-01-09 | 1998-09-29 | Texas Instruments Incorporated | Circuits, systems, and methods for reducing microprogram memory power for multiway branching |
| EP0855718A1 (en) * | 1997-01-28 | 1998-07-29 | Hewlett-Packard Company | Memory low power mode control |
| JPH10269767A (ja) * | 1997-03-19 | 1998-10-09 | Mitsubishi Electric Corp | 半導体装置 |
| JP3070527B2 (ja) * | 1997-06-10 | 2000-07-31 | 日本電気株式会社 | 無線携帯端末 |
| US6530026B1 (en) * | 1997-10-17 | 2003-03-04 | Intel Corporation | Circuit and method for power distribution management |
| US5940345A (en) * | 1997-12-12 | 1999-08-17 | Cypress Semiconductor Corp. | Combinational logic feedback circuit to ensure correct power-on-reset of a four-bit synchronous shift register |
| KR100272163B1 (ko) * | 1997-12-30 | 2000-11-15 | 윤종용 | 대기용어레이전압발생기를갖는반도체메모리장치 |
| US6178517B1 (en) * | 1998-07-24 | 2001-01-23 | International Business Machines Corporation | High bandwidth DRAM with low operating power modes |
| KR100363105B1 (ko) * | 1998-12-23 | 2003-02-19 | 주식회사 하이닉스반도체 | 셀 리키지 커런트 보상용 셀프 리프레쉬 장치 |
| KR100355226B1 (ko) * | 1999-01-12 | 2002-10-11 | 삼성전자 주식회사 | 뱅크별로 선택적인 셀프 리프레쉬가 가능한 동적 메모리장치 |
| US6330639B1 (en) | 1999-06-29 | 2001-12-11 | Intel Corporation | Method and apparatus for dynamically changing the sizes of pools that control the power consumption levels of memory devices |
| US6691215B1 (en) * | 2000-09-26 | 2004-02-10 | Sun Microsystems, Inc. | Method and apparatus for reducing power consumption |
| US7260731B1 (en) | 2000-10-23 | 2007-08-21 | Transmeta Corporation | Saving power when in or transitioning to a static mode of a processor |
| JP4216457B2 (ja) * | 2000-11-30 | 2009-01-28 | 富士通マイクロエレクトロニクス株式会社 | 半導体記憶装置及び半導体装置 |
| US20030030326A1 (en) * | 2001-08-10 | 2003-02-13 | Shakti Systems, Inc. | Distributed power and supply architecture |
| US20030065497A1 (en) * | 2001-09-28 | 2003-04-03 | Rhoads Monte J. | Power management system to select a power state for a network computer system based on load |
| GB0123421D0 (en) * | 2001-09-28 | 2001-11-21 | Memquest Ltd | Power management system |
| WO2003041238A2 (en) * | 2001-11-05 | 2003-05-15 | Shakti Systems, Inc. | Monolithic battery charging device |
| US6819088B2 (en) * | 2001-11-05 | 2004-11-16 | Krishna Shenai | DC-DC converter with resonant gate drive |
| US7549066B2 (en) * | 2002-11-15 | 2009-06-16 | Intel Corporation | Automatic power savings stand-by control for non-volatile memory |
| US20050125701A1 (en) * | 2003-12-03 | 2005-06-09 | International Business Machines Corporation | Method and system for energy management via energy-aware process scheduling |
| US7155623B2 (en) * | 2003-12-03 | 2006-12-26 | International Business Machines Corporation | Method and system for power management including local bounding of device group power consumption |
| US7752470B2 (en) * | 2003-12-03 | 2010-07-06 | International Business Machines Corporation | Method and system for power management including device controller-based device use evaluation and power-state control |
| US7356665B2 (en) * | 2003-12-17 | 2008-04-08 | International Business Machines Corporation | Method and system for machine memory power and availability management in a processing system supporting multiple virtual machines |
| US7197652B2 (en) * | 2003-12-22 | 2007-03-27 | International Business Machines Corporation | Method and system for energy management in a simultaneous multi-threaded (SMT) processing system including per-thread device usage monitoring |
| US7698575B2 (en) | 2004-03-30 | 2010-04-13 | Intel Corporation | Managing power consumption by requesting an adjustment to an operating point of a processor |
| US7343502B2 (en) * | 2004-07-26 | 2008-03-11 | Intel Corporation | Method and apparatus for dynamic DLL powerdown and memory self-refresh |
| US7177222B2 (en) * | 2005-03-04 | 2007-02-13 | Seagate Technology Llc | Reducing power consumption in a data storage system |
| US7493441B2 (en) * | 2005-03-15 | 2009-02-17 | Dot Hill Systems Corporation | Mass storage controller with apparatus and method for extending battery backup time by selectively providing battery power to volatile memory banks not storing critical data |
| US7469372B2 (en) * | 2005-05-13 | 2008-12-23 | Texas Instruments Incorporated | Scan sequenced power-on initialization |
| DE102005037635B4 (de) * | 2005-08-09 | 2007-07-12 | Infineon Technologies Ag | Hardwaresteuerung für den Wechsel des Betriebsmodus eines Speichers |
| US7793059B2 (en) * | 2006-01-18 | 2010-09-07 | Apple Inc. | Interleaving policies for flash memory |
| US7409516B2 (en) * | 2006-03-30 | 2008-08-05 | Intel Corporation | Pending request scoreboard for out-of-order memory scheduler |
| US7752468B2 (en) * | 2006-06-06 | 2010-07-06 | Intel Corporation | Predict computing platform memory power utilization |
| US7681054B2 (en) * | 2006-10-03 | 2010-03-16 | International Business Machines Corporation | Processing performance improvement using activity factor headroom |
| US8683133B2 (en) * | 2008-01-18 | 2014-03-25 | Texas Instruments Incorporated | Termination of prefetch requests in shared memory controller |
| US8086876B2 (en) * | 2008-07-02 | 2011-12-27 | Dell Products L.P. | Static and dynamic power management for a memory subsystem |
| US8352758B2 (en) * | 2010-03-22 | 2013-01-08 | International Business Machines Corporation | Power bus current bounding using local current-limiting soft-switches and device requirements information |
| US10522237B2 (en) * | 2015-08-07 | 2019-12-31 | Mentor Graphics Corporation | Low power VLSI designs using circuit failure in sequential cells as low voltage check for limit of operation |
| US10147499B1 (en) * | 2016-06-06 | 2018-12-04 | Apple Inc. | Memory power-up testing system |
| US10564692B2 (en) * | 2018-03-27 | 2020-02-18 | Windbond Electronics Corp. | Memory device and power reduction method of the same memory device |
| US11500555B2 (en) * | 2020-09-04 | 2022-11-15 | Micron Technology, Inc. | Volatile memory to non-volatile memory interface for power management |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02222048A (ja) * | 1989-02-23 | 1990-09-04 | Toshiba Corp | 情報記憶媒体 |
| JPH02232752A (ja) * | 1989-03-07 | 1990-09-14 | Matsushita Electric Ind Co Ltd | メモリ管理方法 |
| JPH02270011A (ja) * | 1987-03-16 | 1990-11-05 | Donald S Stern | 選択パワーゲーティング装置 |
| JPH0325794A (ja) * | 1989-06-23 | 1991-02-04 | Nec Eng Ltd | メモリ制御回路 |
| JPH0485611A (ja) * | 1990-07-30 | 1992-03-18 | Matsushita Electric Ind Co Ltd | 携帯端末 |
| JPH04133117A (ja) * | 1990-09-26 | 1992-05-07 | Canon Inc | 情報処理装置 |
| JPH04152413A (ja) * | 1990-10-17 | 1992-05-26 | Toshiba Corp | 電池駆動電子機器 |
| JPH05307431A (ja) * | 1992-04-30 | 1993-11-19 | Sanyo Electric Co Ltd | 電力制御システム |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4381552A (en) * | 1978-12-08 | 1983-04-26 | Motorola Inc. | Stanby mode controller utilizing microprocessor |
| US4293927A (en) * | 1979-12-12 | 1981-10-06 | Casio Computer Co., Ltd. | Power consumption control system for electronic digital data processing devices |
| US4317181A (en) * | 1979-12-26 | 1982-02-23 | Texas Instruments Incorporated | Four mode microcomputer power save operation |
| US4384350A (en) * | 1980-11-03 | 1983-05-17 | Fairchild Camera & Instrument Corp. | MOS Battery backup controller for microcomputer random access memory |
| JPS6061992A (ja) * | 1983-09-14 | 1985-04-09 | Nec Corp | 擬似スタティックメモリ |
| US4625296A (en) * | 1984-01-17 | 1986-11-25 | The Perkin-Elmer Corporation | Memory refresh circuit with varying system transparency |
| JPH0787034B2 (ja) * | 1984-05-07 | 1995-09-20 | 株式会社日立製作所 | 半導体集積回路装置 |
| US4851987A (en) * | 1986-01-17 | 1989-07-25 | International Business Machines Corporation | System for reducing processor power consumption by stopping processor clock supply if a desired event does not occur |
| US4710903A (en) * | 1986-03-31 | 1987-12-01 | Wang Laboratories, Inc. | Pseudo-static memory subsystem |
| JPH0650457B2 (ja) * | 1987-10-14 | 1994-06-29 | シャープ株式会社 | コンピュータシステムのデバイス電源制御装置 |
| DK174975B1 (da) * | 1988-05-06 | 2004-04-05 | Toppan Printing Co Ltd | Integreret kredsløbskort |
| KR0134773B1 (ko) * | 1988-07-05 | 1998-04-20 | Hitachi Ltd | 반도체 기억장치 |
| US5175845A (en) * | 1988-12-09 | 1992-12-29 | Dallas Semiconductor Corp. | Integrated circuit with watchdog timer and sleep control logic which places IC and watchdog timer into sleep mode |
| US5182810A (en) * | 1989-05-31 | 1993-01-26 | Dallas Semiconductor Corp. | Isolation gates to permit selective power-downs within a closely-coupled multi-chip system |
| US5041964A (en) * | 1989-06-12 | 1991-08-20 | Grid Systems Corporation | Low-power, standby mode computer |
| US5148546A (en) * | 1991-04-22 | 1992-09-15 | Blodgett Greg A | Method and system for minimizing power demands on portable computers and the like by refreshing selected dram cells |
-
1992
- 1992-05-29 US US07/891,367 patent/US5404543A/en not_active Expired - Lifetime
-
1993
- 1993-04-28 JP JP5103283A patent/JP2986040B2/ja not_active Expired - Lifetime
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02270011A (ja) * | 1987-03-16 | 1990-11-05 | Donald S Stern | 選択パワーゲーティング装置 |
| JPH02222048A (ja) * | 1989-02-23 | 1990-09-04 | Toshiba Corp | 情報記憶媒体 |
| JPH02232752A (ja) * | 1989-03-07 | 1990-09-14 | Matsushita Electric Ind Co Ltd | メモリ管理方法 |
| JPH0325794A (ja) * | 1989-06-23 | 1991-02-04 | Nec Eng Ltd | メモリ制御回路 |
| JPH0485611A (ja) * | 1990-07-30 | 1992-03-18 | Matsushita Electric Ind Co Ltd | 携帯端末 |
| JPH04133117A (ja) * | 1990-09-26 | 1992-05-07 | Canon Inc | 情報処理装置 |
| JPH04152413A (ja) * | 1990-10-17 | 1992-05-26 | Toshiba Corp | 電池駆動電子機器 |
| JPH05307431A (ja) * | 1992-04-30 | 1993-11-19 | Sanyo Electric Co Ltd | 電力制御システム |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4922306B2 (ja) * | 2005-12-29 | 2012-04-25 | インテル・コーポレーション | Ｃ０時のセルフリフレッシュメカニズム |
| JP2018515980A (ja) * | 2015-04-30 | 2018-06-14 | クアルコム テクノロジーズ インターナショナル，リミテッド | ワイヤレスデバイスの電源管理 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2986040B2 (ja) | 1999-12-06 |
| US5404543A (en) | 1995-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2986040B2 (ja) | 電力利用管理方法及びシステム | |
| US5826092A (en) | Method and apparatus for performance optimization in power-managed computer systems | |
| US5148546A (en) | Method and system for minimizing power demands on portable computers and the like by refreshing selected dram cells | |
| KR100417835B1 (ko) | 메모리 장치의 전력 소비 레벨을 제어하는 풀의 크기를동적으로 변화시키는 장치 및 방법 | |
| US5928365A (en) | Computer system using software controlled power management method with respect to the main memory according to a program's main memory utilization states | |
| USRE43223E1 (en) | Dynamic memory management | |
| US5898880A (en) | Power saving apparatus for hard disk drive and method of controlling the same | |
| JP3628588B2 (ja) | コンピュータ・システムのメモリ・カードによって使用される電力を制御する方法 | |
| KR100518376B1 (ko) | 프로세서 전력 관리를 개선하기 위한 방법 및 장치 | |
| US8593470B2 (en) | Dynamic memory clock switching circuit and method for adjusting power consumption | |
| US7454639B2 (en) | Various apparatuses and methods for reduced power states in system memory | |
| US7055012B2 (en) | Latency reduction using negative clock edge and read flags | |
| US5907700A (en) | Controlling flash memory program and erase pulses | |
| US6647472B2 (en) | Fast suspend to disk | |
| TWI341969B (en) | Method for causing a memory to enter self refresh, memory apparatus that can enter a self refresh, and coumputing system | |
| US20020083355A1 (en) | Method and apparatus for dynamic power control of a low power processor | |
| US20100011233A1 (en) | Adaptive power control | |
| US20030131161A1 (en) | Device and method for maximizing performance on a memory interface with a variable number of channels | |
| KR100278355B1 (ko) | 컴퓨터 시스템 및 이 컴퓨터 시스템의 제어 방법 | |
| CN107210057A (zh) | 具有自刷新节电模式的固态驱动器 | |
| US20080010418A1 (en) | Method for Accessing a Non-Volatile Memory via a Volatile Memory Interface | |
| US6851012B2 (en) | Information processing system, information processing method and readable-by-computer recording medium | |
| US20080010419A1 (en) | System and Method for Issuing Commands | |
| JPH09222939A (ja) | メモリカード | |
| US20040059954A1 (en) | Automatic low power state entry |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081001 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091001 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091001 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091001 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101001 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101001 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111001 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121001 Year of fee payment: 13 |