JPH0677251U - 半導体素子収納用パッケージ - Google Patents

半導体素子収納用パッケージ

Info

Publication number
JPH0677251U
JPH0677251U JP014889U JP1488993U JPH0677251U JP H0677251 U JPH0677251 U JP H0677251U JP 014889 U JP014889 U JP 014889U JP 1488993 U JP1488993 U JP 1488993U JP H0677251 U JPH0677251 U JP H0677251U
Authority
JP
Japan
Prior art keywords
semiconductor element
insulating
package
insulating lid
sealing material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP014889U
Other languages
English (en)
Other versions
JP2577088Y2 (ja
Inventor
弘二 井苅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP1993014889U priority Critical patent/JP2577088Y2/ja
Publication of JPH0677251U publication Critical patent/JPH0677251U/ja
Application granted granted Critical
Publication of JP2577088Y2 publication Critical patent/JP2577088Y2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

(57)【要約】 【目的】内部に収容する半導体素子に外部よりノイズが
入り込むのを有効に防止し、半導体素子を正常、且つ安
定に作動させることができる半導体素子収納用パッケー
ジを提供することにある。 【構成】半導体素子3が載置される載置部を有する絶縁
基体1と絶縁蓋体2から成り、絶縁基体1と絶縁蓋体2
とを導電性封止材8を介し接合することによって内部に
半導体素子3を気密に収容するようになした半導体素子
収納用パッケージであって、前記導電性封止材8は絶縁
蓋体2の絶縁基体1側の全面に予め被着されている。

Description

【考案の詳細な説明】
【0001】
【産業上の利用分野】
本考案は半導体素子を収容するための半導体素子収納用パッケージに関する。
【0002】
【従来の技術】
従来、半導体素子を収容する半導体素子収納用パッケージはアルミナセラミッ クス等の電気絶縁材料から成り、その上面の略中央部に半導体素子を収容するた めの凹部を有し、且つ該凹部周辺から下面にかけて導出されたタングステン、モ リブデン、マンガン等の高融点金属粉末から成るメタライズ配線層を有する絶縁 基体と、半導体素子を外部電気回路に電気的に接続するために前記メタライズ配 線層に銀ロウ等のロウ材を介し取着された外部リード端子と、アルミナセラミッ クス等の電気絶縁材料から成る絶縁蓋体とから構成されており、絶縁基体の凹部 底面に半導体素子を接着剤を介して取着固定し、半導体素子の各電極とメタライ ズ配線層とをボンディングワイヤを介して電気的に接続するとともに絶縁基体の 上面に絶縁蓋体をガラス、樹脂等の封止材により接合させ、絶縁基体と絶縁蓋体 とから成る容器の内部に半導体素子を気密に封止することによって製品としての 半導体装置となる。
【0003】
【考案が解決しようとする課題】
しかしながら、この従来の半導体素子収納用パッケージは絶縁基体や絶縁蓋体 に使用されているアルミナセラミックスがノイズに対するシールド効果に弱いこ と、及び近時、半導体素子は高速駆動が行われるようになってきており、ノイズ の影響を極めて受け易いものとなってきていること等から外部近接位置にノイズ 発生源があると内部に収容する半導体素子にノイズが極めて容易に入り込み、そ の結果、前記入り込んだノイズによって半導体素子に誤動作を発生させてしまう という欠点を有していた。
【0004】 また高速駆動を行う半導体素子はそれ自体がノイズを発生し易く、半導体素子 の発生したノイズが他の装置に入り込んで誤動作等の悪影響を与えるという問題 も有していた。
【0005】
【考案の目的】
本考案は上記欠点に鑑み案出されたものでその目的は、内部に収容する半導体 素子に外部よりノイズが入り込むのを有効に防止し、半導体素子を正常、且つ安 定に作動させることができる半導体素子収納用パッケージを提供することにある 。
【0006】
【課題を解決するための手段】
本考案は半導体素子が載置される載置部を有する絶縁基体と絶縁蓋体から成り 、絶縁基体と絶縁蓋体とを導電性封止材を介し接合することによって内部に半導 体素子を気密に収容するようになした半導体素子収納用パッケージであって、前 記導電性封止材は絶縁蓋体の絶縁基体側の全面に予め被着されていることを特徴 とするものである。
【0007】
【実施例】
次に本考案を添付図面に基づき詳細に説明する。
【0008】 図1は本考案の半導体素子収納用パッケージの一実施例を示す断面図であり、 1は絶縁基体、2は絶縁蓋体である。この絶縁基体1と絶縁蓋体2とで半導体素 子3を収容するための容器4が構成される。
【0009】 前記絶縁基体1はアルミナセラミックス等の電気絶縁材料から成り、その上面 略中央部に半導体素子3を収容するための空所を形成する凹部1aが設けてあり 、該凹部1a底面には半導体素子3がエポキシ樹脂等の接着剤を介して取着され る。
【0010】 前記絶縁基体1はアルミナセラミックスから成る場合、例えば、アルミナ(A l2 3 )、シリカ(SiO2 )、カルシア(CaO)、マグネシア(MgO) 等の原料粉末に適当な有機溶剤、溶媒を添加混合して泥漿状となすとともにこれ を従来周知のドクターブレード法やカレンダーロール法等を採用することによっ てセラミックグリーンシート(セラミック生シート)を形成し、しかる後、前記 セラミックグリーンシートに適当な打ち抜き加工を施すとともに複数枚積層し、 高温(約1600℃)で焼成することによって製作される。
【0011】 また前記絶縁基体1には凹部1a周辺から下面にかけて導出する複数のメタラ イズ配線層5が形成されており、該メタライズ配線層5の凹部1a周辺部には半 導体素子3の各電極がボンディングワイヤ6を介して電気的に接続され、また下 面に導出された部位には外部電気回路と接続される外部リード端子7が銀ロウ等 のロウ材を介し取着される。
【0012】 前記メタライズ配線層5は半導体素子3の各電極を外部電気回路と接続される 外部リード端子7に電気的に接続させる作用を為し、タングステン、モリブデン 、マンガン等の高融点金属粉末により形成されている。
【0013】 尚、前記メタライズ配線層5はタングステン、モリブデン、マンガン等の高融 点金属粉末に適当な有機溶剤、溶媒を添加混合して得た金属ペーストを従来周知 のスクリーン印刷法を採用し、絶縁基体1となるセラミックグリーンシートに予 め所定パターンに印刷塗布しておくことによって絶縁基体1の凹部1a周辺から 下面にかけて被着形成される。
【0014】 また前記メタライズ配線層5はその露出する表面にニッケル、金等の良導電性 で、耐蝕性に優れ、且つロウ材と濡れ性の良い金属をメッキ法により1. 0乃至 20. 0μmの厚みに層着させておくとメタライズ配線層5の酸化腐食を有効に 防止することができるとともにメタライズ配線層5とボンディングワイヤ6との 接続及びメタライズ配線層5と外部リード端子7とのロウ付けを極めて強固なも のとなすことができる。従って、前記メタライズ配線層5の酸化腐食を防止し、 メタライズ配線層5とボンディングワイヤ6との接続及びメタライズ配線層5と 外部リード端子7とのロウ付けを強固とするにはメタライズ配線層5の露出する 表面にニッケル、金等を1. 0乃至20. 0μmの厚みに層着させておくことが 好ましい。
【0015】 更に前記メタライズ配線層5にロウ付けされる外部リード端子7は内部に収容 する半導体素子3を外部電気回路に接続する作用を為し、外部リード端子7を外 部電気回路に接続することによって内部に収容される半導体素子3はメタライズ 配線層5及び外部リード端子7を介し外部電気回路と電気的に接続されることと なる。
【0016】 前記外部リード端子7はコバール金属(Fe−Ni−Co合金)や42アロイ (Fe−Ni合金)等の金属材料から成り、コバール金属等のインゴット(塊) を圧延加工法や打ち抜き加工法等、従来周知の金属加工法を採用することによっ て所定の板状に形成される。
【0017】 また前記外部リード端子7はメタライズ配線層5と同様、その露出表面にニッ ケル、金等を従来周知のメッキ法により1. 0乃至20. 0μmの厚みに層着さ せておけば外部リード端子7を外部電気回路に確実に強固に接続することができ る。従って、外部リード端子7の露出する表面にもニッケル、金等を1. 0乃至 20. 0μmの厚みに層着させておくことが好ましい。
【0018】 前記絶縁基体1は更にその上面にアルミナセラミックス等の電気絶縁材料から 成る絶縁蓋体2が導電性封止材8を介して接合され、これによって絶縁基体1と 絶縁蓋体2とから成る容器4内部に半導体素子3が気密に封止される。
【0019】 前記絶縁蓋体2はアルミナセラミックスから成る場合、例えばアルミナ(Al 2 3 )、シリカ(SiO2 )、カルシア(CaO)、マグネシア(MgO)等 に適当な有機溶剤、溶媒を添加混合して得た原料粉末を所定形状のプレス金型内 に充填するとともに一定圧力で押圧して形成し、しかる後、前記成形品を約15 00℃の温度で焼成することによって製作される。
【0020】 また前記絶縁基体1と絶縁蓋体2とを接合させる導電性封止材8は、導電性ガ ラスや導電性樹脂から成り、例えば、導電性ガラスから成る場合には酸化鉛(P bO)60.0容量%、酸化チタン(TiO2 )0.1容量%、酸化ホウ素(B 2 3 )9.0容量%、酸化亜鉛(ZnO)9.0容量%を含むガラス粉末に導 電性材料である金、銀、銅等から成る金属粉末を70〜95容量%含有させたも のが好適に使用され、封止の作業性を向上させるために絶縁蓋体2の絶縁基体1 側に予め被着されている。
【0021】 前記導電性ガラスから成る導電性封止材8の絶縁蓋体2への被着は金、銀、銅 等の導電性材料を含有するガラス粉末に適当な有機溶剤、溶媒を添加混合するこ とによって得たガラスペーストを絶縁蓋体2の絶縁基体1側表面に従来周知のス クリーン印刷法等により所定厚みに印刷塗布することによって行われる。
【0022】 更に前記導電性封止材8は絶縁蓋体2と絶縁基体1との接合領域のみならず絶 縁蓋体2の絶縁基体1側全面に被着されている。そのため半導体素子3を収容す る絶縁基体1の凹部1aは前記導電性封止材8によってシールドされることとな り、その結果、外部ノイズが絶縁蓋体2を介して入り込むのが有効に防止され、 容器4内部の半導体素子3を長期間にわたり、正常、且つ安定に作動させること ができる。
【0023】 また同時に内部に収容した半導体素子3等から発生するノイズも絶縁蓋体2を 介して外部に漏れることが有効に防止され、半導体素子3の発生するノイズが他 の装置に入り込んで誤動作等の悪影響を与えることも極小となる。
【0024】 尚、前記導電性封止材8に使用される導電性ガラスは含有される金、銀、銅等 の量が70容量%未満であると導電性封止材8の電気抵抗が高くなってシールド 効果が弱くなり、95容量%を越えると導電性封止材8における金属粉末の含有 量が多くなりすぎ、ガラスと絶縁基体1及び絶縁蓋体2との接着強度が低下して 気密封止の信頼性が劣化する傾向にある。従って、前記導電性封止材8に使用さ れる導電性ガラスは含有される金、銀、銅等の量を70〜95容量%の範囲とし ておくことが好ましい。
【0025】 また前記導電性封止材8は絶縁基体1と絶縁蓋体2とを接合させた際、絶縁基 体1に形成したメタライズ配線層のうち半導体素子3の接地電極が接続されるも のに電気的に接続されるようにしておくと、導電性封止材8が接地されてノイズ に対するシールドがより強くなり、半導体素子3をより安定に作動させることが できる。従って、絶縁蓋体2に被着させた導電性封止材8は絶縁基体1と絶縁蓋 体2とを接合させた際には絶縁基体1に形成したメタライズ配線層のうち半導体 素子3の接地電極が接続されるものに電気的に接続させておくことが好ましい。
【0026】 かくして本考案の半導体素子収納用パッケージによれば絶縁基体1の凹部1a 底面に半導体素子3を接着剤を介して取着するとともに半導体素子3の各電極を メタライズ配線層5にボンディングワイヤ6を介して電気的に接続し、しかる後 、絶縁基体1と絶縁蓋体2とを導電性封止材8により接合させ、絶縁基体1と絶 縁蓋体2とから成る容器4の内部に半導体素子3を気密に封止することによって 製品としての半導体装置となる。
【0027】 尚、本考案は上述の実施例に限定されるものではなく、本考案の要旨を逸脱し ない範囲であれば種々の変更は可能であり、例えば上述の実施例では導電性封止 材8としてガラス粉末に金、銀、銅等の金属粉末を含有させたものを使用したが 樹脂に銀等の金属粉末を含有させた導電性樹脂を使用してもよい。
【0028】
【考案の効果】
本考案の半導体素子収納用パッケージによれば、絶縁基体と絶縁蓋体とを接合 させ、絶縁基体と絶縁蓋体とから成る容器内部に半導体素子を気密に封止する封 止材を導電性とするとともに、該封止材を絶縁基体と絶縁蓋体の接合領域のみな らず絶縁蓋体の絶縁基体側の全面に被着させたことから絶縁基体と絶縁蓋体とを 導電性封止材を介して接合し、内部に半導体素子を気密に収容封止した際、内部 に収容される半導体素子は前記導電性封止材でシールドされることとなり、その 結果、外部ノイズが絶縁蓋体を介して入り込むのを有効に防止でき、容器内部の 半導体素子を長期間にわたり、正常、且つ安定に作動させることができる。
【0029】 また同時に内部に収容した半導体素子から発生するノイズも絶縁蓋体を介して 外部に漏れることが有効に防止され、内部に収容する半導体素子の発生するノイ ズが他の装置に入り込んで誤動作等の悪影響を与えるということも殆ど無くなる 。
【図面の簡単な説明】
【図1】本考案の半導体素子収納用パッケージの一実施
例を示す断面図である。
【符号の説明】
1・・・絶縁基体 2・・・絶縁蓋体 3・・・半導体素子 4・・・容器 8・・・導電性封止材

Claims (1)

    【実用新案登録請求の範囲】
  1. 【請求項1】半導体素子が載置される載置部を有する絶
    縁基体と絶縁蓋体から成り、絶縁基体と絶縁蓋体とを導
    電性封止材を介し接合することによって内部に半導体素
    子を気密に収容するようになした半導体素子収納用パッ
    ケージであって、前記導電性封止材は絶縁蓋体の絶縁基
    体側の全面に予め被着されていることを特徴とする半導
    体素子収納用パッケージ。
JP1993014889U 1993-03-29 1993-03-29 半導体素子収納用パッケージ Expired - Fee Related JP2577088Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1993014889U JP2577088Y2 (ja) 1993-03-29 1993-03-29 半導体素子収納用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1993014889U JP2577088Y2 (ja) 1993-03-29 1993-03-29 半導体素子収納用パッケージ

Publications (2)

Publication Number Publication Date
JPH0677251U true JPH0677251U (ja) 1994-10-28
JP2577088Y2 JP2577088Y2 (ja) 1998-07-23

Family

ID=11873584

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1993014889U Expired - Fee Related JP2577088Y2 (ja) 1993-03-29 1993-03-29 半導体素子収納用パッケージ

Country Status (1)

Country Link
JP (1) JP2577088Y2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6286841A (ja) * 1985-10-14 1987-04-21 Mitsubishi Electric Corp 高周波混成集積回路
JPS63110756A (ja) * 1986-10-29 1988-05-16 Nec Corp トランジスタの容器
JPH03283640A (ja) * 1990-03-30 1991-12-13 Nec Corp Icパッケージ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6286841A (ja) * 1985-10-14 1987-04-21 Mitsubishi Electric Corp 高周波混成集積回路
JPS63110756A (ja) * 1986-10-29 1988-05-16 Nec Corp トランジスタの容器
JPH03283640A (ja) * 1990-03-30 1991-12-13 Nec Corp Icパッケージ

Also Published As

Publication number Publication date
JP2577088Y2 (ja) 1998-07-23

Similar Documents

Publication Publication Date Title
JP2763446B2 (ja) 半導体素子収納用パッケージ
JP2750253B2 (ja) 半導体装置
JP3046148B2 (ja) 電子部品収納用パッケージ
JPH0677251U (ja) 半導体素子収納用パッケージ
JP2948998B2 (ja) 電子素子収納用パッケージ
JP2750232B2 (ja) 電子部品収納用パッケージ
JP3176267B2 (ja) 半導体素子収納用パッケージ
JP2801449B2 (ja) 半導体素子収納用パッケージ
JP2514094Y2 (ja) 半導体素子収納用パッケ―ジ
JP3318453B2 (ja) 電子部品収納用パッケージ
JP4051162B2 (ja) 電子部品収納用容器の製造方法
JP3464136B2 (ja) 電子部品収納用パッケージ
JP2750255B2 (ja) 電子部品収納用パッケージ
JP3020783B2 (ja) 半導体素子収納用パッケージ
JP2851740B2 (ja) 電子部品収納用パッケージ
JPH0653339A (ja) 半導体素子収納用パッケージ
JP2740606B2 (ja) 半導体素子収納用パッケージ
JP2828531B2 (ja) 半導体素子収納用パッケージ
JP3462072B2 (ja) 電子部品収納用容器
JPH05144964A (ja) 半導体素子収納用パツケージ
JPH06140526A (ja) 半導体素子収納用パッケージの製造方法
JPH08204047A (ja) 電子部品収納用パッケージ
JPH0922957A (ja) 半導体素子収納用パッケージ
JPH05160283A (ja) 半導体素子収納用パッケージ
JPH05206358A (ja) 半導体素子収納用パッケージ

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees