JPH0677394A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0677394A JPH0677394A JP4229943A JP22994392A JPH0677394A JP H0677394 A JPH0677394 A JP H0677394A JP 4229943 A JP4229943 A JP 4229943A JP 22994392 A JP22994392 A JP 22994392A JP H0677394 A JPH0677394 A JP H0677394A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- pad
- leads
- connection
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/932—Plan-view shape, i.e. in top view
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 半導体集積回路の温度の上昇を抑制する。
【構成】 チップ１００には、電源供給用のリード１０
と結線されて基板と同電位の電源を供給する電源供給用
パッド４の他、入出力用パッドのうち電源供給用パッド
４と隣接する、あるいは吊りリード６に隣接するリード
に対応するパッド３ｂが設けられている。更にそれ以外
に入出力用パッド３ａが設けられている。入出力用パッ
ド３ａよりも使用優先順位の低い出力用パッド３ｂが、
吊りリード６に隣接するリードに対応して、あるいは吊
りリード６と同じくチップ１００の基板と同電位となっ
ている電源供給用パッド４に隣接して、設けられてい
る。 【効果】 未結線のリードを放熱に寄与させることがで
きる。
と結線されて基板と同電位の電源を供給する電源供給用
パッド４の他、入出力用パッドのうち電源供給用パッド
４と隣接する、あるいは吊りリード６に隣接するリード
に対応するパッド３ｂが設けられている。更にそれ以外
に入出力用パッド３ａが設けられている。入出力用パッ
ド３ａよりも使用優先順位の低い出力用パッド３ｂが、
吊りリード６に隣接するリードに対応して、あるいは吊
りリード６と同じくチップ１００の基板と同電位となっ
ている電源供給用パッド４に隣接して、設けられてい
る。 【効果】 未結線のリードを放熱に寄与させることがで
きる。
Description
【０００１】
【産業上の利用分野】この発明は半導体集積回路におけ
る放熱技術に関する。
る放熱技術に関する。
【０００２】
【従来の技術】図３に、従来行われていたＬＳＩチップ
１とリードフレーム２との結線の状態を示す。情報が伝
達される入出力用パッド３ｄはインタフェース用リード
７と、電源供給用パッド４は電源供給用のリード１０
と、ワイヤー８によってそれぞれ結線されている。電源
供給用のリード１０はチップ１の基板と同電位を供給す
る。ＬＳＩチップ１の内部構成によっては使用されない
パッド３ｃが存在し、これに対応して結線されない未使
用のリード９も存在する。
１とリードフレーム２との結線の状態を示す。情報が伝
達される入出力用パッド３ｄはインタフェース用リード
７と、電源供給用パッド４は電源供給用のリード１０
と、ワイヤー８によってそれぞれ結線されている。電源
供給用のリード１０はチップ１の基板と同電位を供給す
る。ＬＳＩチップ１の内部構成によっては使用されない
パッド３ｃが存在し、これに対応して結線されない未使
用のリード９も存在する。
【０００３】
【発明が解決しようとする課題】アナログ回路やある種
のメモリセル、センスアンプ、発振回路、基板バイアス
発生回路など、常時貫通電流が流れている回路を含むＬ
ＳＩや、高周波数動作をするＬＳＩや、多数の出力端子
を有するＬＳＩ等では、消費電力の増大によりＬＳＩチ
ップの温度が上昇し、誤動作や故障の原因になる可能性
があるという問題点を有する。
のメモリセル、センスアンプ、発振回路、基板バイアス
発生回路など、常時貫通電流が流れている回路を含むＬ
ＳＩや、高周波数動作をするＬＳＩや、多数の出力端子
を有するＬＳＩ等では、消費電力の増大によりＬＳＩチ
ップの温度が上昇し、誤動作や故障の原因になる可能性
があるという問題点を有する。
【０００４】図３に示されるように、リードフレーム２
にはチップ１を支持する吊りリード６及びダイパッド５
が備えられており、チップ１で発生した熱はこれらによ
って外部へと放出される。しかしＬＳＩチップの温度の
上昇はより一層抑制されることが望ましい。
にはチップ１を支持する吊りリード６及びダイパッド５
が備えられており、チップ１で発生した熱はこれらによ
って外部へと放出される。しかしＬＳＩチップの温度の
上昇はより一層抑制されることが望ましい。
【０００５】この発明は上記問題点を解消し、上記要望
を達成するためになされたもので、半導体集積回路の温
度の上昇を抑制することを目的とする。
を達成するためになされたもので、半導体集積回路の温
度の上昇を抑制することを目的とする。
【０００６】
【課題を解決するための手段】この発明にかかる半導体
装置の第１の態様は、複数の結線用リード及び吊りリー
ドを有するリードフレームと、半導体チップ上に形成さ
れ、結線用リードに対応する複数のパッドと、を備え
る。そして吊りリードと隣接し、対応するパッドと結線
されない結線用リードは吊りリードと接続される。
装置の第１の態様は、複数の結線用リード及び吊りリー
ドを有するリードフレームと、半導体チップ上に形成さ
れ、結線用リードに対応する複数のパッドと、を備え
る。そして吊りリードと隣接し、対応するパッドと結線
されない結線用リードは吊りリードと接続される。
【０００７】吊りリードに隣接する結線用リードに対応
するパッドは、他のパッドよりも、対応する結線用リー
ドとの結線の優先順位を低く設定してある。
するパッドは、他のパッドよりも、対応する結線用リー
ドとの結線の優先順位を低く設定してある。
【０００８】この発明にかかる半導体装置の第２の態様
は、複数の結線用リードを有するリードフレームと、半
導体チップ上に形成され、結線用リードに対応する複数
のパッドと、を備える。そして対応するパッドと結線さ
れない結線用リードは隣接する結線用リードと接続され
る。
は、複数の結線用リードを有するリードフレームと、半
導体チップ上に形成され、結線用リードに対応する複数
のパッドと、を備える。そして対応するパッドと結線さ
れない結線用リードは隣接する結線用リードと接続され
る。
【０００９】結線されない結線用リードと接続される結
線用リードは、対応するパッドに電源を供給するための
電源供給用リードである。
線用リードは、対応するパッドに電源を供給するための
電源供給用リードである。
【００１０】電源供給用リードや吊りリードに隣接する
結線用リードに対応するパッドは、他のパッドよりも、
対応する結線用リードとの結線の優先順位を低く設定し
てある。
結線用リードに対応するパッドは、他のパッドよりも、
対応する結線用リードとの結線の優先順位を低く設定し
てある。
【００１１】この発明にかかる半導体装置の第３の態様
は、複数のリードとダイパッドとを有するリードフレー
ムと、リードに対応した複数のパッドと、を備える。そ
して対応するパッドに結線されないリードはダイパッド
と接続される。
は、複数のリードとダイパッドとを有するリードフレー
ムと、リードに対応した複数のパッドと、を備える。そ
して対応するパッドに結線されないリードはダイパッド
と接続される。
【００１２】結線されないリードとダイパッドとの接続
は、一体形成によって実現される。
は、一体形成によって実現される。
【００１３】
【作用】この発明の第１及び第２の態様における吊りリ
ード、結線されない結線用リードに隣接する結線用リー
ドは、半導体装置が発生する熱を結線されない結線用リ
ードへと伝達する。
ード、結線されない結線用リードに隣接する結線用リー
ドは、半導体装置が発生する熱を結線されない結線用リ
ードへと伝達する。
【００１４】この発明の第２の態様におけるダイパッド
は、半導体装置が発生する熱を結線されない結線用リー
ドへと伝達する。
は、半導体装置が発生する熱を結線されない結線用リー
ドへと伝達する。
【００１５】
【実施例】第１実施例．図１に、この発明の第１実施例
であるＬＳＩチップ１００とリードフレーム２との結線
の状態を示す。
であるＬＳＩチップ１００とリードフレーム２との結線
の状態を示す。
【００１６】ＬＳＩチップ１００には、電源供給用のリ
ード１０と結線されて基板と同電位の電源を供給する電
源供給用パッド４の他、入出力用パッドのうち電源供給
用パッド４と隣接する、あるいは吊りリード６に隣接す
るリードに対応するパッド３ｂが設けられている。更に
それ以外に入出力用パッド３ａが設けられている。
ード１０と結線されて基板と同電位の電源を供給する電
源供給用パッド４の他、入出力用パッドのうち電源供給
用パッド４と隣接する、あるいは吊りリード６に隣接す
るリードに対応するパッド３ｂが設けられている。更に
それ以外に入出力用パッド３ａが設けられている。
【００１７】チップ１００の内部構成によっては使用さ
れないパッドが存在することがあり、そのような場合に
は対応した未使用のリードも存在することになる。第１
実施例では、そのような未使用のリードを適切に配置す
るために、入出力用パッドを２種類に区分している。
れないパッドが存在することがあり、そのような場合に
は対応した未使用のリードも存在することになる。第１
実施例では、そのような未使用のリードを適切に配置す
るために、入出力用パッドを２種類に区分している。
【００１８】即ち、入出力用パッド３ｂは入出力用パッ
ド３ａが全て結線されることを条件として結線に用いら
れる。換言すれば、入出力用パッド３ａよりも使用優先
順位の低い出力用パッド３ｂが、吊りリード６に隣接す
るリードに対応して、あるいは吊りリード６と同じくチ
ップ１００の基板と同電位となっている電源供給用パッ
ド４に隣接して、設けられている。
ド３ａが全て結線されることを条件として結線に用いら
れる。換言すれば、入出力用パッド３ａよりも使用優先
順位の低い出力用パッド３ｂが、吊りリード６に隣接す
るリードに対応して、あるいは吊りリード６と同じくチ
ップ１００の基板と同電位となっている電源供給用パッ
ド４に隣接して、設けられている。
【００１９】このように入出力パッドにおいて使用優先
順位を設け、これに基づいて入出力パッドを配置し、チ
ップ１００の基板と同電位となっている電源供給用パッ
ド４もしくは吊りリード６と結線しないリード９１，９
２，９３とをワイヤ１１によってリードフレーム２にお
いて結線する。
順位を設け、これに基づいて入出力パッドを配置し、チ
ップ１００の基板と同電位となっている電源供給用パッ
ド４もしくは吊りリード６と結線しないリード９１，９
２，９３とをワイヤ１１によってリードフレーム２にお
いて結線する。
【００２０】即ち、結線しないリード９１，９２，９３
は、使用優先順位の低い入出力パッド３ｂに対応した位
置に設けられ、それぞれ電源供給用パッド４、吊りリー
ド６、電源供給用パッド４と結線される。
は、使用優先順位の低い入出力パッド３ｂに対応した位
置に設けられ、それぞれ電源供給用パッド４、吊りリー
ド６、電源供給用パッド４と結線される。
【００２１】このようにして、結線しないリード９１，
９２，９３はチップ１００の放熱に寄与する表面積を増
大させることができ、チップ１００に使用するパッケー
ジの熱抵抗θjaを小さくすることができる。そして、チ
ップ１００の温度Ｔは、その全消費電力をＰt 、周囲温
度をＴa との間に、Ｔ＝Ｔa ＋θja×Ｐt という関係を
有するので、チップ１００の温度Ｔの上昇を抑制するこ
とができる。
９２，９３はチップ１００の放熱に寄与する表面積を増
大させることができ、チップ１００に使用するパッケー
ジの熱抵抗θjaを小さくすることができる。そして、チ
ップ１００の温度Ｔは、その全消費電力をＰt 、周囲温
度をＴa との間に、Ｔ＝Ｔa ＋θja×Ｐt という関係を
有するので、チップ１００の温度Ｔの上昇を抑制するこ
とができる。
【００２２】第２実施例．図２にこの発明の第２実施例
であるリードフレーム２０とＬＳＩチップ１との結線の
状態を示す。図３に示された従来の場合と同様に、情報
が伝達される入出力用パッド３ｄはインタフェース用リ
ード７と、電源供給用パッド４は電源供給用のリード１
０と、ワイヤー８によってそれぞれ結線されている。ダ
イパッド５、吊りリード６及び電源供給用のリード１０
はチップ１の基板と同電位を供給する。
であるリードフレーム２０とＬＳＩチップ１との結線の
状態を示す。図３に示された従来の場合と同様に、情報
が伝達される入出力用パッド３ｄはインタフェース用リ
ード７と、電源供給用パッド４は電源供給用のリード１
０と、ワイヤー８によってそれぞれ結線されている。ダ
イパッド５、吊りリード６及び電源供給用のリード１０
はチップ１の基板と同電位を供給する。
【００２３】ＬＳＩチップ１の内部構成によっては、使
用されないパッド３ｃが存在する。第１実施例と同様、
これに対応するリードをチップ１の放熱に利用すること
ができる。
用されないパッド３ｃが存在する。第１実施例と同様、
これに対応するリードをチップ１の放熱に利用すること
ができる。
【００２４】第２実施例においては、使用されないパッ
ド３ｃに対応する結線しないリード１２ａ，１２ｂ，１
２ｃ，１２ｄをダイパッド５と一体形成する。これによ
りパッケージの熱抵抗θjaを小さくすることができるの
で、第１実施例と同様、チップ１の温度が上昇して誤動
作や故障を招来することがない。
ド３ｃに対応する結線しないリード１２ａ，１２ｂ，１
２ｃ，１２ｄをダイパッド５と一体形成する。これによ
りパッケージの熱抵抗θjaを小さくすることができるの
で、第１実施例と同様、チップ１の温度が上昇して誤動
作や故障を招来することがない。
【００２５】
【発明の効果】以上に説明したように、この発明によれ
ば結線しない結線用のリードを放熱に用いるので、半導
体集積回路の温度の上昇を抑制することができる。
ば結線しない結線用のリードを放熱に用いるので、半導
体集積回路の温度の上昇を抑制することができる。
【図１】この発明の第１実施例を示す平面図である。
【図２】この発明の第２実施例を示す平面図である。
【図３】従来の技術を示す平面図である。
２，２０ リードフレーム ３ａ，３ｂ，３ｄ 入出力用パッド ３ｃ 使用されないパッド ４ 電源供給用パッド ５ ダイパッド ６ 吊りリード １１ ワイヤ １２ａ，１２ｂ，１２ｃ，１２ｄ，９１，９２，９３
結線しないリード
結線しないリード
Claims (7)
- 【請求項１】 複数の結線用リード及び吊りリードを有
するリードフレームと、 半導体チップ上に形成され、前記結線用リードに対応す
る複数のパッドと、 を備え、 前記吊りリードと隣接し、対応する前記パッドと結線さ
れない前記結線用リードは前記吊りリードと接続される
半導体装置。 - 【請求項２】 前記吊りリードに隣接する前記結線用リ
ードに対応する前記パッドは、他の前記パッドよりも、
対応する前記結線用リードとの結線の優先順位を低く設
定してある、請求項１記載の半導体装置。 - 【請求項３】 複数の結線用リードを有するリードフレ
ームと、 半導体チップ上に形成され、前記結線用リードに対応す
る複数のパッドと、 を備え、 対応する前記パッドと結線されない前記結線用リードは
隣接する前記結線用リードと接続される半導体装置。 - 【請求項４】 前記結線されない結線用リードと接続さ
れる前記結線用リードは、対応する前記パッドに電源を
供給するための電源供給用リードである、請求項３記載
の半導体装置。 - 【請求項５】 前記電源供給用リードや前記吊りリード
に隣接する前記結線用リードに対応する前記パッドは、
他の前記パッドよりも、対応する前記結線用リードとの
結線の優先順位を低く設定してある、請求項４記載の半
導体装置。 - 【請求項６】 複数のリードとダイパッドとを有するリ
ードフレームと、 半導体チップ上に形成され、前記リードに対応した複数
のパッドと、 を備え、 対応する前記パッドに結線されない前記リードは前記ダ
イパッドと接続される半導体装置。 - 【請求項７】 前記結線されないリードは前記ダイパッ
ドと一体形成される請求項６記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4229943A JPH0677394A (ja) | 1992-08-28 | 1992-08-28 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4229943A JPH0677394A (ja) | 1992-08-28 | 1992-08-28 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0677394A true JPH0677394A (ja) | 1994-03-18 |
Family
ID=16900154
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4229943A Pending JPH0677394A (ja) | 1992-08-28 | 1992-08-28 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0677394A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100280929B1 (ko) * | 1995-10-26 | 2001-02-01 | 신도 마사히로 | 반도체 장치 |
-
1992
- 1992-08-28 JP JP4229943A patent/JPH0677394A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100280929B1 (ko) * | 1995-10-26 | 2001-02-01 | 신도 마사히로 | 반도체 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0689962A (ja) | 半導体装置 | |
| JPH1187574A (ja) | 垂直実装形半導体チップパッケージ及びそれを含むパッケージモジュール | |
| JPH09120974A (ja) | 半導体装置 | |
| JPH0677394A (ja) | 半導体装置 | |
| JPH061801B2 (ja) | リ−ドフレ−ム | |
| JPS6020524A (ja) | 半導体集積回路装置 | |
| JP3019918B2 (ja) | 半導体集積回路及びその電源供給回路 | |
| JP2919674B2 (ja) | 混成集積回路 | |
| JP2890269B2 (ja) | 半導体装置 | |
| CN222126513U (zh) | 功率半导体器件封装结构 | |
| JPH04219966A (ja) | 半導体素子 | |
| JP2522455B2 (ja) | 半導体集積回路装置 | |
| JPS6022327A (ja) | 半導体装置 | |
| JPS6217871B2 (ja) | ||
| JPH0286131A (ja) | 半導体集積装置 | |
| JPS6214689Y2 (ja) | ||
| JPH05136206A (ja) | 半導体装置 | |
| JP3260422B2 (ja) | Ｉｃパッケージ | |
| JP2606974B2 (ja) | 半導体集積回路装置 | |
| JP2919265B2 (ja) | 半導体装置 | |
| JPS6240752A (ja) | 半導体装置 | |
| JPH05343526A (ja) | 半導体集積回路 | |
| JPS60206673A (ja) | サ−マルヘツド | |
| JP2002076176A (ja) | ボールグリッドアレイパッケージ | |
| JPS62224043A (ja) | 半導体集積回路装置 |