JPH0286131A - 半導体集積装置 - Google Patents

半導体集積装置

Info

Publication number
JPH0286131A
JPH0286131A JP23756888A JP23756888A JPH0286131A JP H0286131 A JPH0286131 A JP H0286131A JP 23756888 A JP23756888 A JP 23756888A JP 23756888 A JP23756888 A JP 23756888A JP H0286131 A JPH0286131 A JP H0286131A
Authority
JP
Japan
Prior art keywords
power supply
wiring
load
semiconductor integrated
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23756888A
Other languages
English (en)
Inventor
Tadao Kadowaki
忠雄 門脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP23756888A priority Critical patent/JPH0286131A/ja
Publication of JPH0286131A publication Critical patent/JPH0286131A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、半導体集積装置内の電源配線の配線配置に関
する。
〔従来の技術1 半導体集積装置内の電源配線は、負荷の変動に対する電
源ノイズを防止する為に極力低インピーダンスとする事
が望ましい、この事に対処する従来の技術例を第3図の
ブロック図に示す、第3図において、1は電源端子VD
Dを示す、2は電源端子VSS、15は電源端子1から
負荷までの半導体集積装置内の電源配線を示す、16は
電源端子2から負荷までの半導体集積装置内の電源配線
を示す、前述した電源ノイズを防止する電源配線の低イ
ンピーダンス化の為に、電源配線の断面積を大きくする
必要から電源端子から負荷までの電源配線15と16を
出来る丈幅広くしている。
従来技術の他の例を第4図のブロック図に示す、1は電
源端子VDDを示す、2は電源端子VSSを示す、17
.18.19.20は電源端子VDD 1から各負荷へ
つながる1f源配線を示し、それぞれ独立して電源端子
1から各負荷へ接続されている。21.22.23.2
4は電源端子■SS2から各負荷へつながる電源配線を
示し、それぞれ独立して電源端子2から各負荷へ接続さ
れている。第4図の従来例では、電源ノイズを防止する
為に、各負荷への電源配線を独立させた事により、例え
ば負荷1に於ける負荷変動による電源ノイズが、他の負
荷2、負荷3、負荷4に影響な与^ないようにしている
[発明が解決しようとする課題] しかし前述の従来例の場合は、以下に示す問題点がある
前述の第3図の場合は、電源配線15と16を出来る丈
幅広くする必要があるが、高周波の負荷を駆動する場合
は、前記電源型!815と16の幅は1100LL程度
必要となり、この事は数ミリ・メートル角以下のサイズ
の半導体集積装置の場合には面積巾約3割を占めるに至
り、半導体集積装置のコストを高くしてしまう問題点が
有る。
前述の第4図の場合は、電源配線が負荷の数だけ必要と
なるので、電源配線数が増^てしまい、この事は半導体
集積装置の面積を太きくシ、第3図の場合と同様にコス
トを高くしてしまう問題点がある。
本発明は上述の問題点を解決するものであり、その目的
とする所は、低コストで、電源ノイズに強い半導体集積
装置の電源配線配置を提供するものである。
〔課題を解決するための手段1 上述した問題点を解決するため、本発明は配線層を二つ
以上有する半導体集積装置に於いて、第1の配線層の上
に、少なくとも他の配線層のうちのひとつの第2の配線
層の全体もしくは一部を重ねて配線し、前記第1の配線
層と前記第2の配線層とは同電位の電源である事を特徴
とする。
1作 用] 本発明によれば、電源配線を第1の配線層と、少なくと
も他の配線層のうちのひとつの第2の配線層とを重ねて
配線するので、電源配線の断面積が大きくなり、従って
低インピーダンスである。
また、厚み方向に電源配線の断面積を大きくするので、
半導体集積装置の面積増加には影響しない。
[実 施 例] 以下に本発明の詳細な説明する。第1図は本発明の一実
施例を示すブロック図であり、配線層を2つ有する半導
体集積装置の例である。lは電源端子VDD、2は電源
端子VSS、3は半導体集積装置内の電源配線で、電源
端子VDDIから各負荷へ一層目の配線層を用いて接続
されている。4は電源配線1の上に平行して配線された
電源配線で、二層目の配線層を用いている。5は半導体
集積装置内の電源配線で、電源端子VSS2から各負荷
へ一層目の配線層を用いて接続されている。6は電源配
線5の上に平行して配線された電源配線で、二層目の配
線層を用いている0通常−層目の配線層と二層目の配線
層は酸化シリコン(S i O,)によって絶縁されて
いるが、電源配線3と電源配線4とが重なっている所は
、前記酸化シリコンを開口させ、電源配置3と電源型I
I4とは接合されている。1f源配!85と電源型IJ
ieとも、上記電源配線3と電源配線4の関係と同様に
接合されている。
負荷1、負荷2、負荷3、負荷4は半導体集積装置内の
機能別区分を表わしている0例えば時計用半導体集積装
置であれば、負荷1は発振回路部、負荷2は分周回路部
、負荷3は出力回路部、負荷4は制御回路部といった区
分を表わしている。
第1図では、二層目の配線層は一層目配線層の大きさに
納まる形で幅が狭く書かれているが、二層目の配線層が
一層目の配線層よりも幅が広い場合でも、無論同じ効果
が得られる。
本発明の他の実施例を第2図のブロック図に示す、第2
図も配線層を2つ有する半導体集積装置の例である。l
は電源端子VDD、2は電源端子VSS、7は電源端子
VDDIから負荷lまで一層目の配線層で接続した電源
配線。8は電源端子VDD lから負荷2まで二層目の
配線層で接続した電源配線。9は電源端子VDDlから
負荷3まで一層目の配線層で接続した電源配線、10は
電源端子VDD lから負荷4まで二層目の配線層で接
続した電源配線、11.12.13.14は電源端子V
SS2から各負荷へ接続する電源配線で、11は一層目
の配線層で負荷lへ、12は二層目の配線層で負荷2へ
、13は一層目の配線層で負荷3へ、14は二層目の配
線層で負荷4へ、それぞれ独立して接続されている。電
源配線7と8、電源配線9と10、電源配線11と12
、電源配線13と14は、各々可能な限り、上下方向に
重なり平行に配線されている。
[発明の効果] 以上述べたように発明によれば、第一の配線層の上に他
の配線層を重ねて電源配線を行うので、電源配線の線幅
を、−層だけの配線層を用いた電源配線に比べて、幅広
くする必要がなく、半導体集積装置のサイズが小さくで
き、低コストで製造できる。
また、電源配線が、上下2つの配線層で行うので、電源
配線の低インピーダンス化が可能となり、ノイズに強く
、高周波用に適した電源配線として使用できる。
また、半導体集積装置内の電源配線は一般に、アルミ材
を用いて行うが、半導体集積装置内に有って、一番熱伝
導率の良いのは前述のアルミ材である。従って、電源配
線(アルミ)を上下2つの配線層で行う事により、半導
体集積装置内で発生する熱を外部へ発散し易(なり、半
導体集積装置の安定動作にも寄与する。
また、半導体集積装置はアルミ材が湿気によって腐食す
るという欠点があるが、電源配!(アルミ)を上下2つ
の配線層で行う事により、上側の配線層は下側の配線層
を湿気から保護する形となり、信頼性の向上にも寄与す
る。
【図面の簡単な説明】
第1図は本発明の一実施例を示すブロック図。 第2図は本発明の他の実施例を示すブロック図。 第3図は従来技術の一実施例を示すブロック図。 第4図は従来技術の他の実施例を示すブロック図。 1・・・・・電源端子VDD 2・・・・・電源端子VSS 3、5 ・ ・ ・ 4、6 ・ ・ ・ 7、9、11 8、10、1 15、 l 6. 21、22、 一層目の配線層の電源配線 二層目の配線層の電源配線 、13 一層目の配線層の電源配線 2.14 二層目の配線層の電源配線 17.18.19.20 電源配線 23.24 電源配線 以上 出願人 セイコーエプソン株式会社 代理人 弁理士 上 柳 雅 誉(他1名)第1図 第 図 第 図

Claims (1)

    【特許請求の範囲】
  1. 配線層を二つ以上有する半導体集積装置に於て、第1の
    配線層の上に、少なくとも他の配線層のうちのひとつの
    第2の配線層の全体もしくは一部を重ねて配線し、前記
    第1の配線層と前記第2の配線層とは同電位の電源配線
    である事を特徴とする半導体集積装置。
JP23756888A 1988-09-22 1988-09-22 半導体集積装置 Pending JPH0286131A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23756888A JPH0286131A (ja) 1988-09-22 1988-09-22 半導体集積装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23756888A JPH0286131A (ja) 1988-09-22 1988-09-22 半導体集積装置

Publications (1)

Publication Number Publication Date
JPH0286131A true JPH0286131A (ja) 1990-03-27

Family

ID=17017242

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23756888A Pending JPH0286131A (ja) 1988-09-22 1988-09-22 半導体集積装置

Country Status (1)

Country Link
JP (1) JPH0286131A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02284448A (ja) * 1989-04-26 1990-11-21 Toshiba Corp 半導体装置
JPH0653211A (ja) * 1991-01-22 1994-02-25 Nec Corp 樹脂封止型半導体集積回路
EP0887800A3 (en) * 1997-06-25 1999-07-14 Honeywell Inc. Power distribution system for semiconductor die

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02284448A (ja) * 1989-04-26 1990-11-21 Toshiba Corp 半導体装置
JPH0653211A (ja) * 1991-01-22 1994-02-25 Nec Corp 樹脂封止型半導体集積回路
EP0887800A3 (en) * 1997-06-25 1999-07-14 Honeywell Inc. Power distribution system for semiconductor die

Similar Documents

Publication Publication Date Title
JP2855975B2 (ja) 半導体集積回路
JPS63198355A (ja) マスタ・スライス型半導体集積回路
JP3831593B2 (ja) マルチチップモジュール
EP0041844B1 (en) Semiconductor integrated circuit devices
JPH0286131A (ja) 半導体集積装置
JP2876963B2 (ja) 半導体装置
US5670802A (en) Semiconductor device
JPS6249635A (ja) 半導体装置
JPH073642Y2 (ja) 半導体装置
JPH05167000A (ja) 半導体装置用パッケージのリード配線
JPH065782A (ja) 半導体チップコーナー部のレイアウト方法、及び半導体集積回路装置
KR940003377B1 (ko) 반도체 집적회로장치
JP2919265B2 (ja) 半導体装置
JPS6240752A (ja) 半導体装置
JPS63207149A (ja) Mos型半導体集積回路装置
JPH0677394A (ja) 半導体装置
JPH1116948A (ja) 半導体装置
JPS62229951A (ja) 半導体集積回路装置
JPH04262567A (ja) 半導体装置
JPH05190674A (ja) 半導体集積回路装置
JPH09148545A (ja) 半導体装置
JPH0396253A (ja) 半導体集積回路装置
JPH04163958A (ja) 半導体装置
JPS6081852A (ja) 半導体装置
JPH03147361A (ja) 半導体装置