JPH0677477A - 半導体素子およびその製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 本発明は、ゲート電極とそれの側面に形成さ
れた導電性のサイドウォールとから独立に電位をとるト
ランジスタを有する半導体素子に関するもので、その製
造工程を低減することを目的とするものである。 【構成】 本発明は、前記ゲート電極１２をコンタクト
ホール１６を囲むように形成し、コンタクトホール１６
にはサイドウォール１４が露出するようにしたものであ
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、半導体素子、特に、
ゲート電極に導電性サイドウォールを有し、かつ該サイ
ドウォールとゲート電極とを独立に電位をとるトランジ
スタの構造及びその製造方法に関するものである。

【０００２】

【従来の技術】図４は、従来例の構造を示すものであ
る。図４（ａ）はそのパターン図、（ｂ）は断面図であ
って、半導体基板（以下基板と略す）２０上に形成され
たトランジスタのゲート電極２２（２１はゲート酸化
膜）は、分離用絶縁膜２３により導電性サイドウォール
２４と絶縁分離されている。

【０００３】一般に、導電性サイドウォール２４の幅
は、０．３μｍ程度であり、層間絶縁膜２６に形成され
たコンタクトホール２７（一般に平面的に見てほぼ四角
形）形成のホトリソグラフィー時の合わせに対する余裕
及びコンタクトホール２７の仕上り寸法のバラツキを考
えた場合、ゲート電極２２とのショート又は逆に導電性
サイドウォール２４の電位がとれない場合が起り得る。
そこで導電性サイドウォール２４の電位をとる為、電極
引き出し用パッド２５がある。

【０００４】図５は従来の製造工程を示す断面図であ
る。

【０００５】まず、半導体基板２０上に、酸化膜２１を
形成し、ゲート電極２２を形成する。その後、分離用絶
縁膜２３を生成する（図５（ａ））。

【０００６】更に、サイドウォール用導電材２４ａを生
成した後、公知のホトリソグラフィー技術により、パッ
ト部のパターン用レジスト３０を形成する（図５
（ｂ））。

【０００７】ここで、全面エッチングを行うことによ
り、サイドウォール２４及び引き出し用パッド２５を形
成する（図５（ｃ））。

【０００８】その後、公知の技術を用いて、層間絶縁膜
２６、コンタクトホール２７及び配線２８を順に形成す
ることにより、ゲート電極２２とは異なるパッド部２５
から電位をとることが可能なトランジスタが形成される
（図５（ｄ））。

【０００９】

【発明が解決しようとする課題】しかしながら、前記方
法を用いた場合、ホトリソグラフィー工程が増加するこ
とになる為、工程増による歩留低下という問題点があっ
た。

【００１０】この発明は、以上述べたホトリソグラフィ
ー工程の増加による歩留低下という問題点を除去するた
め、ホトリソグラフィー工程を付加することなく、ゲー
ト電極とサイドウォールとを独立に電位をとれるように
した優れたトランジスタを提供することを目的とする。

【００１１】

【課題を解決するための手段】この発明は前記目的のた
め、ゲート電極をサイドウォール接続用のコンタクトホ
ールの周辺に引き廻し、総ての方向に対し、合わせ余裕
を取れる様にしたものである。

【００１２】

【作用】前述したようにこの発明によれば、ゲート電極
をコンタクトホールを囲む様に配置した為、ホトリソグ
ラフィーの工程が不要となる。従って、歩留り向上が期
待出来る。

【００１３】

【実施例】図１は、この発明の実施例の構造を示すもの
である。同図（ａ）はそのパターン図、（ｂ）は断面図
である。

【００１４】図１（ａ）に示す通り、コンタクトホール
１６（従来同様、平面的に見てほぼ四角形）を囲むよう
に、ゲート電極１２が配置され（後述のようにＡ部で分
離）、この時、コンタクトホール１６端とゲート電極１
４端との間隔Ｂは、サイドウォール１４幅以下になる様
に設定する。つまり、コンタクトホール１６内に必ずサ
イドウォール１４が露出するよう設定する。この様に配
置した場合、コンタクトホール１６が、いかなる方向に
ズレた場合においても、コンタクトホール１６内に形成
する配線は四方向いずれかのサイドウォール１４と接続
され、かつゲート電極１２と重なる事がない。尚、囲む
場合、Ａに示される部分において、ゲート電極１２は分
離しており、この部分を通じ全サイドウォール１４と電
気的接続が可能となる。但し、この際の前記Ａの位置
は、例えば図２（ａ）に示す様に、コンタクトホール１
６に対してどの方向でも良く、限定されるものではな
い。又、分離する際の間隔ｌの長さは、図２（ｂ）に示
す様に、サイドウォール１４の幅ｔの２倍以上であって
も良い。できるだけ、ゲート電極１２がコンタクトホー
ル１６の少くとも３辺を囲むようになっておればよく、
前記ｌはコンタクトホール径のＣよりせまいことが望ま
しい。

【００１５】図３に本発明の実施例の製造工程断面図を
示す。まず、図３（ａ）に示すように、半導体基板１１
上にゲート酸化膜１１を生成し、更に、ゲート電極１２
（一般にポリシリコン）を形成した後、分離用の絶縁膜
１３を熱酸化或いはＣＶＤ（化学的気相成長）法により
生成する。無論、図１に示し説明したように、コンタク
トホール１６となる部分をゲート電極１２が囲むように
形成する。その後、サイドウォール１４用導電材を全面
に生成した後、全面エッチングにより、図３（ｂ）のよ
うにサイドウォール１４を形成する。

【００１６】その後図３（ｃ）のように、公知の技術を
用いて、層間絶縁膜１５、コンタクトホール１６及び配
線１７を順に形成する。このように形成すると、ゲート
電極１２とサイドウォール１６は、独立にそれぞれの電
位をとることが可能となる。

【００１７】

【発明の効果】以上、説明したように、この発明によれ
ば、ゲート電極をコンタクトホールを囲む様に配置した
為、前述した製造工程から解るように、ホトリソグラフ
ィーの工程が不要となる。従って、歩留り向上が期待出
来る。

【図面の簡単な説明】

【図１】本発明の実施例の構造図

【図２】本発明の実施例説明図

【図３】本発明の実施例の製造工程図

【図４】従来例の構造図

【図５】従来例の製造工程図

【符号の説明】

１０ 基板 １１ ゲート酸化膜 １２ ゲート電極 １３ 絶縁膜 １４ サイドウォール １５ 層間絶縁膜 １６ コンタクトホール

Claims (3)

【特許請求の範囲】
1. 【請求項１】 ゲート電極と該ゲート電極に導電性のサ
   イドウォールを有し、かつ前記ゲート電極とサイドウォ
   ールとから独立に電位をとるトランジスタを半導体基板
   上に設けた半導体素子の構造として、 前記ゲート電極が、前記サイドウォールと電気的に接続
   する材料を形成するための平面的に見た形状がほぼ四角
   形のコンタクトホールの周辺の少なくとも３辺を囲むよ
   うに設けられていることを特徴とする半導体素子。
2. 【請求項２】 前記コンタクトホールは、その中に前記
   サイドウォールが露出するように設けられていることを
   特徴とする請求項１記載の半導体素子。
3. 【請求項３】 （ａ）半導体基板上にトランジスタのゲ
   ート電極となる層を、後工程で形成する平面的に見た形
   状がほぼ四角形のコンタクトホール部の少なくとも３辺
   を囲む形に形成する工程、 （ｂ）前記ゲート電極上に絶縁膜を形成し、該絶縁膜を
   形成したゲート電極に導電性のサイドウォールを形成す
   る工程、 （ｃ）層間絶縁膜を形成し、前記ゲート電極が囲んだ中
   に、前記サイドウォールがコンタクトホール内に露出す
   るようにコンタクトホールを形成する工程、 以上の工程を含むことを特徴とする半導体素子の製造方
   法。