JPH0677478B2 - 調光制御装置 - Google Patents
調光制御装置Info
- Publication number
- JPH0677478B2 JPH0677478B2 JP63157799A JP15779988A JPH0677478B2 JP H0677478 B2 JPH0677478 B2 JP H0677478B2 JP 63157799 A JP63157799 A JP 63157799A JP 15779988 A JP15779988 A JP 15779988A JP H0677478 B2 JPH0677478 B2 JP H0677478B2
- Authority
- JP
- Japan
- Prior art keywords
- level
- output
- dimming
- switch
- fader
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000010586 diagram Methods 0.000 description 10
- 238000006243 chemical reaction Methods 0.000 description 7
- 230000004044 response Effects 0.000 description 5
- 230000015654 memory Effects 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Circuit Arrangement For Electric Light Sources In General (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、複数のフエーダと、該複数のフエーダに対応
するたとえばピアノスイツチなどのレベル設定手段とに
よつて調光制御量を設定するようにした調光制御装置に
関する。
するたとえばピアノスイツチなどのレベル設定手段とに
よつて調光制御量を設定するようにした調光制御装置に
関する。
従来の技術 第5図は、典型的な従来技術の調光制御装置1の電気的
構成を簡略化して示すブロック図である。この調光制御
装置1では、フエーダ2と、該フエーダ2に対応して設
けられるピアノスイツチ3とによつてチヤネルレベル制
御部4内に調光レベルが設定される。対を成す前記フエ
ーダ2およびピアノスイツチ3は複数個、たとえばn個
設けられており、この数値nが設定できるチヤネル数と
なる。(なお、この第5図では図面の簡略化のため、こ
れらフエーダ2およびピアノスイツチ3は各1個ずつで
表す。) 前記フエーダ2は、たとえばスライドボリウムなどによ
つて実現され、0〜100%の範囲で調光レベルを設定す
ることができる。またピアノスイツチ3は、該ピアノス
イツチ3の押釦操作に対応して、0%または100%のい
ずれかの調光レベルでその出力を導出することができ
る。このピアノスイツチ3は前記フエーダ2とたとえば
並列に設けられる。
構成を簡略化して示すブロック図である。この調光制御
装置1では、フエーダ2と、該フエーダ2に対応して設
けられるピアノスイツチ3とによつてチヤネルレベル制
御部4内に調光レベルが設定される。対を成す前記フエ
ーダ2およびピアノスイツチ3は複数個、たとえばn個
設けられており、この数値nが設定できるチヤネル数と
なる。(なお、この第5図では図面の簡略化のため、こ
れらフエーダ2およびピアノスイツチ3は各1個ずつで
表す。) 前記フエーダ2は、たとえばスライドボリウムなどによ
つて実現され、0〜100%の範囲で調光レベルを設定す
ることができる。またピアノスイツチ3は、該ピアノス
イツチ3の押釦操作に対応して、0%または100%のい
ずれかの調光レベルでその出力を導出することができ
る。このピアノスイツチ3は前記フエーダ2とたとえば
並列に設けられる。
チヤネルレベル制御部4は、フエーダ2からの出力とピ
アノスイツチ3からの出力との演算を行い、たとえば高
レベル側の出力を負荷回路出力部5に調光レベル出力と
して導出する。したがつて該ピアノスイツチ3を導通す
ることによつて、チヤネルレベル制御部4は前記フエー
ダ2によつて設定されていた0〜100%内の任意の調光
レベルから強制的にたとえば100%の調光レベルに変化
され、またピアノスイツチ3の遮断によつて該フエーダ
2によつて設定されていた調光レベルに復帰することが
できる。
アノスイツチ3からの出力との演算を行い、たとえば高
レベル側の出力を負荷回路出力部5に調光レベル出力と
して導出する。したがつて該ピアノスイツチ3を導通す
ることによつて、チヤネルレベル制御部4は前記フエー
ダ2によつて設定されていた0〜100%内の任意の調光
レベルから強制的にたとえば100%の調光レベルに変化
され、またピアノスイツチ3の遮断によつて該フエーダ
2によつて設定されていた調光レベルに復帰することが
できる。
すなわち第6図で示されるように、ピアノスイツチ3が
操作されていない状態で、時刻t10からフエーダ2によ
る調光レベルが上昇されてゆき、時刻t11でその調光レ
ベルが80%に達した状態で保持されているとき、時刻t1
2においてその操作されているフエーダ2と対を成すピ
アノスイツチ3が操作されると、調光レベルはたとえば
100%に強制的に設定される。時刻t13においてピアノス
イツチ3の操作が解除されたときには、再び前記フエー
ダ2によつて設定されている調光レベルの80%に復帰す
る。
操作されていない状態で、時刻t10からフエーダ2によ
る調光レベルが上昇されてゆき、時刻t11でその調光レ
ベルが80%に達した状態で保持されているとき、時刻t1
2においてその操作されているフエーダ2と対を成すピ
アノスイツチ3が操作されると、調光レベルはたとえば
100%に強制的に設定される。時刻t13においてピアノス
イツチ3の操作が解除されたときには、再び前記フエー
ダ2によつて設定されている調光レベルの80%に復帰す
る。
このようなチヤネルレベル制御部4からの調光レベル出
力は、負荷回路出力部5内のチヤネルレベル情報部6内
で保持されて負荷回路出力レベル変換部7に与えられ
る。この負荷回路出力レベル変換部7は、マルチプレツ
クス動作を行い、複数の照明負荷L1〜Lkの調光制御を行
う複数の調光器A1〜Amのうち、前記フエーダ2およびピ
アノスイツチ3に対応したチヤネルの調光器、たとえば
A2,Amに、前記チヤネルレベル情報部6内で保持されて
いる調光レベルを該選択された調光器A2,Amに設定し、
こうしてフエーダ2およびピアノスイツチ3で選択され
たチヤネルの調光制御が行われる。
力は、負荷回路出力部5内のチヤネルレベル情報部6内
で保持されて負荷回路出力レベル変換部7に与えられ
る。この負荷回路出力レベル変換部7は、マルチプレツ
クス動作を行い、複数の照明負荷L1〜Lkの調光制御を行
う複数の調光器A1〜Amのうち、前記フエーダ2およびピ
アノスイツチ3に対応したチヤネルの調光器、たとえば
A2,Amに、前記チヤネルレベル情報部6内で保持されて
いる調光レベルを該選択された調光器A2,Amに設定し、
こうしてフエーダ2およびピアノスイツチ3で選択され
たチヤネルの調光制御が行われる。
発明が解決しようとする課題 上述のような従来技術の調光装置1では、チヤネルレベ
ル制御部4は予め定めた間隔T毎にマルチプレツクサ動
作を行い、ピアノスイツチ3の出力レベルとフエーダ2
の出力レベルとを交互に、かつ前記複数のチヤネルの数
だけ順次的に読込み、その読込んだ結果の高レベル側の
出力をチヤネルレベル情報部6に導出する。
ル制御部4は予め定めた間隔T毎にマルチプレツクサ動
作を行い、ピアノスイツチ3の出力レベルとフエーダ2
の出力レベルとを交互に、かつ前記複数のチヤネルの数
だけ順次的に読込み、その読込んだ結果の高レベル側の
出力をチヤネルレベル情報部6に導出する。
したがつて第3図(2)で示されるようにピアノスイツ
チ3が操作されていない状態で、第3図(1)で示され
るように時刻t1から時刻t2にかけてフエーダ2の出力レ
ベルが上昇されて、時刻t3においてその操作されたフエ
ーダ2に対応したチヤネルの調光レベルとして第3図
(3)で示されるようにチヤネルレベル制御部4に読取
られる。したがつて第3図(2)で示されるように時刻
t4においてピアノスイツチ3が押釦操作され、時刻t5に
おいてフエーダ2の出力レベルが読込まれると、チヤネ
ルレベル制御部4の出力レベルはこの時刻t5からピアノ
スイツチ3の押釦操作に対応した100%の最大出力レベ
ルとされる。
チ3が操作されていない状態で、第3図(1)で示され
るように時刻t1から時刻t2にかけてフエーダ2の出力レ
ベルが上昇されて、時刻t3においてその操作されたフエ
ーダ2に対応したチヤネルの調光レベルとして第3図
(3)で示されるようにチヤネルレベル制御部4に読取
られる。したがつて第3図(2)で示されるように時刻
t4においてピアノスイツチ3が押釦操作され、時刻t5に
おいてフエーダ2の出力レベルが読込まれると、チヤネ
ルレベル制御部4の出力レベルはこの時刻t5からピアノ
スイツチ3の押釦操作に対応した100%の最大出力レベ
ルとされる。
しかしながらこのとき負荷回路出力レベル変換部7から
の調光レベルの出力が、その操作されたピアノスイツチ
3のチヤネルで選択されている調光器、たとえばA2への
データの送出が、前記時刻t4〜t5間の時刻t6において開
始されているときには、残余の調光器A3〜Am,A1への調
光データの設定が終了した後、すなわち調光データの設
定が一巡した後の時刻t7において、前記調光器A2にはピ
アノスイツチ3の操作に対応した調光レベルが設定され
る。
の調光レベルの出力が、その操作されたピアノスイツチ
3のチヤネルで選択されている調光器、たとえばA2への
データの送出が、前記時刻t4〜t5間の時刻t6において開
始されているときには、残余の調光器A3〜Am,A1への調
光データの設定が終了した後、すなわち調光データの設
定が一巡した後の時刻t7において、前記調光器A2にはピ
アノスイツチ3の操作に対応した調光レベルが設定され
る。
したがつてこのようにチヤネルレベル制御部4のマルチ
プレツクス動作と、負荷回路出力レベル変換部7のマル
チプレツクス動作との間に同期が取られていないときに
は、上述のチヤネルレベル制御部4の調光レベルの演算
動作と、負荷回路出力部5の調光レベルの出力動作との
分散処理が可能であるが、上述のような調光レベルの変
化動作が行われてから実際に調光レベルの設定値が変化
されるまでに要する時間は、前記変化操作のタイミング
によつて大きく変動してしまう。この問題を解決するた
めに、チヤネルレベル制御部4と負荷回路出力レベル変
換部7とのマルチプレツクス動作を同期して行う場合に
は、このような同期を取るための処理や、限られた処理
時間内にすべてのチヤネルの調光レベルの設定を要し、
このため非常に高速な演算処理や複雑な回路構成が要求
され、コストが増大してしまう。
プレツクス動作と、負荷回路出力レベル変換部7のマル
チプレツクス動作との間に同期が取られていないときに
は、上述のチヤネルレベル制御部4の調光レベルの演算
動作と、負荷回路出力部5の調光レベルの出力動作との
分散処理が可能であるが、上述のような調光レベルの変
化動作が行われてから実際に調光レベルの設定値が変化
されるまでに要する時間は、前記変化操作のタイミング
によつて大きく変動してしまう。この問題を解決するた
めに、チヤネルレベル制御部4と負荷回路出力レベル変
換部7とのマルチプレツクス動作を同期して行う場合に
は、このような同期を取るための処理や、限られた処理
時間内にすべてのチヤネルの調光レベルの設定を要し、
このため非常に高速な演算処理や複雑な回路構成が要求
され、コストが増大してしまう。
本発明の目的は、調光レベルの変化操作に対する実際の
調光器の調光レベルの変化動作の応答遅れ時間を短縮す
ることができるようにした調光制御装置を提供すること
である。
調光器の調光レベルの変化動作の応答遅れ時間を短縮す
ることができるようにした調光制御装置を提供すること
である。
課題を解決するための手段 本発明は、連続して調光レベルを変化する複数のフエー
ダと、 前記複数の各フエーダに対応し、前記調光レベルの最大
値または最小値のいずれか一方に該調光レベルを設定す
るレベル設定手段と、 相互に対応する前記フエーダの出力とレベル設定手段の
出力とに対して、高レベル優先または低レベル優先のい
ずれかの演算を行う演算手段と、 前記演算手段の演算結果を保持する第1保持手段と、 前記レベル設定手段の出力が直接与えられ、該出力を保
持する第2保持手段と、 前記第1および第2保持手段の出力が選択的に与えられ
る複数の調光器と、 前記レベル設定手段の操作に応答し、該操作が行われた
ときには前記第2保持手段の出力を調光出力として導出
する切換手段とを含むことを特徴とする調光制御装置で
ある。
ダと、 前記複数の各フエーダに対応し、前記調光レベルの最大
値または最小値のいずれか一方に該調光レベルを設定す
るレベル設定手段と、 相互に対応する前記フエーダの出力とレベル設定手段の
出力とに対して、高レベル優先または低レベル優先のい
ずれかの演算を行う演算手段と、 前記演算手段の演算結果を保持する第1保持手段と、 前記レベル設定手段の出力が直接与えられ、該出力を保
持する第2保持手段と、 前記第1および第2保持手段の出力が選択的に与えられ
る複数の調光器と、 前記レベル設定手段の操作に応答し、該操作が行われた
ときには前記第2保持手段の出力を調光出力として導出
する切換手段とを含むことを特徴とする調光制御装置で
ある。
作用 本発明に従えば、連続して調光レベルを変化する複数の
フエーダと、該フエーダに対応して前記調光レベルの最
大値または最小値のいずれか一方に該調光レベルを設定
するレベル設定手段とが設けられており、対を成す各フ
エーダとレベル設定手段とはそれぞれ1制御チヤネルを
構成し、また対を成すフエーダの出力としレベル設定手
段の出力とには、演算手段において高レベル優先または
低レベル優先のいずれかの演算処理が行われる。前記演
算手段の演算結果は第1保持手段によつて保持され、ま
た前記レベル設定手段の出力は第2保持手段に直接与え
られており、該第2保持手段によつて保持される。前記
レベル設定手段の操作が行われないときには、切換手段
は第1保持手段の出力を前記制御チヤネルに対応して予
め割当てられた調光器に時分割でそれぞれ与える。また
前記レベル設定手段の操作が行われたときには、切換手
段は前記第2保持手段の出力を調光出力として前記予め
割当てられた調光器にそれぞれ与える。
フエーダと、該フエーダに対応して前記調光レベルの最
大値または最小値のいずれか一方に該調光レベルを設定
するレベル設定手段とが設けられており、対を成す各フ
エーダとレベル設定手段とはそれぞれ1制御チヤネルを
構成し、また対を成すフエーダの出力としレベル設定手
段の出力とには、演算手段において高レベル優先または
低レベル優先のいずれかの演算処理が行われる。前記演
算手段の演算結果は第1保持手段によつて保持され、ま
た前記レベル設定手段の出力は第2保持手段に直接与え
られており、該第2保持手段によつて保持される。前記
レベル設定手段の操作が行われないときには、切換手段
は第1保持手段の出力を前記制御チヤネルに対応して予
め割当てられた調光器に時分割でそれぞれ与える。また
前記レベル設定手段の操作が行われたときには、切換手
段は前記第2保持手段の出力を調光出力として前記予め
割当てられた調光器にそれぞれ与える。
したがつてレベル設定手段の操作が行われたときには、
前記演算手段の演算結果によることなく、該レベル設定
手段によつて設定された調光レベルで、前記予め割当て
られた調光器が調光制御されるため、フエーダおよびレ
ベル設定手段からの調光レベルの読込み動作と、前記第
1および第2保持手段からの調光レベルの読出し動作と
が非同期で行われている場合であつても、レベル設定手
段の操作から該操作に対応した調光レベルに各調光器が
設定されるまでの応答遅れ時間を短縮することができ
る。
前記演算手段の演算結果によることなく、該レベル設定
手段によつて設定された調光レベルで、前記予め割当て
られた調光器が調光制御されるため、フエーダおよびレ
ベル設定手段からの調光レベルの読込み動作と、前記第
1および第2保持手段からの調光レベルの読出し動作と
が非同期で行われている場合であつても、レベル設定手
段の操作から該操作に対応した調光レベルに各調光器が
設定されるまでの応答遅れ時間を短縮することができ
る。
実施例 第1図は、本発明の一実施例の調光制御装置11の電気的
構成を簡略化して示すブロツク図である。この調光制御
装置11では、連続して調光レベルを変化することができ
るフエーダ部Fからの出力と、前記調光レベルの最大値
または最小値のいずれか一方に該調光レベルを設定する
ことができ、レベル設定手段であるピアノスイツチ部SW
とから調光レベルが入力される。
構成を簡略化して示すブロツク図である。この調光制御
装置11では、連続して調光レベルを変化することができ
るフエーダ部Fからの出力と、前記調光レベルの最大値
または最小値のいずれか一方に該調光レベルを設定する
ことができ、レベル設定手段であるピアノスイツチ部SW
とから調光レベルが入力される。
こうして入力された調光レベルは、演算手段であるチヤ
ネルレベル制御部14に与えられ、該チヤネルレベル制御
部14は、フエーダ部Fからの出力とピアノスイツチ部SW
からの出力とを演算し、高レベル側の出力を負荷回路出
力部15内の第1保持手段であるチヤネルレベル情報部16
に与える。チヤネルレベル制御部14からはまた、ピアノ
スイツチ部SWの出力が、前記負荷回路出力部15内の第2
保持手段であるスイツチ情報部18に直接与えられる。
ネルレベル制御部14に与えられ、該チヤネルレベル制御
部14は、フエーダ部Fからの出力とピアノスイツチ部SW
からの出力とを演算し、高レベル側の出力を負荷回路出
力部15内の第1保持手段であるチヤネルレベル情報部16
に与える。チヤネルレベル制御部14からはまた、ピアノ
スイツチ部SWの出力が、前記負荷回路出力部15内の第2
保持手段であるスイツチ情報部18に直接与えられる。
チヤネルレベル情報部16からの出力と、スイツチ情報部
18からの出力とは負荷回路出力レベル交換部17に与えら
れており、該負荷回路出力レベル変換部17は、複数の調
光器A1〜Amを選択的に調光制御し、これによつて各調光
器A1〜Amに接続されたたとえばランプなどの負荷L1〜Lk
を選択的に点灯・調光駆動することができる。
18からの出力とは負荷回路出力レベル交換部17に与えら
れており、該負荷回路出力レベル変換部17は、複数の調
光器A1〜Amを選択的に調光制御し、これによつて各調光
器A1〜Amに接続されたたとえばランプなどの負荷L1〜Lk
を選択的に点灯・調光駆動することができる。
第2図は、調光制御装置11の具体的構成を示すブロツク
図である。フエーダ部Fは複数のフエーダF1〜Fnから構
成されており、各フエーダF1〜Fnに個別的に対応して前
記ピアノスイツチ部SWには、ピアノスイツチSW1〜SWnが
設けられている。フエーダF1〜Fnの一方の端子はハイレ
ベルの電源に接続され、他方の端子は接地される。また
このフエーダF1〜Fnの可動片F1a〜Fnaは、前記チヤネル
レベル制御部14内のマルチプレクサ(以下、MPXと略称
する)21の入力に接続される。またピアノスイツチSW1
〜SWnの一方の接点はハイレベルの電源に接続され、他
方の接点は抵抗R1〜Rnを介して接地される。このピアノ
スイツチSW1〜SWnの他方の接点はまた、前記MPX21の入
力に接続される。
図である。フエーダ部Fは複数のフエーダF1〜Fnから構
成されており、各フエーダF1〜Fnに個別的に対応して前
記ピアノスイツチ部SWには、ピアノスイツチSW1〜SWnが
設けられている。フエーダF1〜Fnの一方の端子はハイレ
ベルの電源に接続され、他方の端子は接地される。また
このフエーダF1〜Fnの可動片F1a〜Fnaは、前記チヤネル
レベル制御部14内のマルチプレクサ(以下、MPXと略称
する)21の入力に接続される。またピアノスイツチSW1
〜SWnの一方の接点はハイレベルの電源に接続され、他
方の接点は抵抗R1〜Rnを介して接地される。このピアノ
スイツチSW1〜SWnの他方の接点はまた、前記MPX21の入
力に接続される。
MPX21は、対を成すピアノスイツチSW1〜SWnと、フエー
ダF1〜Fnとを交互に順次的に切換えて、ラインlFに各フ
エーダF1〜Fnの出力を順次的に導出し、またラインlSに
各ピアノスイツチSW1〜SWnの出力を順次的に導出する。
すなわちラインlSにピアノスイツチSW1の出力を導出
し、次にラインlFにフエーダF1の出力を導出し、続いて
ラインlSにピアノスイツチSW2の出力を導出する。この
ようにラインlS,lFにそれぞれピアノスイツチSW1,SW2,S
W3,…,SWnの出力を導出し、またラインlFにフエーダF1,
F2,F3,…,Fnの出力を導出する。
ダF1〜Fnとを交互に順次的に切換えて、ラインlFに各フ
エーダF1〜Fnの出力を順次的に導出し、またラインlSに
各ピアノスイツチSW1〜SWnの出力を順次的に導出する。
すなわちラインlSにピアノスイツチSW1の出力を導出
し、次にラインlFにフエーダF1の出力を導出し、続いて
ラインlSにピアノスイツチSW2の出力を導出する。この
ようにラインlS,lFにそれぞれピアノスイツチSW1,SW2,S
W3,…,SWnの出力を導出し、またラインlFにフエーダF1,
F2,F3,…,Fnの出力を導出する。
ラインlSに導出されたスイツチ出力は、遅延回路22で前
記MPX21の1切換動作時間だけ遅延されて、OR回路23の
一方の入力に与えられる。このOR回路23の他方の入力に
は、前記ラインlFに導出されるフエーダ出力が入力され
る。したがつてこのOR回路23からは、対を成すたとえば
フエーダF1とピアノスイツチSW1との出力のうち高レベ
ル側の出力がチヤネル出力として導出され、MPX24に与
えられる。ラインlSに導出された前記スイツチ出力はま
た、MPX25に与えられる。これらMPX24,25と、前記MPX21
とは第2図において破線で示されるように、チヤネルレ
ベル制御部14内の切換制御回路26によつてマルチプレツ
クス動作が同期制御される。
記MPX21の1切換動作時間だけ遅延されて、OR回路23の
一方の入力に与えられる。このOR回路23の他方の入力に
は、前記ラインlFに導出されるフエーダ出力が入力され
る。したがつてこのOR回路23からは、対を成すたとえば
フエーダF1とピアノスイツチSW1との出力のうち高レベ
ル側の出力がチヤネル出力として導出され、MPX24に与
えられる。ラインlSに導出された前記スイツチ出力はま
た、MPX25に与えられる。これらMPX24,25と、前記MPX21
とは第2図において破線で示されるように、チヤネルレ
ベル制御部14内の切換制御回路26によつてマルチプレツ
クス動作が同期制御される。
MPX24は、入力された前記チヤネル出力を前記チヤネル
数nだけ設けられたレベル保持回路M1〜Mnに順次的に与
えられて保持される。これらレベル保持回路M1〜Mnは、
前記チヤネルレベル情報部16を構成する。
数nだけ設けられたレベル保持回路M1〜Mnに順次的に与
えられて保持される。これらレベル保持回路M1〜Mnは、
前記チヤネルレベル情報部16を構成する。
MPX25からの前記スイツチ出力も同様に、レベル保持回
路N1〜Nnに順次的に与えられて保持される。これらレベ
ル保持回路N1〜Nnは、前記スイツチ情報部18を構成す
る。レベル保持回路M1〜Mn,N1〜Nnは、限流抵抗27とコ
ンデンサ28とから成るRC積分回路と、演算増幅器29とに
よつて構成されている。これらレベル保持回路M1〜Mn,N
1〜Nn内に記憶されている調光データは、新たな調光デ
ータが入力されると図示しない構成によつて自動的に更
新される。
路N1〜Nnに順次的に与えられて保持される。これらレベ
ル保持回路N1〜Nnは、前記スイツチ情報部18を構成す
る。レベル保持回路M1〜Mn,N1〜Nnは、限流抵抗27とコ
ンデンサ28とから成るRC積分回路と、演算増幅器29とに
よつて構成されている。これらレベル保持回路M1〜Mn,N
1〜Nn内に記憶されている調光データは、新たな調光デ
ータが入力されると図示しない構成によつて自動的に更
新される。
レベル保持回路M1〜Mn内に記憶されている調光データは
MPX31によつて順次的に読出され、前記負荷回路出力レ
ベル変換部17内のOR回路32の一方の入力に与えられる。
同様にレベル保持回路N1〜Nnに記憶されている調光デー
タはMPX33を介して順次的に読出され、前記OR回路32の
他方の入力に与えられる。
MPX31によつて順次的に読出され、前記負荷回路出力レ
ベル変換部17内のOR回路32の一方の入力に与えられる。
同様にレベル保持回路N1〜Nnに記憶されている調光デー
タはMPX33を介して順次的に読出され、前記OR回路32の
他方の入力に与えられる。
このOR回路32からの出力は、スイツチQ1〜Qmを介して各
調光器A1〜Amに選択的に与えられる。これらスイツチQ1
〜Qmのスイツチング態様と、前記MPX31,33のマルチプレ
ツクス動作とは、第2図において破線で示されるように
切換制御回路34によつて制御されており、該切換制御回
路34は各制御チヤネル等に予め割当てられた調光器A1〜
Amに前記調光データが設定されるようにスイツチQ1〜Qm
を選択的に導通する。切換制御回路34は、前記切換制御
回路26とは非同期の出力を導出する。またMPX33からの
出力は表示器35に与えられる。
調光器A1〜Amに選択的に与えられる。これらスイツチQ1
〜Qmのスイツチング態様と、前記MPX31,33のマルチプレ
ツクス動作とは、第2図において破線で示されるように
切換制御回路34によつて制御されており、該切換制御回
路34は各制御チヤネル等に予め割当てられた調光器A1〜
Amに前記調光データが設定されるようにスイツチQ1〜Qm
を選択的に導通する。切換制御回路34は、前記切換制御
回路26とは非同期の出力を導出する。またMPX33からの
出力は表示器35に与えられる。
上述のように構成された調光制御装置11において、第3
図(1)で示されるように、時刻t1〜t2間においてたと
えばフエーダF2が操作されると、MPX24がレベル保持回
路M2に導通する時刻t3において第3図(3)で示される
ように、該レベル保持回路M2にはフエーダF2の出力レベ
ルが記憶保持される。
図(1)で示されるように、時刻t1〜t2間においてたと
えばフエーダF2が操作されると、MPX24がレベル保持回
路M2に導通する時刻t3において第3図(3)で示される
ように、該レベル保持回路M2にはフエーダF2の出力レベ
ルが記憶保持される。
第3図(2)で示されるように、MPX21が第2チヤネル
のマルチプレツクス動作を行う時刻t4においてピアノス
イツチSW2が導通されると、MPX21の1マルチプレツクス
動作に必要な時間、すなわち遅延回路22の遅延時間Tだ
け遅延した時刻t5において、レベル保持回路M2にはこの
ピアノスイツチSW2の出力レベルに対応したチヤネル出
力が設定される。これに対してレベル保持回路N2では、
MPX25からラインlSを介してスイツチ出力が直接与えら
れ、したがつて第3図(4)で示されるように、ピアノ
スイツチSW2が操作された時刻t4において、このレベル
保持回路N2にはスイツチ出力が保持される。
のマルチプレツクス動作を行う時刻t4においてピアノス
イツチSW2が導通されると、MPX21の1マルチプレツクス
動作に必要な時間、すなわち遅延回路22の遅延時間Tだ
け遅延した時刻t5において、レベル保持回路M2にはこの
ピアノスイツチSW2の出力レベルに対応したチヤネル出
力が設定される。これに対してレベル保持回路N2では、
MPX25からラインlSを介してスイツチ出力が直接与えら
れ、したがつて第3図(4)で示されるように、ピアノ
スイツチSW2が操作された時刻t4において、このレベル
保持回路N2にはスイツチ出力が保持される。
したがつて第3図(5)で示されるように、第2チヤネ
ルの調光レベルを読出すためにMPX33がレベル保持回路N
2に導通された時刻t6において、前記ピアノスイツチSW2
の操作によるスイツチ出力がOR回路32からスイツチQ1〜
Qmを介して該第2チヤネルに予め割当てられている調光
器、たとえばA2,Amに選択的に与えられる。これに対し
て前述の従来技術の調光制御装置1では、MPX31による
読出し動作が一巡した時刻t7において、前記スイツチ出
力が導出される。
ルの調光レベルを読出すためにMPX33がレベル保持回路N
2に導通された時刻t6において、前記ピアノスイツチSW2
の操作によるスイツチ出力がOR回路32からスイツチQ1〜
Qmを介して該第2チヤネルに予め割当てられている調光
器、たとえばA2,Amに選択的に与えられる。これに対し
て前述の従来技術の調光制御装置1では、MPX31による
読出し動作が一巡した時刻t7において、前記スイツチ出
力が導出される。
このようにして本実施例では、ピアノスイツチSW1〜SWn
の操作タイミングや、MPX21,24,25とMPX31,33とのマル
チプレツクス動作の非同期による応答遅れ時間を短縮す
ることができる。またMPX21,24,25と、MPX31,33とは上
述のように非同期でマルチプレツクス動作を行うことが
でき、したがつてこれらの同期に必要な複雑な回路構成
や、動作が不要となり、コストを低減することができ
る。さらにまた、MPX33からのスイツチ出力は前述のよ
うに表示器35に与えられており、ピアノスイツチSW1〜S
Wnの操作を実際の調光出力からではなく、該表示器35の
表示によつて確認することができ、機能性を向上するこ
とができる。
の操作タイミングや、MPX21,24,25とMPX31,33とのマル
チプレツクス動作の非同期による応答遅れ時間を短縮す
ることができる。またMPX21,24,25と、MPX31,33とは上
述のように非同期でマルチプレツクス動作を行うことが
でき、したがつてこれらの同期に必要な複雑な回路構成
や、動作が不要となり、コストを低減することができ
る。さらにまた、MPX33からのスイツチ出力は前述のよ
うに表示器35に与えられており、ピアノスイツチSW1〜S
Wnの操作を実際の調光出力からではなく、該表示器35の
表示によつて確認することができ、機能性を向上するこ
とができる。
上述の実施例では、レベル保持回路M1〜Mnは、対を成す
フエーダF1〜FnとピアノスイツチSW1〜SWnとの調光レベ
ルの高レベル側を優先として調光レベルが保持されたけ
れども、本発明の他の実施例として低レベル側が優先と
されてもよい。
フエーダF1〜FnとピアノスイツチSW1〜SWnとの調光レベ
ルの高レベル側を優先として調光レベルが保持されたけ
れども、本発明の他の実施例として低レベル側が優先と
されてもよい。
第4図は本発明の他の実施例の調光制御装置41の電気的
構成を示すブロツク図であり、この実施例は前述の実施
例に類似し、対応する部分には同一の参照符を付す。こ
の調光制御装置41では、チヤネルレベル制御部14a内に
は、ラインlF,lSに接続されるアナログ/デジタル(以
下、A/Dと略称する)変換器42,43がそれぞれ設けられて
おり、これらのA/D変換器42,43でデジタル変換された前
記フエーダ出力と、スイツチ出力とは、たとえばマイク
ロコンピユータなどによつて実現される処理回路44に与
えられ、前記遅延回路22およびOR回路23による動作と同
等の演算処理などが行われて送信回路45に導出される。
構成を示すブロツク図であり、この実施例は前述の実施
例に類似し、対応する部分には同一の参照符を付す。こ
の調光制御装置41では、チヤネルレベル制御部14a内に
は、ラインlF,lSに接続されるアナログ/デジタル(以
下、A/Dと略称する)変換器42,43がそれぞれ設けられて
おり、これらのA/D変換器42,43でデジタル変換された前
記フエーダ出力と、スイツチ出力とは、たとえばマイク
ロコンピユータなどによつて実現される処理回路44に与
えられ、前記遅延回路22およびOR回路23による動作と同
等の演算処理などが行われて送信回路45に導出される。
このチヤネルレベル制御部14aにおいて、MPX21と、A/D
変換器42,43とは、処理回路44からのクロツク信号に同
期してマルチプレツクス動作およびA/D変換動作を行
う。処理回路44は、ピアノスイツチSW1〜SWnの操作が行
われたときには、フエーダF1〜Fnの設定値によることな
く、優先的にこのピアノスイツチSW1〜SWnからのスイツ
チ出力を送信回路45に与える。
変換器42,43とは、処理回路44からのクロツク信号に同
期してマルチプレツクス動作およびA/D変換動作を行
う。処理回路44は、ピアノスイツチSW1〜SWnの操作が行
われたときには、フエーダF1〜Fnの設定値によることな
く、優先的にこのピアノスイツチSW1〜SWnからのスイツ
チ出力を送信回路45に与える。
送信回路45からの出力は、負荷回路出力部15aの調光情
報部49内の受信回路46に与えられ、前記フエーダ出力
と、チヤネル出力とはそれぞれメモリ16a,18aに順次的
にストアされる。
報部49内の受信回路46に与えられ、前記フエーダ出力
と、チヤネル出力とはそれぞれメモリ16a,18aに順次的
にストアされる。
メモリ16a,18a内にストアされているチヤネル出力およ
びスイツチ出力は、負荷回路出力レベル変換部17a内の
処理回路47によつて選択的に読出され、デジタル/アナ
ログ(以下、D/Aと略称する)変換器48でアナログ変換
されて、スイツチQ1〜Qnを介して、対応する調光器A1〜
Amに選択的に導出される。処理回路47からは、ピアノス
イツチSW1〜SWnが操作されたときには、表示器35に出力
が導出される。この負荷回路出力レベル変換部17a内に
おいて、D/A変換器およびスイツチQ1〜Qmは、処理回路4
7からのクロツク信号に同期して制御される。
びスイツチ出力は、負荷回路出力レベル変換部17a内の
処理回路47によつて選択的に読出され、デジタル/アナ
ログ(以下、D/Aと略称する)変換器48でアナログ変換
されて、スイツチQ1〜Qnを介して、対応する調光器A1〜
Amに選択的に導出される。処理回路47からは、ピアノス
イツチSW1〜SWnが操作されたときには、表示器35に出力
が導出される。この負荷回路出力レベル変換部17a内に
おいて、D/A変換器およびスイツチQ1〜Qmは、処理回路4
7からのクロツク信号に同期して制御される。
このようにフエーダ出力およびスイツチ出力をデジタル
処理を行うことによつて、前述の調光制御装置11におけ
るチヤネルレベル情報部16およびスイツチ情報部18など
のデータ保持のための構成をメモリ16a,18aによつて行
うことができ、構成を大幅に簡略化することができる。
処理を行うことによつて、前述の調光制御装置11におけ
るチヤネルレベル情報部16およびスイツチ情報部18など
のデータ保持のための構成をメモリ16a,18aによつて行
うことができ、構成を大幅に簡略化することができる。
発明の効果 以上のように本発明によれば、フエーダと該フエーダに
対応してレベル設定手段とを設け、対を成す各フエーダ
とレベル設定手段の出力とに演算処理を行い、その演算
結果は第1保持手段によつて保持し、また前記レベル設
定手段の出力は第2保持手段によつて保持し、前記レベ
ル設定手段の操作が行われたときには、切換手段は前記
第2保持手段の出力を調光出力として前記予め割当てら
れた調光器にそれぞれ与えるようにしたので、レベル設
定手段の操作が行われたときには、前記演算手段の演算
結果によることなく、該レベル設定手段によつて設定さ
れた調光レベルで前記予め割当てられた調光器が調光制
御されるため、フエーダおよびレベル設定手段からの調
光レベルの読込み動作と、前記第1および第2保持手段
からの調光レベルの読出し動作とが非同期で行われてい
る場合であつても、前記レベル設定手段の操作から、該
操作に対応した調光レベルに各調光器が設定されるまで
の応答遅れ時間を短縮することができる。
対応してレベル設定手段とを設け、対を成す各フエーダ
とレベル設定手段の出力とに演算処理を行い、その演算
結果は第1保持手段によつて保持し、また前記レベル設
定手段の出力は第2保持手段によつて保持し、前記レベ
ル設定手段の操作が行われたときには、切換手段は前記
第2保持手段の出力を調光出力として前記予め割当てら
れた調光器にそれぞれ与えるようにしたので、レベル設
定手段の操作が行われたときには、前記演算手段の演算
結果によることなく、該レベル設定手段によつて設定さ
れた調光レベルで前記予め割当てられた調光器が調光制
御されるため、フエーダおよびレベル設定手段からの調
光レベルの読込み動作と、前記第1および第2保持手段
からの調光レベルの読出し動作とが非同期で行われてい
る場合であつても、前記レベル設定手段の操作から、該
操作に対応した調光レベルに各調光器が設定されるまで
の応答遅れ時間を短縮することができる。
【図面の簡単な説明】 第1図は本発明の一実施例の調光制御装置11の電気的構
成を簡略化して示すブロツク図、第2図は調光制御装置
11の具体的構成を示すブロツク図、第3図は動作を説明
するためのタイミングチヤート、第4図は本発明の他の
実施例の調光制御装置41の電気的構成を示すブロツク
図、第5図は従来技術の調光制御装置1の電気的構成を
簡略化して示すブロツク図、第6図はフエーダ2お略化
して示すブロツク図、第6図はフエーダ2およびピアノ
スイツチ3の操作による調光レベルの変化を示すグラフ
である。 11,41……調光制御装置、14,14a……チヤネルレベル制
御部、15,15a……負荷回路出力部、16……チヤネルレベ
ル情報部、16a,18a……メモリ、17,17a……負荷回路出
力レベル変換部、18……スイツチ情報部、21,24,25,31,
33……MPX、22……遅延回路、23,32……OR回路、26,34
……切換制御回路、35……表示器、44,47……処理回
路、49……調光情報部、A1〜Am……調光器、L1〜Lk……
負荷、F……フエーダ部、F1〜Fn……フエーダ、M1〜M
n;N1〜Nn……レベル保持回路、Q1〜Qm……スイツチ、SW
……ピアノスイツチ部、SW1〜SWn……ピアノスイツチ
成を簡略化して示すブロツク図、第2図は調光制御装置
11の具体的構成を示すブロツク図、第3図は動作を説明
するためのタイミングチヤート、第4図は本発明の他の
実施例の調光制御装置41の電気的構成を示すブロツク
図、第5図は従来技術の調光制御装置1の電気的構成を
簡略化して示すブロツク図、第6図はフエーダ2お略化
して示すブロツク図、第6図はフエーダ2およびピアノ
スイツチ3の操作による調光レベルの変化を示すグラフ
である。 11,41……調光制御装置、14,14a……チヤネルレベル制
御部、15,15a……負荷回路出力部、16……チヤネルレベ
ル情報部、16a,18a……メモリ、17,17a……負荷回路出
力レベル変換部、18……スイツチ情報部、21,24,25,31,
33……MPX、22……遅延回路、23,32……OR回路、26,34
……切換制御回路、35……表示器、44,47……処理回
路、49……調光情報部、A1〜Am……調光器、L1〜Lk……
負荷、F……フエーダ部、F1〜Fn……フエーダ、M1〜M
n;N1〜Nn……レベル保持回路、Q1〜Qm……スイツチ、SW
……ピアノスイツチ部、SW1〜SWn……ピアノスイツチ
Claims (1)
- 【請求項1】連続して調光レベルを変化する複数のフエ
ーダと、 前記複数の各フエーダに対応し、前記調光レベルの最大
値または最小値のいずれか一方に該調光レベルを設定す
るレベル設定手段と、 相互に対応する前記フエーダの出力とレベル設定手段の
出力とに対して、高レベル優先または低レベル優先のい
ずれかの演算を行う演算手段と、 前記演算手段の演算結果を保持する第1保持手段と、 前記レベル設定手段の出力が直接与えられ、該出力を保
持する第2保持手段と、 前記第1および第2保持手段の出力が選択的に与えられ
る複数の調光器と、 前記レベル設定手段の操作に応答し、該操作が行われた
ときには前記第2保持手段の出力を調光出力として導出
する切換手段とを含むことを特徴とする調光制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63157799A JPH0677478B2 (ja) | 1988-06-25 | 1988-06-25 | 調光制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63157799A JPH0677478B2 (ja) | 1988-06-25 | 1988-06-25 | 調光制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH027396A JPH027396A (ja) | 1990-01-11 |
| JPH0677478B2 true JPH0677478B2 (ja) | 1994-09-28 |
Family
ID=15657540
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63157799A Expired - Lifetime JPH0677478B2 (ja) | 1988-06-25 | 1988-06-25 | 調光制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0677478B2 (ja) |
-
1988
- 1988-06-25 JP JP63157799A patent/JPH0677478B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH027396A (ja) | 1990-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4517549A (en) | Weighted capacitor analogue-digital converters | |
| JPH06196958A (ja) | プログラマブル可変長遅延回路 | |
| KR900008798B1 (ko) | 아날로그 디지탈 변환장치 | |
| JPH10304652A (ja) | プログラム可能パルス幅変調回路 | |
| US5229771A (en) | Analog to digital converter for converting multiple analog input signals to corresponding digital output signals during one conversion cycle | |
| JPH0677478B2 (ja) | 調光制御装置 | |
| JPS60241330A (ja) | オ−トレンジ機能付きデジタル・アナログ変換装置 | |
| JPS6130450B2 (ja) | ||
| US4998107A (en) | Control method of multi-channel digital-to-analog converting circuit | |
| JP2585237B2 (ja) | 調光装置 | |
| JP2634885B2 (ja) | 音声信号切替装置 | |
| JP2844971B2 (ja) | ディジタル符号処理システム | |
| JP3467392B2 (ja) | プログラマブルコントローラ | |
| JP3842329B2 (ja) | A/dコンバータ | |
| KR900010666Y1 (ko) | 전자시계의 급속시각 조정회로 | |
| JPS59186418A (ja) | D/a変換回路 | |
| JPH0191396A (ja) | シフトレジスタ | |
| JP2555293B2 (ja) | 音声信号遅延装置 | |
| JP3046638B2 (ja) | 記憶調光装置 | |
| JPS63133498A (ja) | 調光演算装置 | |
| JPH07273653A (ja) | D/a変換器のゲイン調整回路 | |
| JPH0463518B2 (ja) | ||
| JPH027397A (ja) | 調光制御装置 | |
| JPH06231385A (ja) | 信号入力装置 | |
| JPH01189229A (ja) | A/d変換器 |