JPH0677481A - 薄膜半導体装置 - Google Patents
薄膜半導体装置Info
- Publication number
- JPH0677481A JPH0677481A JP22857792A JP22857792A JPH0677481A JP H0677481 A JPH0677481 A JP H0677481A JP 22857792 A JP22857792 A JP 22857792A JP 22857792 A JP22857792 A JP 22857792A JP H0677481 A JPH0677481 A JP H0677481A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- semiconductor device
- film semiconductor
- gate electrode
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 配線抵抗の増大や配線部のひび割れ・欠陥等
が生じない信頼性の高い薄膜半導体装置。 【構成】 基板と、該基板上に形成された薄膜半導体か
らなるチャネル部およびソース・ドレイン部と、薄膜半
導体上に形成されたゲート絶縁膜と、ゲート絶縁膜上に
形成されたゲート電極とを有する薄膜半導体装置におい
て、ゲート電極が下層の多結晶珪素薄膜と上層の薄膜金
属珪化物の二層構造からなり、かつゲート電極の線幅が
20 μｍ以下およびシート抵抗が 15 Ω／□以下であ
る。
が生じない信頼性の高い薄膜半導体装置。 【構成】 基板と、該基板上に形成された薄膜半導体か
らなるチャネル部およびソース・ドレイン部と、薄膜半
導体上に形成されたゲート絶縁膜と、ゲート絶縁膜上に
形成されたゲート電極とを有する薄膜半導体装置におい
て、ゲート電極が下層の多結晶珪素薄膜と上層の薄膜金
属珪化物の二層構造からなり、かつゲート電極の線幅が
20 μｍ以下およびシート抵抗が 15 Ω／□以下であ
る。
Description
【０００１】
【産業上の利用分野】本発明は絶縁基板上に形成され
る、金属珪化物薄膜層を含むゲート電極を有する薄膜半
導体装置に関するものである。
る、金属珪化物薄膜層を含むゲート電極を有する薄膜半
導体装置に関するものである。
【０００２】
【従来の技術】近年、イメージセンサ、感熱ヘッドまた
は液晶表示装置などに使用できる薄膜半導体装置の開発
が盛んに行われている。とくに、画素部の微細化、高密
度化が進む液晶表示装置にとって重要な部品となってお
り、信頼性のある薄膜半導体装置が要求されるようにな
ってきている。
は液晶表示装置などに使用できる薄膜半導体装置の開発
が盛んに行われている。とくに、画素部の微細化、高密
度化が進む液晶表示装置にとって重要な部品となってお
り、信頼性のある薄膜半導体装置が要求されるようにな
ってきている。
【０００３】液晶表示装置に用いる従来の薄膜半導体装
置の構成を、トップ・ゲート型薄膜トランジスタを例に
とり説明する。その構成は、透明絶縁基板上に形成さ
れ、島状のパターンにエッチングし素子分離された活性
層としての珪素層と、珪素層上に成膜されたゲート酸化
膜と、その上に形成されたゲート電極層と、さらに層間
絶縁層および金属配線用コンタクトホールを介して配線
された金属配線等からなっている。なお、珪素層のソー
ス・ドレイン部には、ゲート電極層を形成後、所定のパ
ターニングを行った後、自己整合法でイオン注入がなさ
れている。
置の構成を、トップ・ゲート型薄膜トランジスタを例に
とり説明する。その構成は、透明絶縁基板上に形成さ
れ、島状のパターンにエッチングし素子分離された活性
層としての珪素層と、珪素層上に成膜されたゲート酸化
膜と、その上に形成されたゲート電極層と、さらに層間
絶縁層および金属配線用コンタクトホールを介して配線
された金属配線等からなっている。なお、珪素層のソー
ス・ドレイン部には、ゲート電極層を形成後、所定のパ
ターニングを行った後、自己整合法でイオン注入がなさ
れている。
【０００４】このような従来の薄膜半導体装置におい
て、活性層としての珪素層が非晶質珪素の場合において
はタンタルやモリブデンタンタル合金等が、多結晶珪素
の場合においては不純物添加した多結晶珪素がゲート電
極層として主に用いられてきた。
て、活性層としての珪素層が非晶質珪素の場合において
はタンタルやモリブデンタンタル合金等が、多結晶珪素
の場合においては不純物添加した多結晶珪素がゲート電
極層として主に用いられてきた。
【０００５】
【発明が解決しようとする課題】しかしながら、上述の
ゲート電極層に用いる材料は配線抵抗値が高いという問
題がある（たとえば、不純物を添加した多結晶珪素のゲ
ート電極層は約３０Ω／□のシート抵抗である。）。配
線抵抗が高くなると液晶表示装置の画素部の微細化、高
密度化が困難となる。この配線抵抗値が高いという問題
を解決するため、従来より、単結晶珪素基板上に作製さ
れる半導体装置では、多結晶珪素配線上面に金属珪化物
層を形成し、熱処理を行うことにより配線抵抗を低下さ
せる方法が行われてきた。しかし絶縁基板と金属珪化物
との熱膨脹率の差が非常に大きいため、絶縁基板上に形
成される薄膜半導体装置では、熱処理を行っても金属珪
化物の抵抗値を十分低下できないとの問題がある。
ゲート電極層に用いる材料は配線抵抗値が高いという問
題がある（たとえば、不純物を添加した多結晶珪素のゲ
ート電極層は約３０Ω／□のシート抵抗である。）。配
線抵抗が高くなると液晶表示装置の画素部の微細化、高
密度化が困難となる。この配線抵抗値が高いという問題
を解決するため、従来より、単結晶珪素基板上に作製さ
れる半導体装置では、多結晶珪素配線上面に金属珪化物
層を形成し、熱処理を行うことにより配線抵抗を低下さ
せる方法が行われてきた。しかし絶縁基板と金属珪化物
との熱膨脹率の差が非常に大きいため、絶縁基板上に形
成される薄膜半導体装置では、熱処理を行っても金属珪
化物の抵抗値を十分低下できないとの問題がある。
【０００６】また、熱膨脹率の差異による応力に起因す
るひび割れ・欠陥等が発生しやすく薄膜半導体装置の信
頼性に難点があるという問題がある。
るひび割れ・欠陥等が発生しやすく薄膜半導体装置の信
頼性に難点があるという問題がある。
【０００７】本発明は、このような問題を解決するため
になされたもので、絶縁基板上で多結晶珪素・金属珪化
物積層構造配線を使用する薄膜半導体装置において、配
線抵抗の増大や配線部のひび割れ・欠陥等が生じない信
頼性の高い薄膜半導体装置を提供することを目的とす
る。
になされたもので、絶縁基板上で多結晶珪素・金属珪化
物積層構造配線を使用する薄膜半導体装置において、配
線抵抗の増大や配線部のひび割れ・欠陥等が生じない信
頼性の高い薄膜半導体装置を提供することを目的とす
る。
【０００８】
【課題を解決するための手段】本発明の薄膜半導体装置
は、基板と、該基板上に形成された薄膜半導体からなる
チャネル部およびソース・ドレイン部と、薄膜半導体上
に形成されたゲート絶縁膜と、ゲート絶縁膜上に形成さ
れたゲート電極とを有する薄膜半導体装置において、ゲ
ート電極が下層の多結晶珪素薄膜と上層の薄膜金属珪化
物の二層構造からなり、かつゲート電極の線幅が 20 μ
ｍ以下およびシート抵抗が 15 Ω／□以下であることを
特徴とする。
は、基板と、該基板上に形成された薄膜半導体からなる
チャネル部およびソース・ドレイン部と、薄膜半導体上
に形成されたゲート絶縁膜と、ゲート絶縁膜上に形成さ
れたゲート電極とを有する薄膜半導体装置において、ゲ
ート電極が下層の多結晶珪素薄膜と上層の薄膜金属珪化
物の二層構造からなり、かつゲート電極の線幅が 20 μ
ｍ以下およびシート抵抗が 15 Ω／□以下であることを
特徴とする。
【０００９】本発明に係わるゲート電極層を構成する下
層の多結晶珪素薄膜は、公知の方法で形成した多結晶珪
素薄膜に燐などの不純物を添加して活性化熱処理を行っ
たものが使用できる。さらに、上層の金属珪化物を形成
する金属はチタン、モリブデン、タングステン等珪化物
を形成する金属ならば、とくに制限なく使用できる。ま
た薄膜半導体装置作製工程に整合すればいわゆる高融点
金属の珪化物である必要もない。金属珪化物層の製造
は、はじめから珪化物を堆積するのではなく、珪素膜上
に金属を堆積して熱処理を行い、両者を反応させること
によって得ることもできる。
層の多結晶珪素薄膜は、公知の方法で形成した多結晶珪
素薄膜に燐などの不純物を添加して活性化熱処理を行っ
たものが使用できる。さらに、上層の金属珪化物を形成
する金属はチタン、モリブデン、タングステン等珪化物
を形成する金属ならば、とくに制限なく使用できる。ま
た薄膜半導体装置作製工程に整合すればいわゆる高融点
金属の珪化物である必要もない。金属珪化物層の製造
は、はじめから珪化物を堆積するのではなく、珪素膜上
に金属を堆積して熱処理を行い、両者を反応させること
によって得ることもできる。
【００１０】二層構造からなるゲート電極は、たとえ
ば、 900℃の窒素雰囲気中で 60 分間、続いて酸素雰囲
気中で 10 分間程度の熱処理を行うことにより低抵抗化
することができる。この熱処理条件についても、とくに
制限なく 900℃の酸素雰囲気中10 分間程度の熱処理で
あってもよい。また、熱処理の雰囲気は酸素雰囲気に限
らず、窒素雰囲気でもよい。
ば、 900℃の窒素雰囲気中で 60 分間、続いて酸素雰囲
気中で 10 分間程度の熱処理を行うことにより低抵抗化
することができる。この熱処理条件についても、とくに
制限なく 900℃の酸素雰囲気中10 分間程度の熱処理で
あってもよい。また、熱処理の雰囲気は酸素雰囲気に限
らず、窒素雰囲気でもよい。
【００１１】本発明に係わる二層構造を有するゲート電
極線におけるシート抵抗の線幅依存性を、燐添加多結晶
珪素を下層に珪化タングステンを上層に積層したゲート
電極線を例として、図２に示す。なお、熱処理は 900℃
の窒素雰囲気中で 60 分間、続いて酸素雰囲気中で 10
分間行った。線幅が広いと熱処理後でも抵抗が十分下が
っていない。
極線におけるシート抵抗の線幅依存性を、燐添加多結晶
珪素を下層に珪化タングステンを上層に積層したゲート
電極線を例として、図２に示す。なお、熱処理は 900℃
の窒素雰囲気中で 60 分間、続いて酸素雰囲気中で 10
分間行った。線幅が広いと熱処理後でも抵抗が十分下が
っていない。
【００１２】また線幅が広いと熱処理時の応力によって
ひび割れ・欠陥等が発生しやすいことも確認された。こ
の応力は石英基板の線膨脹係数が 5×10-7／Ｋ程度、金
属珪化物の線膨脹係数はこれと大きく異なり、たとえば
タングステン珪化物の場合で8×10-6／Ｋであることに
起因する。単結晶珪素基板では線膨脹係数が 4×10-6／
Ｋ程度であり、この値が比較的金属珪化物に近いため、
ひび割れ等は発生しない。応力を低減する方法としては
金属珪化物層を薄くすることも考えられるが、絶縁基板
上では効果が少なく、逆に薄膜化の影響により配線抵抗
が増大する方向になるため適用は困難である。
ひび割れ・欠陥等が発生しやすいことも確認された。こ
の応力は石英基板の線膨脹係数が 5×10-7／Ｋ程度、金
属珪化物の線膨脹係数はこれと大きく異なり、たとえば
タングステン珪化物の場合で8×10-6／Ｋであることに
起因する。単結晶珪素基板では線膨脹係数が 4×10-6／
Ｋ程度であり、この値が比較的金属珪化物に近いため、
ひび割れ等は発生しない。応力を低減する方法としては
金属珪化物層を薄くすることも考えられるが、絶縁基板
上では効果が少なく、逆に薄膜化の影響により配線抵抗
が増大する方向になるため適用は困難である。
【００１３】ゲート電極の線幅を 20 μｍ以下にする
と、熱処理後の抵抗値を十分低下させ、かつひび割れ等
も発生しない配線を得ることができる。これは珪化物層
の応力が、主として熱処理時において絶縁体基板（多結
晶珪素層）と珪化物層の界面部で発生しているため、そ
の界面の面積を減少させることが有効であるためである
と考えられる。なお、ゲート線幅の下限は 0.1μｍ以上
であり、より好ましいゲート電極の線幅の範囲は 1〜 2
0 μｍである。
と、熱処理後の抵抗値を十分低下させ、かつひび割れ等
も発生しない配線を得ることができる。これは珪化物層
の応力が、主として熱処理時において絶縁体基板（多結
晶珪素層）と珪化物層の界面部で発生しているため、そ
の界面の面積を減少させることが有効であるためである
と考えられる。なお、ゲート線幅の下限は 0.1μｍ以上
であり、より好ましいゲート電極の線幅の範囲は 1〜 2
0 μｍである。
【００１４】また、ゲート電極のシート抵抗は 15 Ω／
□以下、より好ましくは 0.4〜 15Ω／□の範囲にある
ことが必要である。シート抵抗がこの範囲にあると、ひ
び割れや欠陥等が発生せず、液晶表示装置に使用した場
合、画素部の微細化、高密度化に対応できる。
□以下、より好ましくは 0.4〜 15Ω／□の範囲にある
ことが必要である。シート抵抗がこの範囲にあると、ひ
び割れや欠陥等が発生せず、液晶表示装置に使用した場
合、画素部の微細化、高密度化に対応できる。
【００１５】
【作用】本発明の薄膜半導体装置におけるゲート配線の
細線化は、配線形成後の熱処理を行っても、熱処理時の
絶縁基板と金属珪化物の熱膨脹率の差異による応力を緩
和することができる。その結果、ゲート電極の抵抗率を
低下させるとともに応力に起因する配線部のひび割れや
欠陥等を防ぐことができ、薄膜半導体装置の高性能・高
信頼性に寄与する。
細線化は、配線形成後の熱処理を行っても、熱処理時の
絶縁基板と金属珪化物の熱膨脹率の差異による応力を緩
和することができる。その結果、ゲート電極の抵抗率を
低下させるとともに応力に起因する配線部のひび割れや
欠陥等を防ぐことができ、薄膜半導体装置の高性能・高
信頼性に寄与する。
【００１６】
【実施例】実施例１ 以下本発明の実施例を図面に基づいて説明する。実施例
１の薄膜半導体装置の駆動回路基板の断面図を図１に示
す。まず石英基板などの絶縁基板１上に活性層となる多
結晶珪素薄膜２を減圧ＣＶＤ法を用いて2000オングスト
ロームの厚さに形成する。この多結晶珪素薄膜２を写真
食刻技術を用いて島状に加工した後、その表面にゲート
絶縁膜となる酸化珪素膜３を熱酸化法によって 500オン
グストロームの厚さに形成する。つぎにゲート下層とな
る多結晶珪素膜４を減圧ＣＶＤ法で2000オングストロー
ムの厚さに形成した後、燐などの不純物を添加して活性
化熱処理を行い、低抵抗化を行う。つづいてゲート上層
となる珪化タングステン等の金属珪化物膜５をアルゴン
ガスによるスパッタリング法で2000オングストロームの
厚さに形成し、ゲート配線部等、必要部位以外の多結晶
珪素膜・金属珪化物膜を写真食刻法で除去し、 20 μｍ
のゲート電極の線幅とする。その後 900℃の窒素雰囲気
中で 60 分間、続いて酸素雰囲気中で10 分間熱処理を
行ってゲート部を低抵抗化した後、ゲートをマスクに用
いる自己整合法によって不純物を注入し、ソース拡散領
域６およびドレイン拡散領域７を形成する。つぎにＣＶ
Ｄ法によって層間絶縁膜である酸化珪素膜８を形成し、
写真食刻法を用いてソース・ドレイン部のコンタクトホ
ールを形成する。その後アルゴンガスのスパッタリング
によってアルミニウム膜９を5000オングストロームの厚
さに堆積する。ソース・ドレイン部以外のアルミニウム
膜を除去した後、400℃で 30 分間の熱処理を行うこと
によって配線と半導体表面の界面における相互拡散を行
わせて配線を完成させ、薄膜半導体装置を得る。
１の薄膜半導体装置の駆動回路基板の断面図を図１に示
す。まず石英基板などの絶縁基板１上に活性層となる多
結晶珪素薄膜２を減圧ＣＶＤ法を用いて2000オングスト
ロームの厚さに形成する。この多結晶珪素薄膜２を写真
食刻技術を用いて島状に加工した後、その表面にゲート
絶縁膜となる酸化珪素膜３を熱酸化法によって 500オン
グストロームの厚さに形成する。つぎにゲート下層とな
る多結晶珪素膜４を減圧ＣＶＤ法で2000オングストロー
ムの厚さに形成した後、燐などの不純物を添加して活性
化熱処理を行い、低抵抗化を行う。つづいてゲート上層
となる珪化タングステン等の金属珪化物膜５をアルゴン
ガスによるスパッタリング法で2000オングストロームの
厚さに形成し、ゲート配線部等、必要部位以外の多結晶
珪素膜・金属珪化物膜を写真食刻法で除去し、 20 μｍ
のゲート電極の線幅とする。その後 900℃の窒素雰囲気
中で 60 分間、続いて酸素雰囲気中で10 分間熱処理を
行ってゲート部を低抵抗化した後、ゲートをマスクに用
いる自己整合法によって不純物を注入し、ソース拡散領
域６およびドレイン拡散領域７を形成する。つぎにＣＶ
Ｄ法によって層間絶縁膜である酸化珪素膜８を形成し、
写真食刻法を用いてソース・ドレイン部のコンタクトホ
ールを形成する。その後アルゴンガスのスパッタリング
によってアルミニウム膜９を5000オングストロームの厚
さに堆積する。ソース・ドレイン部以外のアルミニウム
膜を除去した後、400℃で 30 分間の熱処理を行うこと
によって配線と半導体表面の界面における相互拡散を行
わせて配線を完成させ、薄膜半導体装置を得る。
【００１７】このようにして得られた薄膜半導体装置の
電気特性を図３に示す。ゲート電圧 0Ｖ以下において十
分に低いドレイン電流を示し、また立上がりも少なく以
下に示す比較例１と較べて良好な特性を示した。また、
ひび割れの割合による信頼性や、シート抵抗値のバラツ
キからみた再現性においてもきわめて良好な特性を示し
た。
電気特性を図３に示す。ゲート電圧 0Ｖ以下において十
分に低いドレイン電流を示し、また立上がりも少なく以
下に示す比較例１と較べて良好な特性を示した。また、
ひび割れの割合による信頼性や、シート抵抗値のバラツ
キからみた再現性においてもきわめて良好な特性を示し
た。
【００１８】比較例１ 実施例１において、ゲート電極の線幅を 50 μｍとする
以外は実施例１と同一の薄膜半導体装置を作製した。こ
の薄膜半導体装置の電気特性を図４に示す。
以外は実施例１と同一の薄膜半導体装置を作製した。こ
の薄膜半導体装置の電気特性を図４に示す。
【００１９】ゲート電圧 0Ｖ以下においてドレイン電流
は十分に低い値を示さず、また立上がりも実施例１と較
べて高かった。
は十分に低い値を示さず、また立上がりも実施例１と較
べて高かった。
【００２０】
【発明の効果】本発明の薄膜半導体装置は、ゲート電極
が下層の多結晶珪素薄膜と上層の薄膜金属珪化物の二層
構造からなり、かつゲート電極の線幅を 20 μｍ以下と
したので、ゲート線として用いる金属珪化物層の応力が
小さくなり、熱処理を行っても配線部のひび割れや欠陥
等が生じない。その結果、ゲート電極の線幅が微細であ
るにもかかわらずシート抵抗が低くなるため、配線抵抗
による遅延が少ない、高信頼性と高速性を兼ね備えた薄
膜半導体装置を得ることができる。
が下層の多結晶珪素薄膜と上層の薄膜金属珪化物の二層
構造からなり、かつゲート電極の線幅を 20 μｍ以下と
したので、ゲート線として用いる金属珪化物層の応力が
小さくなり、熱処理を行っても配線部のひび割れや欠陥
等が生じない。その結果、ゲート電極の線幅が微細であ
るにもかかわらずシート抵抗が低くなるため、配線抵抗
による遅延が少ない、高信頼性と高速性を兼ね備えた薄
膜半導体装置を得ることができる。
【図１】実施例１の薄膜半導体装置の駆動回路基板の断
面図である。
面図である。
【図２】金属珪化物のシート抵抗の線幅依存性を示す図
である。
である。
【図３】実施例１の薄膜半導体装置の電気特性を示す図
である。
である。
【図４】比較例１の薄膜半導体装置の電気特性を示す図
である。
である。
１………石英基板、２………活性層多結晶珪素薄膜、３
………ゲート絶縁酸化珪素膜、４………多結晶珪素膜
（ゲート下層）、５………金属珪化物膜（ゲート上
層）、６………ソース拡散領域、７………ドレイン拡散
領域、８………層間絶縁酸化珪素膜、９………アルミニ
ウム配線。
………ゲート絶縁酸化珪素膜、４………多結晶珪素膜
（ゲート下層）、５………金属珪化物膜（ゲート上
層）、６………ソース拡散領域、７………ドレイン拡散
領域、８………層間絶縁酸化珪素膜、９………アルミニ
ウム配線。
Claims (1)
- 【請求項１】 基板と、該基板上に形成された薄膜半導
体からなるチャネル部およびソース・ドレイン部と、前
記薄膜半導体上に形成されたゲート絶縁膜と、前記ゲー
ト絶縁膜上に形成されたゲート電極とを有する薄膜半導
体装置において、前記ゲート電極が下層の多結晶珪素薄
膜と上層の薄膜金属珪化物の二層構造からなり、かつ前
記ゲート電極の線幅が 20 μｍ以下およびシート抵抗が
15 Ω／□以下であることを特徴とする薄膜半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22857792A JPH0677481A (ja) | 1992-08-27 | 1992-08-27 | 薄膜半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22857792A JPH0677481A (ja) | 1992-08-27 | 1992-08-27 | 薄膜半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0677481A true JPH0677481A (ja) | 1994-03-18 |
Family
ID=16878551
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22857792A Withdrawn JPH0677481A (ja) | 1992-08-27 | 1992-08-27 | 薄膜半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0677481A (ja) |
-
1992
- 1992-08-27 JP JP22857792A patent/JPH0677481A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5466638A (en) | Method of manufacturing a metal interconnect with high resistance to electromigration | |
| JPS6173370A (ja) | 半導体装置及びその製造方法 | |
| JPS6056293B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPS6113670A (ja) | 薄膜電界効果トランジスタの製造方法およびその方法によつて得られるトランジスタ | |
| JP2001110782A (ja) | 半導体装置の製造方法 | |
| JPH0677481A (ja) | 薄膜半導体装置 | |
| JPS60193333A (ja) | 半導体装置の製造方法 | |
| JPH0682652B2 (ja) | シリコン熱酸化膜の形成方法 | |
| JPH08248441A (ja) | 液晶表示装置 | |
| JPS58170030A (ja) | 半導体装置の製造方法 | |
| JPH0529346A (ja) | 半導体装置の製造方法 | |
| JPH0750411A (ja) | 半導体装置の製造方法 | |
| JP2000299472A (ja) | 薄膜トランジスタの製造方法 | |
| JPH07321290A (ja) | バイポーラ集積回路装置の製造方法 | |
| JPS6235569A (ja) | Ｍｉｓ型トランジスタ及びその製造方法 | |
| JPS59161072A (ja) | 半導体装置 | |
| JP2709200B2 (ja) | 半導体装置の製造方法 | |
| JPH03214735A (ja) | 半導体装置の製造方法 | |
| JPH021171A (ja) | Ｍｉｓ型半導体集積回路装置 | |
| JPS6120154B2 (ja) | ||
| JPH05183156A (ja) | 半導体装置及びその製造方法 | |
| JPH04321228A (ja) | 半導体装置の製造方法 | |
| JPH07326749A (ja) | 半導体装置とその製造方法 | |
| JPH0658965B2 (ja) | 半導体装置の製造方法 | |
| JPS6130076A (ja) | Ｍｏｓ型半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991102 |