JPH0681041B2 - 集積回路装置 - Google Patents
集積回路装置Info
- Publication number
- JPH0681041B2 JPH0681041B2 JP60070225A JP7022585A JPH0681041B2 JP H0681041 B2 JPH0681041 B2 JP H0681041B2 JP 60070225 A JP60070225 A JP 60070225A JP 7022585 A JP7022585 A JP 7022585A JP H0681041 B2 JPH0681041 B2 JP H0681041B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- standby
- oscillation
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000010355 oscillation Effects 0.000 claims description 29
- 239000000919 ceramic Substances 0.000 claims description 5
- 239000013078 crystal Substances 0.000 claims description 5
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 5
- 238000003708 edge detection Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000006641 stabilisation Effects 0.000 description 2
- 238000011105 stabilization Methods 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】 〔技術分野〕 本発明は集積回路装置に関し、特に水晶もしくはセラミ
ック共振子用発振回路を有し、これに基いて作成された
各種タイミング信号によって動作が制御される集積回路
装置に関する。
ック共振子用発振回路を有し、これに基いて作成された
各種タイミング信号によって動作が制御される集積回路
装置に関する。
近年、集積回路技術の進歩により集積回路装置のCMOS化
が急速に進んでいる。これに伴い、CMOSの低消費電力の
特徴を有効に生かすために、集積回路が非動作状態（ス
タンバイ）時には発振回路の原発振を停止することによ
って内部回路の動作を禁止するようにした機能を持つ集
積回路装置（以下、LSIという）が知られている。
が急速に進んでいる。これに伴い、CMOSの低消費電力の
特徴を有効に生かすために、集積回路が非動作状態（ス
タンバイ）時には発振回路の原発振を停止することによ
って内部回路の動作を禁止するようにした機能を持つ集
積回路装置（以下、LSIという）が知られている。
このように、LSIの発振子として水晶もしくはセラミッ
ク共振子を使用するものは、前記スタンバイを解除し動
作を再開させる場合、発振起動をかけてもすぐには安定
発振が得られない。このため従来は、水晶もしくはセラ
ミック共振子を使用するLSIにおいては発振を停止させ
るスタンバイ機能が無かったり、またたとえあったとし
ても特殊な状態でのみしかスタンバイの解除が許されな
いといった非常に制限されたものが通常であった。具体
的にはスタンバイ解除のためにLSIに印加される信号と
実際にLSIが動作を再開するまでには、少なくとも発振
が安定する時間が必要なため、スタンバイ解除信号とし
ては、LSIのリセット信号によりLSI外部で適当な発振安
定時間を設定しなければならなかった。
ク共振子を使用するものは、前記スタンバイを解除し動
作を再開させる場合、発振起動をかけてもすぐには安定
発振が得られない。このため従来は、水晶もしくはセラ
ミック共振子を使用するLSIにおいては発振を停止させ
るスタンバイ機能が無かったり、またたとえあったとし
ても特殊な状態でのみしかスタンバイの解除が許されな
いといった非常に制限されたものが通常であった。具体
的にはスタンバイ解除のためにLSIに印加される信号と
実際にLSIが動作を再開するまでには、少なくとも発振
が安定する時間が必要なため、スタンバイ解除信号とし
ては、LSIのリセット信号によりLSI外部で適当な発振安
定時間を設定しなければならなかった。
また、電源異常時の緊急時にスタンバイ処理を実行する
には、そのための複数の命令を実行しなければならず、
高速処理ができなかった。よって、スタンバイモード
は、従来外部からのみか、もしくは内部で複雑な命令を
実行するかしなければ設定できなかった。
には、そのための複数の命令を実行しなければならず、
高速処理ができなかった。よって、スタンバイモード
は、従来外部からのみか、もしくは内部で複雑な命令を
実行するかしなければ設定できなかった。
本発明によれば、水晶もしくはセラミック共振子を用い
る発振回路と、発振回路からの出力信号に基づいて各種
制御タイミング信号を発生するタイミング信号発生回路
とを含む集積回路装置において、集積回路装置の外部か
ら入力される第１の信号が第１の状態の時第１のスタン
バイ信号を発生し、第１の信号が第２の状態の時第１の
スタンバイ信号を解除する第１の手段と、集積回路装置
の内部で生成される信号により第２のスタンバイ信号を
発生し、集積回路装置の外部から入力される第２の信号
により第２のスタンバイ信号を解除するものであって、
第１の手段とは独立に設けられた第２の手段と、第１の
スタンバイ信号および第２のスタンバイ信号の少なくと
も一方に応答して発振回路およびタイミング信号発生回
路の動作を共に停止し、スタンバイ信号の解除に応答し
て発振回路の発振動作を再開せしめる第３の手段と、発
振動作を再開せしめる第３の手段と、発振動作を再開さ
れた発振回路の発振出力を計数し、所定時間経過後タイ
ミング信号発生回路の動作を再開せしめ、各種制御タイ
ミング信号の発生を許可する第４の手段とを有する集積
回路装置を得る。
る発振回路と、発振回路からの出力信号に基づいて各種
制御タイミング信号を発生するタイミング信号発生回路
とを含む集積回路装置において、集積回路装置の外部か
ら入力される第１の信号が第１の状態の時第１のスタン
バイ信号を発生し、第１の信号が第２の状態の時第１の
スタンバイ信号を解除する第１の手段と、集積回路装置
の内部で生成される信号により第２のスタンバイ信号を
発生し、集積回路装置の外部から入力される第２の信号
により第２のスタンバイ信号を解除するものであって、
第１の手段とは独立に設けられた第２の手段と、第１の
スタンバイ信号および第２のスタンバイ信号の少なくと
も一方に応答して発振回路およびタイミング信号発生回
路の動作を共に停止し、スタンバイ信号の解除に応答し
て発振回路の発振動作を再開せしめる第３の手段と、発
振動作を再開せしめる第３の手段と、発振動作を再開さ
れた発振回路の発振出力を計数し、所定時間経過後タイ
ミング信号発生回路の動作を再開せしめ、各種制御タイ
ミング信号の発生を許可する第４の手段とを有する集積
回路装置を得る。
以下、本発明の実施例を図面を参照しながら詳細に説明
する。
する。
第１図は本発明の一実施例を示すブロック図である。第
１図において10は発振回路（OSC）、20は分周回路及び
その他の論理回路より構成されるタイミング信号発生回
路、21はタイミング信号である。30,40,60はフリップフ
ロップ（以下F/Fと言う）、50は信号51のエッジ検出回
路、70は発振回路10からの信号を計数し一定時間後オー
バーフロー信号を発生するカウンタ、31はアンドゲー
ト、34はオアゲート、32はインバータである。33はLSI
外部から入力されるスタンバイ制御の外部信号であり、
42はスタンバイ命令信号（内部信号）、51はスタンバイ
解除信号である。
１図において10は発振回路（OSC）、20は分周回路及び
その他の論理回路より構成されるタイミング信号発生回
路、21はタイミング信号である。30,40,60はフリップフ
ロップ（以下F/Fと言う）、50は信号51のエッジ検出回
路、70は発振回路10からの信号を計数し一定時間後オー
バーフロー信号を発生するカウンタ、31はアンドゲー
ト、34はオアゲート、32はインバータである。33はLSI
外部から入力されるスタンバイ制御の外部信号であり、
42はスタンバイ命令信号（内部信号）、51はスタンバイ
解除信号である。
第１図及びその動作信号波形を示す第２図を参照して、
外部信号によるスタンバイ動作を説明する。発振回路出
力信号11は動作状態で、時刻t21において外部信号33が
論理“1"（以下、単に“1"という）になると、タイミン
グ信号21に同期してF/F30がセットされ、オアゲート34
の出力が“1"となる。これにより発振回路10は停止する
とともに、F/F60も同時にセットされるためタイミング
信号発生回路20も停止する。またカウンタ70はリセット
される。これでスタンバイ状態となる。
外部信号によるスタンバイ動作を説明する。発振回路出
力信号11は動作状態で、時刻t21において外部信号33が
論理“1"（以下、単に“1"という）になると、タイミン
グ信号21に同期してF/F30がセットされ、オアゲート34
の出力が“1"となる。これにより発振回路10は停止する
とともに、F/F60も同時にセットされるためタイミング
信号発生回路20も停止する。またカウンタ70はリセット
される。これでスタンバイ状態となる。
次に、時刻t22において、外部信号33が論理“0"（以
下、単に“0"という）になると、F/F30はリセットさ
れ、オアゲート34の出力が“0"となり、発振回路10及び
カウンタ70が動作可能状態となる。F/F60は、カウンタ7
0のオーバーフロー信号が出力されるまでセット状態を
維持するため、タイミング信号発生回路20は停止状態で
ある。発振回路10の動作が再開し、発振回路出力信号11
はカウンタ70に入力され、あらかじめ設定された発振安
定に要する時間後カウンタ70からオーバーフロー信号が
発生する。これによりF/F60はリセットされタイミング
発生回路20も動作を再開し通常動作となる。
下、単に“0"という）になると、F/F30はリセットさ
れ、オアゲート34の出力が“0"となり、発振回路10及び
カウンタ70が動作可能状態となる。F/F60は、カウンタ7
0のオーバーフロー信号が出力されるまでセット状態を
維持するため、タイミング信号発生回路20は停止状態で
ある。発振回路10の動作が再開し、発振回路出力信号11
はカウンタ70に入力され、あらかじめ設定された発振安
定に要する時間後カウンタ70からオーバーフロー信号が
発生する。これによりF/F60はリセットされタイミング
発生回路20も動作を再開し通常動作となる。
次に、第１図及び動作波形を示す第３図を用いて、スタ
ンバイ命令信号によるスタンバイについて説明する。通
常スタンバイ命令実行に先だって、電源異常等を知らせ
る外部割込要求等により割込処理が実行される。割込処
理の最後で、スタンバイ命令の実行により、スタンバイ
命令信号42が出力されF/F40がセットされる。これによ
りオアゲート34は“1"となり発振回路10は停止し、カウ
ンタ70はリセット状態となり、F/F60がセットされるた
め、タイミング発生回路20も停止し、スタンバイ状態と
なる。次に時刻t31においてスタンバイ解除信号51が
“1"になると、エッジ検出回路50からワンショットパル
ス信号が出力され、F/F40はリセットされる。以下、前
述の説明と同様にオアゲート34が“0"となり発振回路10
が動作可能状態となるとともに、カウンタ70のリセット
が解除され、発振回路出力信号11を計数する。一定時間
後、カウンタ回路70のオーバーフロー信号によりF/F60
がリセットされ、タイミング発生回路20が動作状態とな
り、LSIの動作が再開される。
ンバイ命令信号によるスタンバイについて説明する。通
常スタンバイ命令実行に先だって、電源異常等を知らせ
る外部割込要求等により割込処理が実行される。割込処
理の最後で、スタンバイ命令の実行により、スタンバイ
命令信号42が出力されF/F40がセットされる。これによ
りオアゲート34は“1"となり発振回路10は停止し、カウ
ンタ70はリセット状態となり、F/F60がセットされるた
め、タイミング発生回路20も停止し、スタンバイ状態と
なる。次に時刻t31においてスタンバイ解除信号51が
“1"になると、エッジ検出回路50からワンショットパル
ス信号が出力され、F/F40はリセットされる。以下、前
述の説明と同様にオアゲート34が“0"となり発振回路10
が動作可能状態となるとともに、カウンタ70のリセット
が解除され、発振回路出力信号11を計数する。一定時間
後、カウンタ回路70のオーバーフロー信号によりF/F60
がリセットされ、タイミング発生回路20が動作状態とな
り、LSIの動作が再開される。
以上説明した様に、本発明によれば、スタンバイ制御用
外部信号とスタンバイ命令信号の双方によりスタンバイ
状態に設定することができ、緊急度に応じた使用が可能
となるとともに、消費電力の非常に小さいスタンバイが
可能となる。また、スタンバイ解除時、発振安定時間を
得ることが可能なLSIを提供することができる。
外部信号とスタンバイ命令信号の双方によりスタンバイ
状態に設定することができ、緊急度に応じた使用が可能
となるとともに、消費電力の非常に小さいスタンバイが
可能となる。また、スタンバイ解除時、発振安定時間を
得ることが可能なLSIを提供することができる。
第１図は本発明の実施例を示すブロック図であり、第２
図及び第３図はその動作を説明するためのタイミングチ
ャートである。 10……発振回路、20……タイミング発生回路、21……タ
イミング信号、30,40,60……フリップフロップ、31……
アンドゲート、32……インバータ、34……オアゲート、
50……エッジ検出回路、70……カウンタ。
図及び第３図はその動作を説明するためのタイミングチ
ャートである。 10……発振回路、20……タイミング発生回路、21……タ
イミング信号、30,40,60……フリップフロップ、31……
アンドゲート、32……インバータ、34……オアゲート、
50……エッジ検出回路、70……カウンタ。
Claims (1)
- 【請求項１】水晶もしくはセラミック共振子を用いる発
振回路と、該発振回路からの出力信号に基づいて各種制
御タイミング信号を発生するタイミング信号発生回路と
を含む集積回路装置において、前記集積回路装置の外部
から入力される第１の信号が第１の状態の時第１のスタ
ンバイ信号を発生し、該第１の信号が第２の状態の時前
記第１のスタンバイ信号を解除する第１の手段と、前記
集積回路装置の内部で生成される信号により第２のスタ
ンバイ信号を発生し、前記集積回路装置の外部から入力
される第２の信号により前記第２のスタンバイ信号を解
除するものであって、前記第１の手段とは独立に設けら
れた第２の手段と、前記第１のスタンバイ信号および第
２のスタンバイ信号の少なくとも一方に応答して前記発
振回路およびタイミング信号発生回路の動作を共に停止
し、スタンバイ信号の解除に応答して前記発振回路の発
振動作を再開せしめる第３の手段と、発振動作を再開さ
れた発振回路の発振出力を計数し、所定時間経過後前記
タイミング信号発生回路の動作を再開せしめ、各種制御
タイミング信号の発生を許可する第４の手段とを有する
ことを特徴とする集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60070225A JPH0681041B2 (ja) | 1985-04-03 | 1985-04-03 | 集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60070225A JPH0681041B2 (ja) | 1985-04-03 | 1985-04-03 | 集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61228725A JPS61228725A (ja) | 1986-10-11 |
| JPH0681041B2 true JPH0681041B2 (ja) | 1994-10-12 |
Family
ID=13425394
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60070225A Expired - Lifetime JPH0681041B2 (ja) | 1985-04-03 | 1985-04-03 | 集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0681041B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0734169B2 (ja) * | 1987-02-27 | 1995-04-12 | 日本電気株式会社 | マイクロコンピユ−タ |
| FR2630280B1 (fr) * | 1988-04-15 | 1990-07-27 | France Etat | Dispositif de reduction de consommation d'energie pour equipement a fonctionnement cyclique tel que commutateur temporel |
| JPH0731567B2 (ja) * | 1988-07-11 | 1995-04-10 | シャープ株式会社 | クロック制御回路 |
| JP2738159B2 (ja) * | 1991-03-06 | 1998-04-08 | 日本電気株式会社 | クロック信号制御回路 |
| JP3789629B2 (ja) * | 1998-01-27 | 2006-06-28 | 富士通株式会社 | 半導体装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5662428A (en) * | 1979-10-29 | 1981-05-28 | Nec Corp | Oscillator |
| JPS57101434A (en) * | 1980-12-16 | 1982-06-24 | Toshiba Corp | Oscillator |
| JPS5838034A (ja) * | 1981-08-28 | 1983-03-05 | Fujitsu Ltd | マイクロコンピュータ |
-
1985
- 1985-04-03 JP JP60070225A patent/JPH0681041B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61228725A (ja) | 1986-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6240886B2 (ja) | ||
| JPH0681041B2 (ja) | 集積回路装置 | |
| JPS6348203B2 (ja) | ||
| JPS60129820A (ja) | 実行休止制御装置 | |
| JPH0724006B2 (ja) | デ−タ処理装置 | |
| JPS61123916A (ja) | マイクロコンピユ−タ | |
| JPH04158419A (ja) | マイクロコンピュータ | |
| JPS6135565B2 (ja) | ||
| JPH0326112A (ja) | 集積回路装置 | |
| JPH0682310B2 (ja) | 演算装置の動作周波数切り換え制御回路 | |
| JPS62151024A (ja) | 集積回路装置 | |
| JPS5916029A (ja) | 電子装置の起動回路 | |
| JPS6333806B2 (ja) | ||
| JPH04277809A (ja) | クロック信号制御回路 | |
| JPH0734169B2 (ja) | マイクロコンピユ−タ | |
| JPS59189426A (ja) | クロツク供給制御方式 | |
| JPH0426127B2 (ja) | ||
| JPH049336B2 (ja) | ||
| JPS6270923A (ja) | 発振回路を備えた集積回路 | |
| JPS63146137A (ja) | プログラム実行暴走防止装置 | |
| JPH03274810A (ja) | 半導体集積回路 | |
| JPH04171516A (ja) | リセット回路 | |
| JPH0313782Y2 (ja) | ||
| JPS58134339A (ja) | 情報処理装置 | |
| JPH0552104B2 (ja) |