JPH0682689B2 - 多層レジストを利用した自己整合型砒化ガリウム（ＧａＡｓ）電界効果トランジスタの製造方法 - Google Patents

多層レジストを利用した自己整合型砒化ガリウム（ＧａＡｓ）電界効果トランジスタの製造方法

Info

Publication number
JPH0682689B2
JPH0682689B2 JP63314002A JP31400288A JPH0682689B2 JP H0682689 B2 JPH0682689 B2 JP H0682689B2 JP 63314002 A JP63314002 A JP 63314002A JP 31400288 A JP31400288 A JP 31400288A JP H0682689 B2 JPH0682689 B2 JP H0682689B2
Authority
JP
Japan
Prior art keywords
film
gate
gallium arsenide
effect transistor
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63314002A
Other languages
English (en)
Other versions
JPH0282629A (ja
Inventor
キユ フアン シン
ヨング キユ チヨエ
ジヨン ウツク ヤン
ジン ヒー イ
ジン ヨング カン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KANKOKU DENSHI TSUSHIN KENKYUSHO
Original Assignee
KANKOKU DENSHI TSUSHIN KENKYUSHO
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KANKOKU DENSHI TSUSHIN KENKYUSHO filed Critical KANKOKU DENSHI TSUSHIN KENKYUSHO
Publication of JPH0282629A publication Critical patent/JPH0282629A/ja
Publication of JPH0682689B2 publication Critical patent/JPH0682689B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/061—Manufacture or treatment of FETs having Schottky gates
    • H10D30/0612—Manufacture or treatment of FETs having Schottky gates of lateral single-gate Schottky FETs
    • H10D30/0616—Manufacture or treatment of FETs having Schottky gates of lateral single-gate Schottky FETs using processes wherein the final gate is made before the completion of the source and drain regions, e.g. gate-first processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H10D30/0227—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/012—Manufacture or treatment of electrodes comprising a Schottky barrier to a semiconductor
    • H10D64/0124—Manufacture or treatment of electrodes comprising a Schottky barrier to a semiconductor to Group III-V semiconductors
    • H10D64/0125—Manufacture or treatment of electrodes comprising a Schottky barrier to a semiconductor to Group III-V semiconductors characterised by the sectional shape, e.g. T or inverted T
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/013—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H10P32/30—Diffusion for doping of conductive or resistive layers
    • H10P32/302—Doping polycrystalline silicon or amorphous silicon layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/90—Thermal treatments, e.g. annealing or sintering
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/10—Lift-off masking
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/951—Lift-off

Landscapes

  • Junction Field-Effect Transistors (AREA)

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、高速動作の際雑音指数が小さい砒化ガリウム
の自己整合型電界効果トランジスタの製造方法に係り、
特に光写真転写と金メッキ（鍍金）等の技術を利用して
0.3〜0.5ミクロン（micron）の大きさのＴ形ゲートを有
する多層レジストを利用した自己整合型砒化ガリウム
（gallium Arsenide:GaAs）電界効果トランジスタの製
造方法に関する。
［従来の技術］ 従来砒化ガリウムを利用した電界効果トランジスタ（ME
SFET:Metal Semiconductor Field Effect Transistor）
の製造には臨時ゲート（dummy gate）を利用した自己整
合（SAINT:Self−Aligned for N+−layer Technology）
型電界効果トランジスタと側壁（side wall）を利用し
た自己整合型電界効果トランジスタ等が開発されてき
た。
既に日本国の日本電信電話株式会社では多層レジスト構
造の臨時ゲートを利用した自己整合型電界効果トランジ
スターを第２図に示すような構造で開発して改善しつつ
あり、日本電気株式会社と株式会社日立製作所等では側
壁を利用した自己整合型電界効果トランジスタを第３図
に示すように開発しなお改善を続けて進行している。
また米国のテキサス、MACOM社等でも多層レジスト技術
を利用した自己整合型電界効果トランジスタの開発を日
本電信電話株式会社と類似した技術で行っている。
その他米国のベル研究所及びITTディペンス社と、日本
の松下電器産業株式会社及び三菱電機株式会社と欧州諸
国等で高速、低雑音の電界効果トランジスタを製造する
ための多層金属ゲートとＴ形ゲート及び自己整合等で改
善方を練り直している。
一方、砒化ガリウム自己整合型電界効果トランジスタは
スーパーコンピュータと軍事用通信機器及び光電集積回
路等に応用される。
［発明が解決しようとする課題］ このような技術において、上記第２図は酸化膜の除去が
難しく、光写真転写技術においてゲート114bの長さを0.
6ミクロン以下にするとか正確に整合させることが難し
く、ゲートソース間の静電容量が大きい欠点がある。
上記第３図は同様に0.6ミクロン以下にゲート114cの長
さを短くすることが難しく上記ゲート114cの整流整合と
抵抗性接合116bの間で反応が起こり易く工程が不安定で
ある。
また、上記ゲート114cの長さを光写真転写で0.5ミクロ
ン以下にするため第４図及び第５図のような方法が開発
された。
しかし上記第４図は絶縁膜を通じたゲートソースの静電
容量が大きく、寄生効果による電流の漏洩が問題にな
り、上記第５図はすべてのゲートの方向が一定でなけれ
ばならず、傾斜蒸着技術が不安定で再現性が乏しいのが
欠点である。
従ってディジタル集積回路及び単一チップ（chip）高周
波集積回路（Monolithic Microwave Integrated Circui
t）の製造に必要とされる砒化ガリウム電界効果トラン
ジスタは、高速動作時低雑音特性を向上させるために素
子構造及び製造工程の開発が次第に要求され、特にソー
ス抵抗の低減化、ソースゲート静電容量の低減化、、ゲ
ート抵抗の低減化、ドレイン閾値電圧（threshold volt
age）の増大化等は素子構造の改善でなすことができ、
閾値電圧の均一化による再現性の増大及び量産性の確立
には新しい工程技術の開発が必要とされる。
従って本発明は上記のような問題点を解決し、必要性を
満足させるために創作されたものである。
［課題を解決するための手段］ 本発明によれば、光写真転写技術で形成された0.7〜0.8
ミクロンの多層ホトレジスト（photo regist）の形状を
反応性イオンエッチングで0.3〜0.5ミクロンの形状に縮
小転写させ、下層ホトレジストの側面エッチングを利用
して希望するゲートを金メッキで正確な寸法のＴ形につ
くる。
［作用］ このように形成されたＴ形ゲートは、ソースとドレイン
の抵抗性接合のための高濃度イオン注入時マスクに用い
られる自己整合型電界効果トランジスタをつくることが
可能となり、ソースゲート抵抗及びゲート抵抗とソース
ゲート静電容量が小さく、均一な形態のゲートを有する
電界効果トランジスタを製造することができる。
［実施例］ 以下に図面により本発明の実施例を説明すれば次の通り
である。
第１図（Ａ）は砒化ガリウムの上に多層レジストを形成
した断面図であり、ドーピングしない半絶縁砒化ガリウ
ム基板101にホトレジストをマスクに利用しE/D（Enhanc
ement/Depletion）形電界効果トランジスタ用活性層102
の形成のため40〜150keVのエネルギーと1E12〜1E13/cm2
のイオン量シリコンをそれぞれイオン注入し、窒化膜10
3をPECVD（Plasma Enhanced Chemical Vapor Depositio
n）で500〜800Å蒸着する。
上記窒化膜103上に金メッキ用電極に利用されるチタン
（titanium）104を1000Åスパッタリング（Sputterin
g）し、Ｔ形ゲートの大きさを決定する下層ホトレジス
ト105を0.5〜0.8ミクロンの膜厚に塗布した後110℃で60
分程度焼いた後、その上にさらに窒化膜106を0.1ミクロ
ンの膜厚でスパッタリングし、臨時ゲート用の中間層ホ
トレジスト107を0.1〜2.0ミクロンの膜厚に塗布し110℃
で20分間焼き、塗布酸化膜（Spin−on−Glass）108を0.
1ミクロン塗布し200℃で20分程度焼いて中間層レジスト
のエッチング用マスクを形成し、次いで上層ホトレジス
ト109を塗布して光写真転写で0.6〜0.1ミクロンのゲー
ト形状を形成する。
（Ｂ）図は上層レジストの形状を中間層レジストに縮小
転写させ酸化膜を蒸着した断面図であり、ホトレジスト
のゲート形状をマスクに、塗布した酸化膜108と中間層
ホトレジスト107、窒化膜106、下層ホトレジスト105、
チタン104及び窒化膜103を順次エッチングする。
上記塗布酸化膜108aはC2F6とCHF3の混合ガスをそれぞれ
20〜30sccm（Standard Cubic Centimeter per Minut
e）、30〜50sccmで混合したガスを利用して400〜500mTo
rrの圧力下で約500Wの電力と100Vの印加電圧下で0.1〜
0.2μm/minのエッチ速度でエッチングする。
上記中間層ホトレジスト107の側壁エッチング107aは酸
素ガスとSF6を70sccmと30sccm程度の混合したガスを利
用して400〜700mTorrの圧力と800〜1500Wの電力で行
い、非等方性が５以下で0.5〜2.0μm/minのエッチ速度
の特性でエッチングする。
このエッチングで0.6〜1.0ミクロンの形状を0.3〜0.5ミ
クロンの形状で縮小転写させ臨時ゲート111をつくる。
上記（Ｂ）図では酸化膜110を2000〜3000Å蒸着し、上
記臨時ゲート111を剥離（Lift−off）してゲート上の窒
化膜106のみ露出させる。
この際、上記窒化膜106はCF4と酸素ガスが10:1の混合ガ
スを利用して50〜100mTorrの圧力と300Wの電力で約0.2
μm/minのエッチ速度でエッチングする。
上記下層ホトレジスト105のエッチングは酸素ガスに約2
0％のC2C1F5を入れた混合ガスを利用して100〜400mTorr
の圧力と300〜500Vの印加電圧により0.3〜0.8μm/minの
エッチ速度でエッチングする。
上記チタン104はCC12F2を利用して20mTorrの圧力で約20
0Å/minのエッチ速度でエッチングし、上記チタン104の
エッチングで露出された窒化膜103は上記窒化膜106のエ
ッチングと同一条件でエッチングする。
（Ｃ）図は露出した砒化ガリウム面上に珪化タングステ
ンを蒸着後、下層ホトレジストを側面エッチングした断
面図であり、ゲートが位置する砒化ガリウムの表面が露
出されると耐熱性がすぐれた珪化タングステン113をス
パッタリングで1000Å塗布し、この際上記珪化タングス
テン113は側壁エッチング時砒化ガリウム表面を保護し
イオン注入不純物の活性化の際高温固定することが可能
になる。下層ホトレジスト105の側壁エッチング112aは
中間層ホトレジスト107のエッチングと同様な工程で行
う。それで、この時エッチングを調節して製造しようと
するＴ形ゲート114の大きさを決定し、今までのＴ形ゲ
ート114の形成のためのエッチング工程に必要とされる
純粋工程時間は単に20分程度である。
（Ｄ）図は珪化タングステン113と露出されたチタン104
aの上にメッキを施した断面図であり、50℃の温度で約
0.1μm/minの成長率でメッキし規格化されたＴ形ゲート
をつくる。そして、アセトン（aceton:CH3COCH3）及び
酸素プラズマを利用して剥離し、酸素プラズマを利用し
たホトレジストの除去は約10sccmの酸素を流入させなが
ら2Torr程度の圧力と100〜200Wの電力で10〜20分エッチ
ングする。
（Ｅ）図は、Ｔ形ゲートの完成後剥離と乾式エッチング
でホトレジストとチタンを除去した後、自己整合用イオ
ン注入した断面図であり、光写真転写を利用してソース
ドレイン領域を含むトランジスタ領域の形状をホトレジ
スト105bにより限定し、Ｔ形ゲートをマスクに利用して
100〜200keVのエネルギーと1E13〜5E13/cm2のイオン量
でシリコンをイオン注入し、ソース及びドレインの抵抗
性接合部分にN+層であるシリコンイオン注入層115を自
己整合型に形成する。注入されたイオンの活性化は水素
雰囲気で800〜900℃の高温と３〜30秒の時間領域で活性
化する。
（Ｆ）図はポリイミド（polyimide）を利用して接合孔
をつくり金属蒸着層イオンミリング（milling）で連結
金属線形状に形成した断面図であり、光写真転写及び剥
離でAuGe/Niの抵抗性金属116a、116bを1500/400Åの膜
厚にそれぞれ蒸着し、450℃で20分程度熱処理し抵抗性
接触をつくる。そして素子間の金属線118の連結は、ポ
リイミド酸化膜117を２〜４ミクロンの膜厚に塗布し接
触孔をつくり、その上にTi/Pt/Auの連結金属線118を500
/1500/2500Åの膜厚でそれぞれ蒸着し、光写真転写及び
イオンミリングを利用して１次連結金属線をつくる。
［発明の効果］ 以上に詳細に説明したように、本発明によれば、光写真
転写で0.3〜0.5ミクロンのＴ形ゲートを形成してソース
ゲート、抵抗ゲート抵抗とソースゲート静電容量を減少
させることができ、低抵抗接触のため自己整合方法でN+
層を形成することができる。本発明は、特にＴ形ゲート
の大きさ及び形体を容易に調節することにより再現性が
すぐれている効果がある。
【図面の簡単な説明】
第１図は本発明の一実施例を示す製造工程図、第２図は
従来の多層レジストを臨時ゲートに利用した電界効果ト
ランジスタの断面図、第３図は従来の外部側壁を利用し
た電界効果トランジスタの断面図、第４図は従来の内部
側壁を利用したゲート微細化断面図、第５図は従来の傾
斜蒸着を利用したゲート微細化断面図である。 ＜図面の主要部分に対する符号の説明＞ 101……半絶縁砒化ガリウムウェーハ、102……活性層用
シリコンイオン注入層、103……窒化膜、104……チタン
膜、105……下層ホトレジスト、106……窒化膜、107…
…中間ホトレジスト、108……塗布酸化膜、109……上層
ホトレジスト、110……酸化膜、111……臨時ゲート、11
2……ホトレジストの側面エッチング、113……珪化タン
グステン、114……ゲート、115……抵抗性接合シリコン
注入層、116……AuGe/Niの抵抗性金属蒸着層、117……
酸化膜、118……連結金属線、119……外部側壁、120…
…内部側壁。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 イ ジン ヒー 大韓民国チユンナム デージヨンシ トン ク シンデー ドン シンデージユコン アパート 111／107ホ (72)発明者 カン ジン ヨング 大韓民国チユンナム デージヨンシ トン ク ホントドン 23―３ キヨンソン ア パート ビードン 504ホ

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】砒化ガリウムを利用した電界効果トランジ
    スタの製造方法において、１）半絶縁砒化ガリウムウェ
    ーハの所定部分にシリコンをイオン注入して活性層を形
    成する工程、２）第１の窒化膜、チタン膜、下層ホトレ
    ジスト膜を順次形成する工程、３）該下層ホトレジスト
    膜を硬化させる工程、４）第２の窒化膜、中間層ホトレ
    ジスト膜を順次形成する工程、５）該中間層ホトレジス
    ト膜を硬化させる工程、６）塗布酸化膜を塗布して焼成
    する工程、７）上層ホトレジスト膜を形成する工程、
    ８）光写真転写により該上層ホストレジト膜をゲート形
    状に成形する工程、９）ゲート形状に成形された該上層
    ホトレジスト膜をマスクとして、該塗布酸化膜をエッチ
    ングして成形する工程、10）成形された該塗布酸化膜を
    マスクとして該中間層ホトレジスト膜を側壁エッチング
    することにより、該上層ホトレジスト膜の形状を該中間
    層ホトレジスト膜に縮小転写して、該中間層ホトレジス
    ト膜からなる臨時ゲートを設ける工程、11）蒸着酸化膜
    を全面に被着する工程、12）臨時ゲートを剥離して該第
    ２の窒化膜を露出させる工程、13）該蒸着酸化膜をマス
    クとして、該第２の窒化膜、該下層ホトレジスト膜、該
    チタン膜、および該第１の窒化膜を順次エッチングして
    それぞれにゲート形状を転写し、該砒化ガリウムの表面
    をゲート形状に露出する工程、14）露出した砒化ガリウ
    ム面に珪化タングステンを蒸着する工程、15）該下層レ
    ジスト膜を側面エッチングする工程、16）側面エッチン
    グされた該下層ホトレジスト膜が被覆していない該チタ
    ン膜と該珪化タングステンにメッキして、Ｔ形ゲートを
    形成する工程、17）乾式エッチングにより、該下層ホト
    レジスト膜と該チタン膜を除去する工程、18）トランジ
    スタ領域の形状を限定するホトレジスト膜を形成し、該
    ホトレジスト膜と該Ｔ形ゲートをマスクとして自己整合
    用イオンを注入する工程、および19）ポリイミドを用い
    て整合孔をつくり金属を蒸着後、イオンミリングで連結
    金属線形状に形成する工程を有する、高速動作のときの
    低雑音特性が改善された、多層レジストを利用した自己
    整合型砒化ガリウム電界効果トランジスタの製造方法。
  2. 【請求項２】請求項１において、中間層ホトレジストは
    酸素ガスとSF6を70と30sccm程度混合したガスを利用し4
    00〜700mTorrの圧力と800〜1500Wの電力で側壁エッチン
    グを行い、非等方性が５以下にて0.5〜2.0μm/minのエ
    ッチ速度特性でエッチングしかつこのエッチングで0.6
    〜1.0ミクロンのゲート形状を0.3〜0.5ミクロンの形状
    で縮小転写させ臨時ゲートをつくったことを特徴とする
    多層レジストを利用した自己整合型砒化ガリウム電界効
    果トランジスタの製造方法。
  3. 【請求項３】請求項１において、下層ホトレジストは酸
    素ガスに約20％のC2C1F5を混ぜた混合ガスを利用して10
    0〜400mTorrの圧力と300〜500Wの印加電圧下にて0.3〜
    0.8μm/minのエッチ速度でエッチングしたことを特徴と
    する多層レジストを利用した自己調合型砒化ガリウム電
    界効果トランジスタの製造方法。
  4. 【請求項４】請求項１において、Ｔ形ゲートは0.3〜0.5
    ミクロンで形成し、このゲートをマスクに抵抗性接合用
    イオンを注入して製造したことを特徴とする多層レジス
    トを利用した自己整合型砒化ガリウム電界効果トランジ
    スタの製造方法。
  5. 【請求項５】請求項４において、0.3〜0.5ミクロンゲー
    トは多層ホトレジスト及び側壁エッチング技術で製造し
    たことを特徴とする多層レジストを利用した自己整合型
    砒化ガリウム電界効果トランジスタの製造方法。
  6. 【請求項６】請求項１において、珪化タングステンは、
    砒化ガリウムの保護のためＴ形ゲート下層にスパッタリ
    ングで1000Å塗布されたことを特徴とする多層レジスト
    利用した自己整合型砒化ガリウム電界効果トランジスタ
    の製造方法。
  7. 【請求項７】請求項１または４において、Ｔ形ゲートを
    側壁エッチング技術及び金メッキで正確に形成したこと
    を特徴とする多層レジストを利用した自己整合型砒化ガ
    リウム電界効果トランジスタの製造方法。
JP63314002A 1988-09-05 1988-12-14 多層レジストを利用した自己整合型砒化ガリウム（ＧａＡｓ）電界効果トランジスタの製造方法 Expired - Lifetime JPH0682689B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019880011473A KR910005400B1 (ko) 1988-09-05 1988-09-05 다층레지스트를 이용한 자기정합형 갈륨비소 전계효과트랜지스터의 제조방법
KR88/11473 1988-09-05

Publications (2)

Publication Number Publication Date
JPH0282629A JPH0282629A (ja) 1990-03-23
JPH0682689B2 true JPH0682689B2 (ja) 1994-10-19

Family

ID=19277512

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63314002A Expired - Lifetime JPH0682689B2 (ja) 1988-09-05 1988-12-14 多層レジストを利用した自己整合型砒化ガリウム（ＧａＡｓ）電界効果トランジスタの製造方法

Country Status (3)

Country Link
US (1) US4997778A (ja)
JP (1) JPH0682689B2 (ja)
KR (1) KR910005400B1 (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5139968A (en) * 1989-03-03 1992-08-18 Mitsubishi Denki Kabushiki Kaisha Method of producing a t-shaped gate electrode
US5155054A (en) * 1989-09-28 1992-10-13 Oki Electric Industry Co., Ltd. Method of manufacturing a semiconductor MOSFET having a projection T-shaped semiconductor portion
JPH03248439A (ja) * 1990-02-26 1991-11-06 Rohm Co Ltd 化合物半導体装置の製造方法
US5034351A (en) * 1990-10-01 1991-07-23 Motorola, Inc. Process for forming a feature on a substrate without recessing the surface of the substrate
JPH04155835A (ja) * 1990-10-18 1992-05-28 Mitsubishi Electric Corp 集積回路装置の製造方法
US5185278A (en) * 1990-10-22 1993-02-09 Motorola, Inc. Method of making self-aligned gate providing improved breakdown voltage
US5182218A (en) * 1991-02-25 1993-01-26 Sumitomo Electric Industries, Ltd. Production methods for compound semiconductor device having lightly doped drain structure
US5334542A (en) * 1991-11-27 1994-08-02 Oki Electric Industry Co., Ltd. Method of forming T-shaped electrode
US5272095A (en) * 1992-03-18 1993-12-21 Research Triangle Institute Method of manufacturing heterojunction transistors with self-aligned metal contacts
KR0130963B1 (ko) * 1992-06-09 1998-04-14 구자홍 T형 단면구조의 게이트 금속전극을 갖는 전계효과 트랜지스터의 제조방법
US5716494A (en) * 1992-06-22 1998-02-10 Matsushita Electric Industrial Co., Ltd. Dry etching method, chemical vapor deposition method, and apparatus for processing semiconductor substrate
US5651855A (en) * 1992-07-28 1997-07-29 Micron Technology, Inc. Method of making self aligned contacts to silicon substrates during the manufacture of integrated circuits
JP2560993B2 (ja) * 1993-09-07 1996-12-04 日本電気株式会社 化合物半導体装置の製造方法
US5354417A (en) * 1993-10-13 1994-10-11 Applied Materials, Inc. Etching MoSi2 using SF6, HBr and O2
US5374575A (en) * 1993-11-23 1994-12-20 Goldstar Electron Co., Ltd. Method for fabricating MOS transistor
US5374574A (en) * 1993-11-23 1994-12-20 Goldstar Electron Co., Ltd. Method for the fabrication of transistor
KR100364710B1 (ko) * 1994-07-29 2003-02-25 엘지전자 주식회사 반도체소자의제조방법
US5486483A (en) * 1994-09-27 1996-01-23 Trw Inc. Method of forming closely spaced metal electrodes in a semiconductor device
FR2769129A1 (fr) * 1997-09-30 1999-04-02 Thomson Csf Procede de realisation de transistor a effet de champ
US6333229B1 (en) 2000-03-13 2001-12-25 International Business Machines Corporation Method for manufacturing a field effect transitor (FET) having mis-aligned-gate structure
US7008832B1 (en) 2000-07-20 2006-03-07 Advanced Micro Devices, Inc. Damascene process for a T-shaped gate electrode
US6403456B1 (en) * 2000-08-22 2002-06-11 Advanced Micro Devices, Inc. T or T/Y gate formation using trim etch processing
US6482688B2 (en) 2001-03-30 2002-11-19 Texas Instruments Incorporated Utilizing amorphorization of polycrystalline structures to achieve T-shaped MOSFET gate
US6673714B2 (en) * 2002-04-25 2004-01-06 Hewlett-Packard Development Company, L.P. Method of fabricating a sub-lithographic sized via
US7413942B2 (en) * 2004-01-29 2008-08-19 Rohm And Haas Electronic Materials Llc T-gate formation
US8698230B2 (en) * 2012-02-22 2014-04-15 Eastman Kodak Company Circuit including vertical transistors with a conductive stack having reentrant profile
JP6112940B2 (ja) * 2012-07-05 2017-04-12 三菱電機株式会社 半導体装置の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4561169A (en) * 1982-07-30 1985-12-31 Hitachi, Ltd. Method of manufacturing semiconductor device utilizing multilayer mask
US4551905A (en) * 1982-12-09 1985-11-12 Cornell Research Foundation, Inc. Fabrication of metal lines for semiconductor devices
US4536942A (en) * 1982-12-09 1985-08-27 Cornell Research Foundation, Inc. Fabrication of T-shaped metal lines for semiconductor devices
US4599790A (en) * 1985-01-30 1986-07-15 Texas Instruments Incorporated Process for forming a T-shaped gate structure
EP0224614B1 (en) * 1985-12-06 1990-03-14 International Business Machines Corporation Process of fabricating a fully self- aligned field effect transistor
US4808545A (en) * 1987-04-20 1989-02-28 International Business Machines Corporation High speed GaAs MESFET having refractory contacts and a self-aligned cold gate fabrication process

Also Published As

Publication number Publication date
JPH0282629A (ja) 1990-03-23
KR910005400B1 (ko) 1991-07-29
KR900005625A (ko) 1990-04-14
US4997778A (en) 1991-03-05

Similar Documents

Publication Publication Date Title
JPH0682689B2 (ja) 多層レジストを利用した自己整合型砒化ガリウム（ＧａＡｓ）電界効果トランジスタの製造方法
CA1175956A (en) Semiconductor integrated circuits and manufacturing process thereof
US4849376A (en) Self-aligned refractory gate process with self-limiting undercut of an implant mask
US4965218A (en) Self-aligned gate realignment employing planarizing overetch
US4722910A (en) Partially self-aligned metal contact process
KR920002090B1 (ko) 전계효과 트랜지스터의 제조방법
CA1166760A (en) Self-aligned metal process for integrated circuit metallization
US4689871A (en) Method of forming vertically integrated current source
EP0076105B1 (en) Method of producing a bipolar transistor
EP0322243B1 (en) Process of manufacture of a gallium arsenide field effect transistor
EP0275905A2 (en) A self-aligned field effect transistor including method
US4997779A (en) Method of making asymmetrical gate field effect transistor
JPS63181480A (ja) 自己整列ひ化ガリウム装置の製造方法
US5322806A (en) Method of producing a semiconductor device using electron cyclotron resonance plasma CVD and substrate biasing
US6235619B1 (en) Manufacturing method for reduced semiconductor memory device contact holes with minimal damage to device separation characteristics
US5620909A (en) Method of depositing thin passivating film on microminiature semiconductor devices
KR100244402B1 (ko) 반도체소자의 트렌치 아이솔레이션 제조방법
JPH0415619B2 (ja)
JP3156246B2 (ja) 電界効果型半導体装置並びに作製方法
JPH04368125A (ja) 半導体装置及びその製造方法
KR100366422B1 (ko) 금속트랜지스터제조방법
JP2000332029A (ja) 半導体装置の製造方法
KR910005399B1 (ko) 이중측벽을 이용한 자기정합형 갈륨비소 fet의 제조방법
KR19990050384A (ko) 자기정렬형 티-형 게이트 트랜지스터의 제조방법
EP0275020A2 (en) A method of making self-aligned field effect transistors