JPH0282629A - 多層レジストを利用した自己整合型砒化ガリウム（ＧａＡｓ）電界効果トランジスタの製造方法 - Google Patents

多層レジストを利用した自己整合型砒化ガリウム（ＧａＡｓ）電界効果トランジスタの製造方法

Info

Publication number
JPH0282629A
JPH0282629A JP63314002A JP31400288A JPH0282629A JP H0282629 A JPH0282629 A JP H0282629A JP 63314002 A JP63314002 A JP 63314002A JP 31400288 A JP31400288 A JP 31400288A JP H0282629 A JPH0282629 A JP H0282629A
Authority
JP
Japan
Prior art keywords
gallium arsenide
field effect
self
photoresist
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63314002A
Other languages
English (en)
Other versions
JPH0682689B2 (ja
Inventor
Kyunhwan Sim
シン　キユ　フアン
Yungkyu Choi
チヨエ　ヨング　キユ
Chunuk Yang
ヤン　ジヨン　ウツク
Jin-Hui Lee
イ　ジン　ヒー
Chinyung Kang
カン　ジン　ヨング
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Electronics and Telecommunications Research Institute ETRI
Original Assignee
Electronics and Telecommunications Research Institute ETRI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Electronics and Telecommunications Research Institute ETRI filed Critical Electronics and Telecommunications Research Institute ETRI
Publication of JPH0282629A publication Critical patent/JPH0282629A/ja
Publication of JPH0682689B2 publication Critical patent/JPH0682689B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/061—Manufacture or treatment of FETs having Schottky gates
    • H10D30/0612—Manufacture or treatment of FETs having Schottky gates of lateral single-gate Schottky FETs
    • H10D30/0616—Manufacture or treatment of FETs having Schottky gates of lateral single-gate Schottky FETs using processes wherein the final gate is made before the completion of the source and drain regions, e.g. gate-first processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H10D30/0227—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/012—Manufacture or treatment of electrodes comprising a Schottky barrier to a semiconductor
    • H10D64/0124—Manufacture or treatment of electrodes comprising a Schottky barrier to a semiconductor to Group III-V semiconductors
    • H10D64/0125—Manufacture or treatment of electrodes comprising a Schottky barrier to a semiconductor to Group III-V semiconductors characterised by the sectional shape, e.g. T or inverted T
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/013—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H10P32/30—Diffusion for doping of conductive or resistive layers
    • H10P32/302—Doping polycrystalline silicon or amorphous silicon layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/90—Thermal treatments, e.g. annealing or sintering
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/10—Lift-off masking
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/951—Lift-off

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は、高速動作の際雑音指数が小さい砒化ガリウム
の自己整列型電界効果トランジスタの製造方法に係り、
特に光写真転写と金メッキ（鍍金）等の技術を利用して
０．３〜０．５ミクロン（ｍｉｃｒｏｎ）の大きさのＴ
形ゲートを有する多層レジステを利用した自己整列型砒
化ガリウム（ｇａｌｌｉｕｍ　Ａｒ５ｅｎｉｄｅ：Ｇａ
Ａｓ）電界効果トランジスタの製造方法に関する。
［従来の技術］ 従来砒化ガリウムを利用した電界効果トランジスタ　（
ＭＥＳＦＥＴ：Ｍｅｔａｌ　　Ｓｅｍ１ｃ。
ｎｄｕｃｔｏｒ　　Ｆｉｅｌｄ　　Ｅｆｆｅｃｔ　　Ｔ
ｒａｎｓｉｓｔｏｒ）の製造には臨時ゲート（ｄｕｍｍ
ｙ　　ｇａｔｅ）を利用した自己整列（ＳＡＩＮＴ：Ｓ
ｅｌｆ−Ａｌｉｇｎｅｄ　　ｆｏｒ　　Ｎ＋−１ａｙｅ
ｒ　　Ｔｅｃｈｎｏｌｏｇｙ）型電界効果トランジスタ
と側壁（ｓｉｄｅ　　ｗａｌｌ）を利用した自己整列型
電界効果トランジスタ等が開発されてきた。
既に日本国の日本電信電話株式会社では多層レジスト構
造の臨時ゲートを利用した自己整列型電界効果トランジ
スターを第２図に示すような構造で開発して改善しつつ
あり、日本電気株式会社と株式会社日立製作所等では側
壁を利用した自己整列型電界効果トランジスタを第３図
に示すように開発しなお改善を続けて進行している。
また米国のテキサス、ＭＡＣＯＭ社等でも多層レジスト
技術を利用した自己整列型電界効果トランジスタの開発
を日本電信電話株式会社と類似した技術で行っている。
その他米国のベル研究所及びＩＴＴディペンス社と、日
本の松下電器産業株式会社及び三菱電機株式会社と欧州
諸国等で高速、低雑音の電界効果トランジスタを製造す
るための多層金属ゲートとＴ形ゲート及び自己整列等で
改善方向を練り直している。
一方、砒化ガリウム自己整列型電界効果トランジスタは
スーパーコンピュータと軍事用通信機器及び光電集積回
路等に応用される。
［発明が解決しようとする課題］ このような技術において、上記第２図は酸化膜の除去が
難しく、光写真転写技術においてゲート１１４ｂの長さ
を０．６ミクロン以下にするとか正確に整列させること
が難しく、ゲートソース間の静電容量が大きい欠点があ
る。
上記第３図は同様に０．６ミクロン以下にゲート１１４
ｃの長さを短かくすることが難しく上記ゲート１１４ｃ
の整流接合と抵抗性接合１１６ｂの間で反応が起こり易
く工程が不安定である。
また、上記ゲート１１４ｃの長さを光写真転写で０．５
ミクロン以下にするため第４図及び第５図のような方法
が開発された。
しかし上記第４図は絶縁膜を通じたゲートソースの静電
容量が大きく、寄生効果による電流の漏洩が問題になり
、上記第５図はすべてのゲートの方向が一定でなければ
ならず、傾斜蒸着技術が不安定で再現性が乏しいのが欠
点である。
従ってディジタル集積回路及び単一チップ（Ｃｈｉｐ）
高周波集積回路（ＭｏｎｏｌｉｔｈｉｃＭｉｃｒｏｗａ
ｖｅ　　ＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ）の製造
に必要とぎれる砒化ガリウム電界効果トランジスタは、
高速動作特低雑音特性を向上させるために素子構造及び
製造工程の開発が次第に要求され、特にソース抵抗の簡
素化、ソースゲート静電容量の簡素化１、ゲート抵抗の
簡素化、ドレイン閾値電圧（ｔｈｒｅｓｈｏｌｄｖｏｌ
ｔａｇｅ）の増大化等は素子構造の改善でなすことがで
き、閾値電圧の均一化による再現性の増大及び量産性の
確立には新しい工程技術の開発が必要とされる。
従って本発明は上記のような問題点を解決し。
必要性を満足させるために創作されたものである。
［課題を解決するための手段］ 本発明によれば、光写真転写の技術で形成された０、７
〜０．８ミクロンの多層ホトレジスト（ｐｈｏｔｏ　　
ｒｅｇｉｓｔ）の形状を反応性イオンエツチングで０．
３〜０．５ミクロンの形状に縮小転写させ、下層ホトレ
ジストの側面エツチングを利用して希望するゲートを金
メッキで正確な寸法のＴ形につくる。
［作用コ このように形成されたＴ形ゲートは、ソースとドレイン
の抵抗性接合のための高濃度イオン注入時マスクに用い
られ自己整列型電界効果トランジスタをつくることが可
能となり、ソースゲート抵抗及びゲート抵抗とソースゲ
ート静電容量が小さく、均一な形態のゲートを有する電
界効果トランジスタを製造することができる。
［実施例］ 以下に図面により本発明の詳細な説明すれば次の通りで
ある。
第１図（Ａ）は砒化ガリウムの上に多層レジストを形成
した断面図であり、ドーピングしない半絶縁砒化ガリウ
ム基板１０１にホトレジストをマスクに利用しＥ／Ｄ　
（Ｅｎｈａｎｃｅｍｅｎｔ／Ｄｅｐｌｅｔｉｏｎ）形電
界効果トランジスタ用活性層１０２の形成のため４０〜
１５０ｋｅＶのエネルギーとＩＥ１２〜ＩＥ１３／ｄの
イオン量シリコンをそれぞれイオン注入し、窒化膜１０
３をＰＥＣＶＤ　（Ｐｌａｓｍａ　　Ｅｎｈａｎｃｅｄ
Ｃｈｅｍｉｃａｌ　　Ｖａｐｏｒ　　Ｄｅｐｏｓｉｔ　
ｉ　ｏ　ｎ）で５００〜８００人蒸着する。
上記窒化膜１０３上に金メッキ用電極に利用されるチタ
ン（ｔｉｔａｎｉｕｍ）１０４を１０００人スパッタリ
ング（Ｓｐｕｔｔｅｒｉｎｇ）Ｌ、Ｔ形ゲートの大きさ
を決定する下層ホトレジスト１０５を０．５〜０．８ミ
クロンの膜厚に塗布した後１１０℃で６０分程度焼いた
後、その上にさらに窒化膜１０６を０．１ミクロンの膜
厚でスパッタリングし、臨時ゲート用の中間層ホトレジ
スト１０７を０．１〜２．０ミクロンの膜厚に塗布し１
１０℃で２０分間焼き、塗布酸化膜（Ｓｐｉｎ−ｏｎ−
Ｇｌａｓｓ）１０８を０．１ミクロン塗布し２００℃で
２０分程度焼いて中間層レジストのエツチング用マスク
を形成し１次いで上層ホトレジスト１０９を塗布して光
写真転写で０．６〜０．１ミクロンのゲート形状を形成
する。
（Ｂ）図は上層レジストの形状を中間層レジストに縮小
転写させ酸化膜を蒸着した断面図であり。
ホトレジストのゲート形状をマスクに、塗布した酸化膜
１０８と中間層ホトレジスト１０７、窒化膜１０６．下
層ホトレジスト１０５、チタン１０４及び窒化膜１０３
を順次エツチングする。
上記塗布酸化膜１０８ａはＣ２Ｆ、とＣＨＦ３の混合ガ
スをそれぞれ２０〜３０ｓｃｃｍ　（Ｓｔａｎｄａｒｄ
　　Ｃｕｂｉｃ　　Ｃｅｎｔｉｍｅｔｅｒｐａｒ　　Ｍ
ｉｎｕｔｅ）、３０〜５０ｓｃｃｍで混合したガスを利
用して４００〜５００ｍＴｏｒｒの圧力下で約５００Ｗ
の電力と１００Ｖの印加電圧下で０．１〜０．２μｍ／
ｍｉｎのエッチ比でエツチングする。
上記中間層ホトレジスト１０７の側壁エツチング１０７
ａは酸素ガスとＳＦｓを７０５ｃｃｍと３０ｓｃｃｍ程
度の混合したガスを利用して４００〜７００　ｍ　Ｔ　
ｏ　ｒ　ｒの圧力と８００〜１５００Ｗの電力で行い、
非等方性が５以下で０．５〜２００μｍ　／　ｍ　ｉ　
ｎのエッチ比の特性でエツチングする。
このエツチングで０．６〜１．０ミクロンの形状を０．
３〜０．５ミクロンの形状で縮小転写させ臨時ゲート１
１１をつくる。
上記（Ｂ）図では酸化膜１１０を２０００〜３０００人
蒸着し、上記臨時ゲート１１１を剥離（Ｌｉｆｔ−ｏｆ
ｆ）　してゲート上の窒化膜１０６のみ露出させる。
この際、上記窒化膜１０６はＣＦ、と酸素ガスが１０：
１の混合ガスを利用して５０〜１００　ｍ　Ｔｏｒｒの
圧力と３００Ｗの電力で約０．２μｍ／ｍｉｎのエッチ
比でエツチングする。
上記下層ホトレジスト１０５のエツチングは酸素ガスに
約２０％の０２Ｃ□Ｆ５を入れた混合ガスを利用して１
００〜４００ｍＴｏ　ｒ　ｒの圧力と３００〜５００■
の印加電圧により０．３〜０．８μｍ　／　ｍ　ｉ　ｎ
のエッチ比でエツチングする。
上記チタン１０４はＣＣ１□Ｆ２を利用して２０ｍＴ　
ｏ　ｒ　ｒの圧力で約２００人／　ｍ　ｉ　ｎのエッチ
比でエツチングし、上記チタン１０４のエツチングで露
出された窒化膜１０３は上記窒化膜１０６のエツチング
と同一条件でエツチングする。
（Ｃ）図は下層でゲート形状を展示させホトレジストを
画面エツチングした後珪化タングステンを蒸着した断面
図であり、ゲートが位置する砒化ガリウムの表面が露出
されると耐熱性がすぐれた珪化タングステン１１３をス
パッタリングで１０００人塗布し、この際上記珪化タン
グステン１１３は側壁エツチング時砒化ガリウム表面を
保護しイオン注入不純物の活性化の際高温固定すること
が可能になる。下層ホトレジスト１０５の側壁エツチン
グ１１２ａは上層ホトレジスト１０７のエツチングと同
様な工程で行う。それで、この時エツチングを調節して
製造しようとするＴ形ゲート１１４の大きさを決定し、
今までのＴ形ゲート１１４の形成のためのエソチング工
程に必要とされる純粋工程時間は単に２０分程度である
。
（Ｄ）図は珪化タングステンの上にチタンを蒸着してこ
れを電極としてメッキした断面図であり、露出されたチ
タン１０４ａを電極として利用して５０℃の温度で約０
．１μｍ　／　ｍ　ｉ　ｎの成長率でメッキし規格化さ
れたＴ形ゲートをつくる。そして、アセトン（ａ　ｃ　
ｅ　ｔ　ｏ　ｎ　：　ＣＨ，Ｃ０ＣＨ，）及び酸素プラ
ズマを利用して剥離し、酸素プラズマを利用したホトレ
ジストの除去は約１０１０５ｅの酸素を流入させなから
２Ｔｏ　ｒ　ｒ程度の圧力と１００〜２００Ｗの電力で
１０〜２０分エツチングする。
（Ｅ）図は、Ｔ形ゲートの完成後剥離と乾式エツチング
でホトレジストとチタンを除去した後、自己整列用イオ
ン注入した断面図であり、光写真転写を利用してソース
ドレイン領域を含むトランジスタ領域の形状をホトレジ
スト１０５ｂにより限定し、Ｔ形ゲートをマスクに利用
して１００〜２００ｋｅＶのエネルギーとＩＥ１３−５
Ｅ１３／ａｌ？のイオン量でシリコンをイオン注入し、
ソース及びドレインの抵抗性接合部分にＮ１であるシリ
コンイオン注入層１１５を自己整列型に形成する。注入
されたイオンの活性化は水素雰囲気で８００〜９００℃
の高温と３〜３０秒の時間領域で活性化する。
（Ｆ）図はポリイミド（ｐｏｌｙｉｍｉｄｅ）を利用し
て接合孔をつくり金属蒸着層イオンミリング（ｍｉｌｌ
ｉｎｇ）で連結金属線形状に形成した断面図であり、光
写真転写及び剥離でＡｕＧｅ　／　Ｎ　ｉの抵抗性金属
１１６ａ、１１６ｂを１５００／４００人の膜厚にそれ
ぞれ蒸着し、４５０℃で２ｏ分程度熱処理し抵抗性接触
をつくる。そして素子間の金属線１１８の連結は、ポリ
イミド酸化膜１１７を２〜４ミクロンの膜厚に塗布し接
触孔−をつくり、その上にＴ　ｉ　／　Ｐ　ｔ　／　Ａ
　ｕの連結金属線１１８を５００／１５００／２５００
人の膜厚でそれぞれ蒸着し、光写真転写及びイオンミリ
ングを利用して１次連結金属線をつくる。
［発明の効果コ 以上に詳細に説明したように、本発明によれば、光写真
転写で０．３〜０．５ミクロンのＴ形ゲートを形成して
ソースゲート抵抗、ゲート抵抗とソースゲート静電容量
を減少させることができ、低抵抗接触のため自己整列方
法でＮ？層を形成することができる。本発明は、特にＴ
形ゲートの大きさ及び形体を容易に調節することにより
再現性がすぐれている効果がある。
【図面の簡単な説明】
第１図は本発明の一実施例を示す製造工程図、第２図は
従来の多層レジストを臨時ゲートに利用した電界効果ト
ランジスタの断面図、第３図は従来の外部側壁を利用し
た電界効果トランジスタの断面図、第４図は従来の内部
側壁を利用したゲート微細化断面図、第５図は従来の傾
斜蒸着を利用したゲート微細化断面図である。 く図面の主要部分に対する符号の説明〉１０１・・・半
絶縁砒化ガリウムウェーハ、１０２・・・活性層用シリ
コンイオン注入層、１０３・・・窒化膜、１０４・・・
チタン膜、１０５・・・下層ホトレジスト、１０６・・
・窒化膜、１０７・・・中間ホトレジスト、１０８・・
・塗布酸化膜、１０９・・・上層ホトレジスト、１１０
・・・酸化膜、１１１・・・臨時ゲート、１１２・・・
ホトレジストの側面エツチング、１１３・・・珪化タン
グステン、１１４・・・ゲート、１１５・・抵抗性接合
シリコン注入層、１１６・・・Ａ　ｕ　Ｇ　ｅ　／　Ｎ
　ｉの抵抗性金属蒸着層、１１７・・・酸化膜、１１８
・・・連結金属線、１１９・・・外部側壁、１２０・・
・内部側壁。

Claims (1)

  1. 【特許請求の範囲】 １、砒化ガリウムを利用した電界効果トランジスタの製
    造方法において、半絶縁砒化ガリウムウェーハの上に多
    層ホトレジストを被覆した後、上層ホトレジストの形状
    を中間層ホトレジストで縮小転写させ酸化膜を蒸着し下
    層ホトレジストにゲート形状を転写させてホトレジスト
    を側面エッチングした後珪化タングステンを蒸着し、こ
    の珪化タングステン上にチタンを蒸着した後これを電極
    としてメッキ（鍍金）し次いでＴ形ゲートの完成後剥離
    と乾式エッチングでホトレジストとチタンを除去した後
    自己整列用イオンを注入し、ポリイミドを利用して接合
    孔をつくり金属蒸着後イオンミリングで連結金属線形状
    に完成することにより高速動作のとき低雑音特性を改善
    させたことを特徴とする多層レジストを利用した自己整
    列型砒化ガリウム電界効果レジスタの製造方法。 ２、請求項１において、中間層ホトレジストは酸素ガス
    とＳＦ＿６を７０と３０ｓｃｃｍ程度混合したガスを利
    用し４００〜７００ｍＴｏｒｒの圧力と８００〜１５０
    ０Ｗの電力で側壁エッチングを行い、非等方性が５以下
    にて０．５〜２００μｍ／ｍｉｎのエッチ比特性でエッ
    チングしかつこのエッチングで０．６〜１．０ミクロン
    のゲート形状を０．３〜０．５ミクロンの形状で縮小転
    写させ臨時ゲートをつくったことを特徴とする多層レジ
    ストを利用した自己整列型砒化ガリウム電界効果トラン
    ジスタの製造方法。 ３、請求項１において、下層ホトレジストは酸素ガスに
    約２０％のＣ＿１Ｃ＿１Ｆ＿５を混ぜた混合ガスを利用
    して１００〜４００ｍＴｏｒｒの圧力と３００〜５００
    Ｗの印加電圧下にて０．３〜０．８μｍ／ｍｉｎのエッ
    チ比でエッチングしたことを特徴とする多層レジストを
    利用した自己整列型砒化ガリウム電界効果トランジスタ
    の製造方法。 ４、請求項１において、Ｔ形ゲートは０．３〜０．５ミ
    クロンで形成し、このゲートをマスクに抵抗性接合用イ
    オンを注入して製造したことを特徴とする多層レジスト
    を利用した自己整列型砒化ガリウム電界効果トランジス
    タの製造方法。 ５、請求項４において、０．３〜０．５ミクロンゲート
    は多層ホトレジスト及び側壁エッチング技術で製造した
    ことを特徴とする多層レジストを利用した自己整列型砒
    化ガリウム電界効果トランジスタの製造方法。 ６、請求項１において、珪化タングステンは、砒化ガリ
    ウムの保護のためＴ形ゲート下層にスパッタリングで１
    ０００Å塗布されたことを特徴とする多層レジストを利
    用した自己整列型砒化ガリウム電界効果トランジスタの
    製造方法。 ７、請求項１または４において、Ｔ形ゲートを側壁エッ
    チング技術及び金メッキで正確に形成したことを特徴と
    する多層レジストを利用した自己整列型砒化ガリウム電
    界効果トランジスタの製造方法。
JP63314002A 1988-09-05 1988-12-14 多層レジストを利用した自己整合型砒化ガリウム（ＧａＡｓ）電界効果トランジスタの製造方法 Expired - Lifetime JPH0682689B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019880011473A KR910005400B1 (ko) 1988-09-05 1988-09-05 다층레지스트를 이용한 자기정합형 갈륨비소 전계효과트랜지스터의 제조방법
KR88/11473 1988-09-05

Publications (2)

Publication Number Publication Date
JPH0282629A true JPH0282629A (ja) 1990-03-23
JPH0682689B2 JPH0682689B2 (ja) 1994-10-19

Family

ID=19277512

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63314002A Expired - Lifetime JPH0682689B2 (ja) 1988-09-05 1988-12-14 多層レジストを利用した自己整合型砒化ガリウム（ＧａＡｓ）電界効果トランジスタの製造方法

Country Status (3)

Country Link
US (1) US4997778A (ja)
JP (1) JPH0682689B2 (ja)
KR (1) KR910005400B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0501428A3 (en) * 1991-02-25 1995-01-18 Sumitomo Electric Industries Production methods for a compound semiconductor device

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5139968A (en) * 1989-03-03 1992-08-18 Mitsubishi Denki Kabushiki Kaisha Method of producing a t-shaped gate electrode
US5155054A (en) * 1989-09-28 1992-10-13 Oki Electric Industry Co., Ltd. Method of manufacturing a semiconductor MOSFET having a projection T-shaped semiconductor portion
JPH03248439A (ja) * 1990-02-26 1991-11-06 Rohm Co Ltd 化合物半導体装置の製造方法
US5034351A (en) * 1990-10-01 1991-07-23 Motorola, Inc. Process for forming a feature on a substrate without recessing the surface of the substrate
JPH04155835A (ja) * 1990-10-18 1992-05-28 Mitsubishi Electric Corp 集積回路装置の製造方法
US5185278A (en) * 1990-10-22 1993-02-09 Motorola, Inc. Method of making self-aligned gate providing improved breakdown voltage
US5334542A (en) * 1991-11-27 1994-08-02 Oki Electric Industry Co., Ltd. Method of forming T-shaped electrode
US5272095A (en) * 1992-03-18 1993-12-21 Research Triangle Institute Method of manufacturing heterojunction transistors with self-aligned metal contacts
KR0130963B1 (ko) * 1992-06-09 1998-04-14 구자홍 T형 단면구조의 게이트 금속전극을 갖는 전계효과 트랜지스터의 제조방법
US5716494A (en) * 1992-06-22 1998-02-10 Matsushita Electric Industrial Co., Ltd. Dry etching method, chemical vapor deposition method, and apparatus for processing semiconductor substrate
US5651855A (en) * 1992-07-28 1997-07-29 Micron Technology, Inc. Method of making self aligned contacts to silicon substrates during the manufacture of integrated circuits
JP2560993B2 (ja) * 1993-09-07 1996-12-04 日本電気株式会社 化合物半導体装置の製造方法
US5354417A (en) * 1993-10-13 1994-10-11 Applied Materials, Inc. Etching MoSi2 using SF6, HBr and O2
US5374574A (en) * 1993-11-23 1994-12-20 Goldstar Electron Co., Ltd. Method for the fabrication of transistor
US5374575A (en) * 1993-11-23 1994-12-20 Goldstar Electron Co., Ltd. Method for fabricating MOS transistor
KR100364710B1 (ko) * 1994-07-29 2003-02-25 엘지전자 주식회사 반도체소자의제조방법
US5486483A (en) * 1994-09-27 1996-01-23 Trw Inc. Method of forming closely spaced metal electrodes in a semiconductor device
FR2769129A1 (fr) * 1997-09-30 1999-04-02 Thomson Csf Procede de realisation de transistor a effet de champ
US6333229B1 (en) 2000-03-13 2001-12-25 International Business Machines Corporation Method for manufacturing a field effect transitor (FET) having mis-aligned-gate structure
US7008832B1 (en) 2000-07-20 2006-03-07 Advanced Micro Devices, Inc. Damascene process for a T-shaped gate electrode
US6403456B1 (en) * 2000-08-22 2002-06-11 Advanced Micro Devices, Inc. T or T/Y gate formation using trim etch processing
US6482688B2 (en) 2001-03-30 2002-11-19 Texas Instruments Incorporated Utilizing amorphorization of polycrystalline structures to achieve T-shaped MOSFET gate
US6673714B2 (en) * 2002-04-25 2004-01-06 Hewlett-Packard Development Company, L.P. Method of fabricating a sub-lithographic sized via
US7413942B2 (en) * 2004-01-29 2008-08-19 Rohm And Haas Electronic Materials Llc T-gate formation
US8698230B2 (en) * 2012-02-22 2014-04-15 Eastman Kodak Company Circuit including vertical transistors with a conductive stack having reentrant profile
JP6112940B2 (ja) * 2012-07-05 2017-04-12 三菱電機株式会社 半導体装置の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4561169A (en) * 1982-07-30 1985-12-31 Hitachi, Ltd. Method of manufacturing semiconductor device utilizing multilayer mask
US4551905A (en) * 1982-12-09 1985-11-12 Cornell Research Foundation, Inc. Fabrication of metal lines for semiconductor devices
US4536942A (en) * 1982-12-09 1985-08-27 Cornell Research Foundation, Inc. Fabrication of T-shaped metal lines for semiconductor devices
US4599790A (en) * 1985-01-30 1986-07-15 Texas Instruments Incorporated Process for forming a T-shaped gate structure
DE3576610D1 (de) * 1985-12-06 1990-04-19 Ibm Verfahren zum herstellen eines voellig selbstjustierten feldeffekttransistors.
US4808545A (en) * 1987-04-20 1989-02-28 International Business Machines Corporation High speed GaAs MESFET having refractory contacts and a self-aligned cold gate fabrication process

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0501428A3 (en) * 1991-02-25 1995-01-18 Sumitomo Electric Industries Production methods for a compound semiconductor device

Also Published As

Publication number Publication date
KR910005400B1 (ko) 1991-07-29
JPH0682689B2 (ja) 1994-10-19
KR900005625A (ko) 1990-04-14
US4997778A (en) 1991-03-05

Similar Documents

Publication Publication Date Title
JPH0282629A (ja) 多層レジストを利用した自己整合型砒化ガリウム（ＧａＡｓ）電界効果トランジスタの製造方法
US4332839A (en) Method for making integrated semiconductor circuit structure with formation of Ti or Ta silicide
US4149307A (en) Process for fabricating insulated-gate field-effect transistors with self-aligned contacts
US5105242A (en) Field effect transistor having schottky contact and a high frequency characteristic
JPS5950567A (ja) 電界効果トランジスタの製造方法
JPS6324616A (ja) 半導体素子の製造方法およびこの方法による半導体素子
US4363830A (en) Method of forming tapered contact holes for integrated circuit devices
US5322806A (en) Method of producing a semiconductor device using electron cyclotron resonance plasma CVD and substrate biasing
US4371407A (en) Method for producing semiconductor device
US5374586A (en) Multi-LOCOS (local oxidation of silicon) isolation process
USRE32207E (en) Method for making integrated semiconductor circuit structure with formation of Ti or Ta silicide
EP0127814A1 (en) Process for forming a narrow mesa on a substrate and process for making a self-aligned gate field effect transistor
JPH0361346B2 (ja)
JPS61123152A (ja) 半導体デバイスの分離方法
JPS63129632A (ja) 絶縁膜のパタ−ン形成方法とそれを利用した電界効果トランジスタのゲ−ト電極の形成方法
JPH03165526A (ja) 電界効果トランジスタの製造方法
JPH04368125A (ja) 半導体装置及びその製造方法
JPS6143484A (ja) 半導体装置の電極形成方法
JP2759153B2 (ja) 薄膜ｅ▲上２▼ｐｒｏｍおよびその製造方法
US5021363A (en) Method of selectively producing conductive members on a semiconductor surface
JPS60120574A (ja) 電界効果形トランジスタの製造方法
JP2652657B2 (ja) ゲート電極形成方法
JP2667840B2 (ja) 化合物半導体装置の製造方法
JPS62291070A (ja) 半導体装置の製造方法
JPH0439772B2 (ja)