JPH0682757B2 - 導電体形成方法 - Google Patents

導電体形成方法

Info

Publication number
JPH0682757B2
JPH0682757B2 JP1322775A JP32277589A JPH0682757B2 JP H0682757 B2 JPH0682757 B2 JP H0682757B2 JP 1322775 A JP1322775 A JP 1322775A JP 32277589 A JP32277589 A JP 32277589A JP H0682757 B2 JPH0682757 B2 JP H0682757B2
Authority
JP
Japan
Prior art keywords
insulating material
layers
layer
insulating
exposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1322775A
Other languages
English (en)
Other versions
JPH02230757A (ja
Inventor
ジヨン・エドワード・クローニン
カーター・ウエリング・カンタ
マイケル・アルバート・リイーチ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH02230757A publication Critical patent/JPH02230757A/ja
Publication of JPH0682757B2 publication Critical patent/JPH0682757B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
    • H10W20/084—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts for dual-damascene structures
    • H10W20/085—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts for dual-damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
    • H10P14/412—Deposition of metallic or metal-silicide materials
    • H10P14/414—Deposition of metallic or metal-silicide materials of metal-silicide materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/056—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/056—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches
    • H10W20/058—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches by depositing on sacrificial masks, e.g. using lift-off
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
    • H10W20/084—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts for dual-damascene structures
    • H10W20/0886—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts for dual-damascene structures involving forming a via in a via-level dielectric prior to deposition of a trench-level dielectric
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
    • H10W20/084—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts for dual-damascene structures
    • H10W20/0888—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts for dual-damascene structures wherein via-level dielectrics are compositionally different than trench-level dielectrics
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49158—Manufacturing circuit on or in base with molding of insulated base

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

【発明の詳細な説明】 A.産業上の利用分野 本発明は、基板に埋め込んだ金属線と、これらの金属線
の基板を介する相互接続に関するもので、さらに詳しく
は、基板内に埋めこまれ、基板の反対側の面に延びる金
属接続部を有する金属導体を形成する方法に関する。な
おさらに詳しくは、本発明は、基板または基板の一部を
形成する２層の絶縁材料間に金属線を形成し、同時に基
板材料の層を通過して延びる金属スタッドを形成し、こ
れにより、基板のいずれかの側から基板中に埋め込んだ
金属接続線への電気的相互接続を提供する方法に関する
ものである。
B.従来の技術とその課題 技術の進歩と共に、VLSI回路の寸法が小さくなるにつれ
て 絶縁性基板中に形成する金属導体をより小さいもの
にして、絶縁性基板の両面にきわめて小さい厳密に管理
された寸法の、精密な接続部を設けることが必要にな
る。また、技術の進歩によって、配線したり接続したり
する必要のある電気的デバイスを、トレンチの側壁に形
成することができる。これまでは、絶縁材料の間に金属
層を付着させてから、露出した金属を所望のパターンに
エッチングして、基板をいくつかの異なる層として形成
するのが従来の方法であった。エッチングされたパター
ンは、絶縁層を通って形成された金属充てんバイアによ
り各レベルに接続される。これにより多くの例で良い結
果を得られるが、相対する面の精密な相互接続を必要と
する細い線に、きわめて厳密な許容誤差を得ることは困
難である。さらにこの技術は、側壁電気デバイスの応用
技術分野で容易に実施することはできない。
C.課題を解決するための手段 本発明によれば、２層の絶縁材料の間に導電性材料を形
成する方法が提供される。
この方法は、第１、第２、第３の絶縁材料の層を設ける
諸段階からなり、絶縁材料の第２層は、第１層及び第３
層の間に介在する。第２層は、第１層及び第３層とはエ
ッチング速度が異なり、第１層及び第３層の材料を除去
せずに、第２層を選択的に除去することができる。重ね
た材料層の少なくとも１つの縁部は露出している。その
後、第２の材料の縁部を露出部から選択的に除去して、
絶縁材料の第１層及び第３の層に間に、スロット即ちア
ンダーカットを設ける。その後、前期スロット中と、絶
縁材料の第１層及び第３層の露出した縁部の周囲とに導
電性の材料を付着させる。最後に、残った絶縁材料の縁
部の周囲の、スロットの外側にある導電性の材料を除去
して、絶縁材料の２つの層の間に導線を設ける。
D.実施例 本発明に含まれる実施例の工程段階を示す図面を参照す
れば、本発明を最もよく理解できる。
第1a図に示すように、絶縁材料、好ましくは二酸化けい
素の層10をベース層12の上に取り付け、または付着させ
る。付着は、化学蒸着（CVD）によるのが好ましい。好
ましい材料の１つは、Heをキャリアとした２％シラン
（SiH4）を使用して、圧力1.9mmHg、温度300℃で、毎分
0.75リットルのN2Oを流し、上部電極をバイアスして、
平行板反応装置で行なう。ベース層は、反応性スパッタ
リング等の、従来の方法でコーティングしたAl2O3等の
エッチストップ13を有する、けい素基板であることが好
ましい。
絶縁層10の上に、フォトレジスト材料層14を塗布する。
従来のどのフォトレジスト材料を使用してもよく、従来
のレジスト処理技術により、フォトレジスト材料14を露
光し、現像して、下にある基板10を第1b図に示すような
パターンで出現させる。次に、残ったフォトレジスト材
料はエッチ・マスクとして機能し、この形状をエッチン
グして、層10の露出した二酸化けい素を除去する。エッ
チングは、（CHF3＋CO2）中または（CF4）中、圧力0.1m
mHgまたはそれ以下での、反応性イオン・エッチングに
よるのが好ましい。エッチングは、露出した材料をエッ
チ・ストップ13まですべて除去するまで続く。この後、
残ったフォトレジスト材料を除去すると、第1c図に示す
ような、直角に延びた溝18を有するトラフ（trough）ま
たはトレンチ16が、けい素中にエッチングされた形状と
なる。
この時点で、第２絶縁材料20の第２層を、第１絶縁層10
及び、下のエッチ・ストップ13の露出部分の上でブラン
ケット付着させ、好ましくは平坦化させる。第２絶縁材
料は、第１絶縁材料と実質的に反応しないかまたは反応
性がはるかに少ないエッチ媒体と反応するように、第１
絶縁材料とは組成または構造が異なり、または他のいず
れかの点で異なっていることが重要である。換言すれ
ば、ある媒体中での材料20のエッチ速度は、材料10のそ
れとは異なる必要がある。好ましい実施例では、この第
２絶縁材料20は窒化けい素（Si3H4）である。方法とし
ては、プラズマ強化化学蒸着（PECVD）が好ましい。好
ましくは、このPECVDは175Ncm3のシラン（Si3H4）と、3
25Ncm3のアンモニア（NH3）中で、圧力２トル、温度375
℃、電力175Wで行なう。次に、絶縁材料20上にフォトレ
ジスト材料22を塗布し、露光、現像して、第1d図に示す
ように、層20中に下層の絶縁材料を露出させる。この実
施例では、第1e図に示すように、エッチ・マスクとして
機能する左側24に残ったフォトレジスト材料は、絶縁材
料10の縁部と一致し、右側に残ったフォトレジスト材料
の縁部は、右側の絶縁材料10の縁部と幾分ずれており、
トラフ16が段26を形成することに注目されたい。
この時点で、窒化けい素を、好ましくは低圧、たとえば
0.03トルで、（CHF3＋CO2）中で、反応性イオン・エッ
チングにより、異方性エッチングを行なう。これによ
り、窒化けい素は選択的に異方性エッチングが行なわれ
るが、本質的に絶縁層10の二酸化けい素とは反応しな
い。結果として得られた構造を第1e図に示す。
この時点で、残ったフォトレジスト材料22を除去し、第
２層の絶縁材料とはエッチ速度が異なるべきであり、好
ましくは第１層の絶縁材料とエッチ速度が等しい第３絶
縁材料28、即ちSiO2を、絶縁層10及び20上に均一に付着
させ、トラフ16を完全に満たす。この時点で、絶縁層10
の中の溝18は、絶縁層20の窒化けい素で満たされている
ことに注目されたい。
第３絶縁層28の上面にフォトレジスト層30を塗布し、露
光、現像して、第1f図に示すように、下の絶縁層28中の
二酸化けい素を露出させる。残ったフォトレジスト材料
の右側は、絶縁層10の右側に一致するとともに絶縁層20
の右側の上に張り出し、露出したフォトレジストの左側
は、絶縁層10と第２絶縁層20の左側に一致することに注
目されたい。これは第1f図に示す。
次に、絶縁層28の露出した二酸化けい素を、好ましくは
前述の、（CHF3＋O2）中で、圧力200ミリトルまたはそ
れ以下で反応性イオン・エッチングを行ない、第1g図に
示す構造体を得る。この構造体では、層28中に、中央ト
ラフ16に対して直角に延びる溝32が形成される。次に、
残ったフォトレジスト材料を除去する。
フォトレジスト材料30の除去に続いて、窒化けい素はエ
ッチングするが、SiO2はエッチングしない任意の従来技
術を用いて、窒化けい素絶縁層20の等方性エッチングを
行なう。好ましい技術は、高温のりん酸（H3PO4）を使
用することである。これにより、第1h図に示すように、
窒化けい素層がアンダーカットされ、長さ方向に延びる
スロット33を形成する。このスロット33は、この構造体
の窒化けい素が露出した左側だけに形成され、二酸化け
い素が絶縁層20中の窒化けい素の縁部に被覆している層
28の右側には形成されないことに注目されたい。
この時点で、第1i図に示すように、金属の層34をコンフ
ォーマブルに付着させる。この金属は、従来のCVD技術
によりブランケット付着されるタングステンであること
が好ましい。タングステンをブランケット付着させる好
ましい方法は、まず、圧力約150ミリトル、温度約450℃
で、WF6H2ガス及びSiH4ガスを用いた化学蒸着法で、け
い化タングステン（WSi2）のシード層を約500オングス
トロームの厚さに付着させることである。シード層を付
着させた後、約150ミリトル、450℃で、WF6H2ガス及びS
iH4ガスを用いたCVD法で、金属タングステンを付着させ
る。これらの付着は、コールドウォール反応装置で行な
うことができ、タングステン付着のためのこのような技
術は本技術分野では周知である。
最後に、希薄な過酸化物を用いた湿式化学エッチングに
より、WSi2のシード層の上で停止するエッチングを行な
う。シード層は、硝酸とふっ化アンモニウムの20:1の溶
液でエッチングを行なう。このエッチ液は、タングステ
ンまたは酸化物はエッチングしない。このエッチングの
組合せによって、絶縁層10及び28のスタックの露出した
縁部の上のタングステン及びWSi2が除去されて、スロッ
ト33及び溝18、32中に付着したタングステン及びWSi2だ
けが残ったときにエッチングを終える。この最終の構造
体を第1j図に示すが、結果として得られる構造体は、絶
縁層28中の開口部を介して電気的接続部を形成する上方
に伸びるスタッド38と、絶縁層10中の開口部を介して電
気的接続部を形成する下方に延びるスタッド40を有する
絶縁層10と28の間に配した電線36である。
この時点で基本的な配線計画が画定され、こうして形成
された構造体は、各種のデバイスで、各種の配線に利用
することができる。たとえば、この技術は特に、側壁形
成デバイスの接続のために実行可能でうまく設計された
技術であるため、側壁形成半導体デバイスを望む場合に
は特に有用である。
さらに、前記のきわめて特定の方法には、多くの変更態
様が可能であることを理解されたい。たとえば、開口部
の両側に配線したい場合には、開口部の右側を左側と同
様に形成してその側にも配線することができる。
さらに、第1h図に示すような、均一のアンダーカットを
形成するために、高温のりん酸による窒化けい素層の等
方性エッチングを制御する問題があるか、またはあり得
ることが、予測されるか、確実である場合は、方法を次
のように、わずかに変更することができる。
第1d図に示す窒化けい素20の上にフォトレジストを塗布
する段階で、第2a図に示すように、フォトレジストを約
１ミクロンの幅、または最終の導電線の幅の帯状または
すじ状に塗布する。これにより、（CHF3＋CO2）中で異
方性エッチングを行なうと、フォトレジスト22の左に露
出した窒化けい素も、トラフ中の窒化けい素と同様に除
去されて、第2b図に示すように、フォトレジスト22の下
に、幅約１ミクロンの窒化けい素の帯20が残る。次の段
階で、フォトレジスト22を除去し、前記のように、二酸
化けい素28を付着させ、第2c図に示すように、フォトレ
ジスト30を塗布してパターン付けし、SiO228をエッチン
グして、第2d図に示すような構造体を形成させる。第2c
図ないし第2e図に示すように、二酸化けい素層28も窒化
けい素層20の左側を満たし、これにより、窒化けい素20
が高温のりん酸により等方性にエッチングされて、第2e
図に示す構造体が形成されると、窒化けい素がすべてエ
ッチングされて、窒化けい素に隣接して二酸化けい素が
露出した時に、エッチングは自動的に停止する。次に、
前記の実施例と同じ方法で第1i図及び第1j図に示すよう
に金属を付着させ、エッチングを行なうことができる。
E.発明の効果 本発明により、きわめて厳密な許容誤差で２層の絶縁材
料の間に導電性材料を形成する方法が達成された。
【図面の簡単な説明】
第1a図ないし第1j図は、本発明の好ましい実施例の工程
段階を概略的に順次説明する説明図である。 第2a図ないし第2e図は、本発明の工程段階の一部の、第
1a図ないし第1h図の工程段階から少し変更した態様を説
明する説明図である。 10……絶縁層、12……基板、13……エッチ・ストップ、
14……フォトレジスト、16……トレンチ、トラフ、20…
…第２絶縁材料層、22……フォトレジスト材料、26……
段、28……第３絶縁材料層、33……スロット、34……金
属の層、36……電線、38、40……スタッド。
フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０５Ｋ 3/40 Ｚ 7511−4Ｅ (72)発明者 マイケル・アルバート・リイーチ アメリカ合衆国ヴアーモント州ブリストー ル、ナンバービイー、ノース・ストリート 38番地

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】２層の絶縁材料の間に導電性材料を設ける
    方法であって、 第１、第２及び第３の絶縁材料を形成し、前記第１及び
    第３の層を、前記第１及び第３の層とエッチング速度が
    異なる前記第２の層で分離する段階と、 前記第１、第２及び第３の絶縁材料の層を少なくとも１
    つの縁部を露出させる段階と、 前記第２の絶縁材料の露出した縁部を選択的に除去し
    て、前記第１及び第３の絶縁材料の層の間にスロットを
    設ける段階と、 前記スロットの中と前記第１及び第３の絶縁材料の層の
    露出した縁部の周囲とに導電性材料を付着させる段階
    と、 前記の露出した縁部の上の前記スロットの外側にある導
    電性材料を除去する段階と、 を含む導電体形成方法。
  2. 【請求項２】２層の絶縁材料の間に導電性材料を形成す
    る方法であって、 第１の絶縁材料の層を設ける段階と、 前記第１の絶縁材料中に長さ方向に延びるトラフを有す
    るパターンを形成する段階と、 第１の絶縁材料の上と前記トラフ中とに、前記第１の絶
    縁材料とエッチング速度の異なる第２の絶縁材料を設け
    る段階と、 前記トラフ中の前記第２の絶縁材料を選択的に除去する
    段階と、 前記第２の絶縁材料の上と前記第１及び第２の絶縁材料
    中に形成したトラフ中とに、前記第２の絶縁材料とエッ
    チング速度の異なる第３の絶縁材料の層を設ける段階
    と、 前記トラフから前記第３の絶縁材料を選択的に除去し
    て、前記トラフの少なくとも１つの側で前記３つの絶縁
    材料の層の縁部を露出させる段階と、 前記第２の絶縁材料の縁部を選択的に除去して、前記第
    １及び第３の絶縁材料の層の間にスロットを形成する段
    階と、 前記スロットの中と前記絶縁材料の露出した縁部の上と
    に導電性材料を付着させる段階と、 前記露出した縁部から前記導電性材料を選択的に除去し
    て、２つの絶縁材料の層の間に導線を形成する段階と、 を含む導電体形成方法。
JP1322775A 1988-12-14 1989-12-14 導電体形成方法 Expired - Lifetime JPH0682757B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/285,186 US4985990A (en) 1988-12-14 1988-12-14 Method of forming conductors within an insulating substrate
US285186 1988-12-14

Publications (2)

Publication Number Publication Date
JPH02230757A JPH02230757A (ja) 1990-09-13
JPH0682757B2 true JPH0682757B2 (ja) 1994-10-19

Family

ID=23093134

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1322775A Expired - Lifetime JPH0682757B2 (ja) 1988-12-14 1989-12-14 導電体形成方法

Country Status (4)

Country Link
US (1) US4985990A (ja)
EP (1) EP0373344B1 (ja)
JP (1) JPH0682757B2 (ja)
DE (1) DE68917695T2 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5282071A (en) * 1992-07-13 1994-01-25 Motorola, Inc. Contact areas on an optical waveguide and method of making
GB9219281D0 (en) * 1992-09-11 1992-10-28 Inmos Ltd Manufacture of semiconductor devices
CA2143833A1 (en) * 1993-07-07 1995-01-19 Walter Schmidt Structured printed circuit boards and foil printed circuit boards and process for the manufacture thereof
US5733175A (en) 1994-04-25 1998-03-31 Leach; Michael A. Polishing a workpiece using equal velocity at all points overlapping a polisher
US5607341A (en) 1994-08-08 1997-03-04 Leach; Michael A. Method and structure for polishing a wafer during manufacture of integrated circuits
US5814238A (en) * 1995-10-12 1998-09-29 Sandia Corporation Method for dry etching of transition metals
US6576848B1 (en) 1996-11-22 2003-06-10 International Business Machines Corporation Integrated circuit chip wiring structure with crossover capability and method of manufacturing the same
US5818110A (en) * 1996-11-22 1998-10-06 International Business Machines Corporation Integrated circuit chip wiring structure with crossover capability and method of manufacturing the same
US5965465A (en) * 1997-09-18 1999-10-12 International Business Machines Corporation Etching of silicon nitride
US6033996A (en) * 1997-11-13 2000-03-07 International Business Machines Corporation Process for removing etching residues, etching mask and silicon nitride and/or silicon dioxide
US6150282A (en) * 1997-11-13 2000-11-21 International Business Machines Corporation Selective removal of etching residues
US6200891B1 (en) 1998-08-13 2001-03-13 International Business Machines Corporation Removal of dielectric oxides
US6117796A (en) * 1998-08-13 2000-09-12 International Business Machines Corporation Removal of silicon oxide
US7758350B2 (en) * 2007-04-26 2010-07-20 Teka Interconnection Systems Electrical connector with solder retention means for assembly

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3151278A (en) * 1960-08-22 1964-09-29 Amphenol Borg Electronics Corp Electronic circuit module with weldable terminals
US3372474A (en) * 1963-11-08 1968-03-12 Sanders Associates Inc System for weldable circuits
US3629939A (en) * 1969-02-10 1971-12-28 Sanders Associates Inc Multilayer core memory process
FR2204940B1 (ja) * 1972-10-27 1976-01-30 Thomson Csf Fr
US4415403A (en) * 1978-11-20 1983-11-15 Dynamics Research Corporation Method of fabricating an electrostatic print head
JPS5595340A (en) * 1979-01-10 1980-07-19 Chiyou Lsi Gijutsu Kenkyu Kumiai Preparation of semiconductor device
US4213807A (en) * 1979-04-20 1980-07-22 Rca Corporation Method of fabricating semiconductor devices
US4334348A (en) * 1980-07-21 1982-06-15 Data General Corporation Retro-etch process for forming gate electrodes of MOS integrated circuits
US4520561A (en) * 1983-12-16 1985-06-04 Rca Corporation Method of fabricating an electronic circuit including an aperture through the substrate thereof
JPH07118474B2 (ja) * 1984-12-17 1995-12-18 ソニー株式会社 エツチングガス及びこれを用いたエツチング方法
US4642665A (en) * 1984-12-19 1987-02-10 Eaton Corporation Vertically layered MOMOM tunnel device
US4663831A (en) * 1985-10-08 1987-05-12 Motorola, Inc. Method of forming transistors with poly-sidewall contacts utilizing deposition of polycrystalline and insulating layers combined with selective etching and oxidation of said layers

Also Published As

Publication number Publication date
DE68917695D1 (de) 1994-09-29
US4985990A (en) 1991-01-22
EP0373344B1 (en) 1994-08-24
EP0373344A3 (en) 1991-04-24
DE68917695T2 (de) 1995-03-30
EP0373344A2 (en) 1990-06-20
JPH02230757A (ja) 1990-09-13

Similar Documents

Publication Publication Date Title
US4818334A (en) Method of etching a layer including polysilicon
JPH0682757B2 (ja) 導電体形成方法
EP0424485B1 (en) Fully recessed interconnection scheme with titanium-tungsten and selective cvd tungsten
JPS63313837A (ja) 埋込み多重レベル間相互接続体装置
US5866947A (en) Post tungsten etch bank anneal, to improve aluminum step coverage
JPH01503021A (ja) シリコンウエハ内に貫通導体を形成する為の平担化方法
JPH0779129B2 (ja) 誘電体充填分離トレンチ形成方法
US6103623A (en) Method for fabricating a tungsten plug structure and an overlying interconnect metal structure without a tungsten etch back or CMP procedure
US5136124A (en) Method of forming conductors within an insulating substrate
JPS63147347A (ja) 半導体装置
JPS6390838A (ja) 電気的相互接続部の製造方法
JPH08293487A (ja) エッチング方法
CN1257609A (zh) 制造平面沟槽的方法
JPH0653334A (ja) 半導体装置の製造方法
JP3317279B2 (ja) 半導体装置の製造方法
JPH02148760A (ja) 半導体装置およびその製造方法
JPH069221B2 (ja) 半導体素子の形成方法
JP2985204B2 (ja) 半導体装置の製造方法
JPS61256626A (ja) 絶縁膜表面での薄膜選択成長方法
JPH07135198A (ja) エッチング方法
JPH10294290A (ja) 半導体装置の製造方法
JPH05259132A (ja) 半導体装置の製造方法
JPS6155776B2 (ja)
JPH0380533A (ja) 半導体装置の製造方法
JPH05291185A (ja) プラグイン縦配線の形成方法