JPH0683044B2 - 半導体スイッチ駆動回路 - Google Patents
半導体スイッチ駆動回路Info
- Publication number
- JPH0683044B2 JPH0683044B2 JP29195488A JP29195488A JPH0683044B2 JP H0683044 B2 JPH0683044 B2 JP H0683044B2 JP 29195488 A JP29195488 A JP 29195488A JP 29195488 A JP29195488 A JP 29195488A JP H0683044 B2 JPH0683044 B2 JP H0683044B2
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- transistor
- terminal
- reference voltage
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Thyristor Switches And Gates (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電力消費が小である半導体スイッチ駆動回路に
関し特に２個以上のスイッチ郡から１個のスイッチのみ
を排他的に駆動する半導体スイッチ駆動回路に関する。
関し特に２個以上のスイッチ郡から１個のスイッチのみ
を排他的に駆動する半導体スイッチ駆動回路に関する。
従来、この種のスイッチ駆動回路でロウレベルの論理入
力電圧でスイッチをオン状態とし（アクティブロウ）、
かつスイッチがオフの状態でのスイッチ駆動回路の電力
消費を低減しようとした場合には、特公昭61−90517に
示される回路を複数個組み合せ、第３図の如く構成する
のが一般的であった。ここで６は第１のスイッチとして
のPNPNサイリスタ、35は第２のスイッチとしてのPNPNサ
イリスタ、34および５と、32,33および34はそれぞれこ
れらスイッチのアノード端子，カソード端子およびゲー
ト端子である。また１は正電圧源を接続する端子であ
り、2,31はスイッチ制御信号入力端子である。これら入
力端子2,31に供給されるスイッチ制御信号は互いに排他
的であり、入力端子2,31は同時にロウレベル（通常0V）
になることがないものとする。
力電圧でスイッチをオン状態とし（アクティブロウ）、
かつスイッチがオフの状態でのスイッチ駆動回路の電力
消費を低減しようとした場合には、特公昭61−90517に
示される回路を複数個組み合せ、第３図の如く構成する
のが一般的であった。ここで６は第１のスイッチとして
のPNPNサイリスタ、35は第２のスイッチとしてのPNPNサ
イリスタ、34および５と、32,33および34はそれぞれこ
れらスイッチのアノード端子，カソード端子およびゲー
ト端子である。また１は正電圧源を接続する端子であ
り、2,31はスイッチ制御信号入力端子である。これら入
力端子2,31に供給されるスイッチ制御信号は互いに排他
的であり、入力端子2,31は同時にロウレベル（通常0V）
になることがないものとする。
しかるに第３図の回路は次の点に関し冗長な構成となっ
ている。
ている。
（１） 差動対トランジスタが２組必要である（トラン
ジスタ21,22と37,38）。
ジスタ21,22と37,38）。
（２） 基準電圧を作成する回路が各入力ごとに存在す
る（ダイオード24,25と47,48、抵抗26と46）。
る（ダイオード24,25と47,48、抵抗26と46）。
（３） ゲート電流を作成するダイオードが9,10および
44,45と各入力ごとに２個づつ必要である。
44,45と各入力ごとに２個づつ必要である。
（４） ダイオード9,10および44,45の低電流域での必
要以上のインピーダンス増大の影響を防止する抵抗、8,
43が各入力ごとに必要となる。
要以上のインピーダンス増大の影響を防止する抵抗、8,
43が各入力ごとに必要となる。
これらの点はLSIにより回路を実現しようとする場合に
チップサイズの増大をまねき、個別部品での実現では部
品点数の増大となって表われいずれもコストの上昇をま
ねくという欠点をもたらす。
チップサイズの増大をまねき、個別部品での実現では部
品点数の増大となって表われいずれもコストの上昇をま
ねくという欠点をもたらす。
本発明による駆動回路は、排他的動作を行なう複数の半
導体スイッチと、これを駆動するための電流を供給する
複数の駆動用トランジスタと、この駆動用トランジスタ
とエミッタを共通に接続し差動対を構成する１個の基準
電圧検出トランジスタと、このトランジスタのベース端
子に基準電圧を与える１個の基準電圧回路と、この差動
対トランジスタのエミッタに電流を供給するための抵抗
を介してエミッタを電源端子に接続した１個のトランジ
スタと、このトランジスタのベース端子と電源端子間に
接続された１本の抵抗と、一組の直列接続ダイオード群
と、さらにこのベース端子と駆動用トランジスタのベー
ス端子との間に接続された複数の抵抗を有する。
導体スイッチと、これを駆動するための電流を供給する
複数の駆動用トランジスタと、この駆動用トランジスタ
とエミッタを共通に接続し差動対を構成する１個の基準
電圧検出トランジスタと、このトランジスタのベース端
子に基準電圧を与える１個の基準電圧回路と、この差動
対トランジスタのエミッタに電流を供給するための抵抗
を介してエミッタを電源端子に接続した１個のトランジ
スタと、このトランジスタのベース端子と電源端子間に
接続された１本の抵抗と、一組の直列接続ダイオード群
と、さらにこのベース端子と駆動用トランジスタのベー
ス端子との間に接続された複数の抵抗を有する。
すなわち、本発明の特徴は、基準電圧をベースに受ける
第１のトランジスタに対して第２および第３のトランジ
スタをそれぞれ差動型式に接続し、これら第２および第
３のトランジスタのベースを第１および第２の制御入力
端子にそれぞれ接続すると共にこれらのコレクタを第１
および第２の駆動出力端子にそれぞれ導き、さらに、第
１および第２の制御入力端子の少なくとも一方に供給さ
れるアクティブ入力レベルに応答して動作する電流源を
第１ないし第３のトランジスタのエミッタ共通接続点に
結合したことにある。
第１のトランジスタに対して第２および第３のトランジ
スタをそれぞれ差動型式に接続し、これら第２および第
３のトランジスタのベースを第１および第２の制御入力
端子にそれぞれ接続すると共にこれらのコレクタを第１
および第２の駆動出力端子にそれぞれ導き、さらに、第
１および第２の制御入力端子の少なくとも一方に供給さ
れるアクティブ入力レベルに応答して動作する電流源を
第１ないし第３のトランジスタのエミッタ共通接続点に
結合したことにある。
かくして、本発明による半導体スイッチ駆動回路は、 （１） 差動対トランジスタの素子数減、 （２） 基準電圧回路の共有化、 （３） ゲート電流作成ダイオードの削減、 （４） ダイオードのインピーダンスコントロール用抵
抗の削減、 等の効果をもたらす。
抗の削減、 等の効果をもたらす。
次に、本発明について図面を参照して詳細に説明する。
第１図は本発明の第１の実施例である。
第１図は本発明の第１の実施例である。
ここで抵抗26、ダイオード24,25は基準電圧回路であり
基準電圧検出用トランジスタ22ベースに基準電圧を供給
する。他のトランジスタ21,37のコレクタは逆流防止上
ダイオード13,39を通してPNPNスイッチ6,35のそれぞれ
のゲート端子5,34に接続されている。また差動対を構成
するトランジスタ21と22,37と22のエミッタはトランジ
スタ12のコレクタに接続され、このトランジスタ12のベ
ースは直列ダイオード9,10および抵抗８に接続される。
またこのトランジスタ12のベースは抵抗27,42を介して
各駆動用トランジスタ21,37のベースへ接続されてい
る。
基準電圧検出用トランジスタ22ベースに基準電圧を供給
する。他のトランジスタ21,37のコレクタは逆流防止上
ダイオード13,39を通してPNPNスイッチ6,35のそれぞれ
のゲート端子5,34に接続されている。また差動対を構成
するトランジスタ21と22,37と22のエミッタはトランジ
スタ12のコレクタに接続され、このトランジスタ12のベ
ースは直列ダイオード9,10および抵抗８に接続される。
またこのトランジスタ12のベースは抵抗27,42を介して
各駆動用トランジスタ21,37のベースへ接続されてい
る。
さて、端子１に定電圧（通常5V）を加え制御入力端子2,
31にハイレベル（通常5V）を印加した場合の動作を考
える。この時にはトランジスタ37,21,12はすべてoffし
ているため電流が流れずPNPNスイッチ6,35はいずれも駆
動されることはない。またこの時の消費電力は基準電圧
発生回路（抵抗26、ダイオード24,25）のみで定まり小
さくおさえることが可能である。
31にハイレベル（通常5V）を印加した場合の動作を考
える。この時にはトランジスタ37,21,12はすべてoffし
ているため電流が流れずPNPNスイッチ6,35はいずれも駆
動されることはない。またこの時の消費電力は基準電圧
発生回路（抵抗26、ダイオード24,25）のみで定まり小
さくおさえることが可能である。
次に制御入力端子２がロウレベル（通常0V）となった場
合の動作を考える。この時抵抗27を通じてダイオード9,
10に電流が流れ端子電圧（2VD）が発生する。このた
めトランジスタ12には （2VD−V8E）/R11・α12 なるコレクタ電流が流れる。ここでVDはダイオード9,11
の端子電圧、VBEはトランジスタ12のベースエミッタ電
圧、R11は抵抗11の抵抗値、α12はトランジスタ12のベ
ース接地電流増巾率である。この電流はさらにトランジ
スタ21を通してPNPNスイッチ６のゲートに加えられスイ
ッチを駆動する。この時トランジスタ37はオフしており
PNPNスイッチ35は駆動されない。制御入力端子31にロウ
レベルを印加した場合の動作も通電されるトランジスタ
が異なるだけで同様である。これらの動作は制御入力端
子2,31が同時にロウレベルにならないかぎり、フェイル
セイフ機能、小電力消費、大きな雑音余裕のすべてを第
３図の従来構成より少ない素子数で実現している。
合の動作を考える。この時抵抗27を通じてダイオード9,
10に電流が流れ端子電圧（2VD）が発生する。このた
めトランジスタ12には （2VD−V8E）/R11・α12 なるコレクタ電流が流れる。ここでVDはダイオード9,11
の端子電圧、VBEはトランジスタ12のベースエミッタ電
圧、R11は抵抗11の抵抗値、α12はトランジスタ12のベ
ース接地電流増巾率である。この電流はさらにトランジ
スタ21を通してPNPNスイッチ６のゲートに加えられスイ
ッチを駆動する。この時トランジスタ37はオフしており
PNPNスイッチ35は駆動されない。制御入力端子31にロウ
レベルを印加した場合の動作も通電されるトランジスタ
が異なるだけで同様である。これらの動作は制御入力端
子2,31が同時にロウレベルにならないかぎり、フェイル
セイフ機能、小電力消費、大きな雑音余裕のすべてを第
３図の従来構成より少ない素子数で実現している。
第２図は本発明の第２の実施例である。本実施例では制
御入力端子に増巾用トランジスタ28,29を加えることに
より制御入力電流を小さくおさえた例である。
御入力端子に増巾用トランジスタ28,29を加えることに
より制御入力電流を小さくおさえた例である。
以上の実施例では２個のPNPNスイッチを示しているが、
PNPNスイッチを３個以上に増やした構成等も用意に実現
できる。
PNPNスイッチを３個以上に増やした構成等も用意に実現
できる。
以上説明したように本発明は、排他的動作を行なう複数
の半導体スイッチを駆動する半導体スイッチ駆動回路に
おいて駆動電流を供給する複数の駆動用トランジスタ
と、この複数の駆動用トランジスタとエミッタを共通に
接続し差動対を構成する１個の基準電圧検出トランジス
タと、このトランジスタのベース端子に基準電圧を与え
る１個の基準電圧回路と、この差動対を構成するトラン
ジスタのエミッタ接続点にコレクタを接続し、抵抗を介
してエミッタを電源端子に接続した１個のトランジスタ
とこのトランジスタのベース端子と電源端子間に接続さ
れた１本の抵抗と、一組の直列ダイオード群とさらにこ
のベース端子と各駆動用トランジスタのベース端子との
間に接続された複数の抵抗よりなり少ない素子数で低消
費電力の半導体スイッチ駆動回路を実現できるという効
果がある。
の半導体スイッチを駆動する半導体スイッチ駆動回路に
おいて駆動電流を供給する複数の駆動用トランジスタ
と、この複数の駆動用トランジスタとエミッタを共通に
接続し差動対を構成する１個の基準電圧検出トランジス
タと、このトランジスタのベース端子に基準電圧を与え
る１個の基準電圧回路と、この差動対を構成するトラン
ジスタのエミッタ接続点にコレクタを接続し、抵抗を介
してエミッタを電源端子に接続した１個のトランジスタ
とこのトランジスタのベース端子と電源端子間に接続さ
れた１本の抵抗と、一組の直列ダイオード群とさらにこ
のベース端子と各駆動用トランジスタのベース端子との
間に接続された複数の抵抗よりなり少ない素子数で低消
費電力の半導体スイッチ駆動回路を実現できるという効
果がある。
【図面の簡単な説明】 第１図は本発明の第１の実施例を示す回路図、第２図は
本発明の第２の実施例を示す回路図、第３図は従来技術
の例を示す回路図である。 １……電源端子、2,31……スイッチ制御信号入力端子、
6,35……PNPNスイッチ、26,24,25……第１の基準電圧回
路、46,47,48……第２の基準電圧回路、9,10……第１の
直列ダイオード群、44,45……第２の直列ダイオード
群、21,22,37,38……差動対トランジスタ。
本発明の第２の実施例を示す回路図、第３図は従来技術
の例を示す回路図である。 １……電源端子、2,31……スイッチ制御信号入力端子、
6,35……PNPNスイッチ、26,24,25……第１の基準電圧回
路、46,47,48……第２の基準電圧回路、9,10……第１の
直列ダイオード群、44,45……第２の直列ダイオード
群、21,22,37,38……差動対トランジスタ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 木村 忠勝 東京都千代田区内幸町１丁目１番６号 日 本電信電話株式会社内 (72)発明者 井鍋 泰宣 東京都千代田区内幸町１丁目１番６号 日 本電信電話株式会社内 (56)参考文献 特開 平１−264414（ＪＰ，Ａ) 特開 昭61−90517（ＪＰ，Ａ) 特開 昭57−157638（ＪＰ，Ａ)
Claims (1)
- 【請求項１】ベースに基準電圧を受ける第１のトランジ
スタと、このトランジスタに対してそれぞれ差動型式に
接続された第２および第３のトランジスタと、これら第
２および第３のトランジスタのベースにそれぞれ接続さ
れた第１および第２の制御入力端子と、前記第２および
第３のトランジスタのコレクタにそれぞれ接続された第
１および第２の駆動出力端子と、前記第１ないし第３の
トランジスタのエミッタ共通接続点に結合され前記第１
および第２の制御入力端子の少なくとも一方に供給され
るアクティブ制御レベルに応答して動作する電流源とを
有することを特徴とする半導体スイッチ駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29195488A JPH0683044B2 (ja) | 1988-11-18 | 1988-11-18 | 半導体スイッチ駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29195488A JPH0683044B2 (ja) | 1988-11-18 | 1988-11-18 | 半導体スイッチ駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02137516A JPH02137516A (ja) | 1990-05-25 |
| JPH0683044B2 true JPH0683044B2 (ja) | 1994-10-19 |
Family
ID=17775616
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29195488A Expired - Lifetime JPH0683044B2 (ja) | 1988-11-18 | 1988-11-18 | 半導体スイッチ駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0683044B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3157742B2 (ja) | 1997-04-02 | 2001-04-16 | 株式会社三五 | 消音器の製造方法 |
-
1988
- 1988-11-18 JP JP29195488A patent/JPH0683044B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02137516A (ja) | 1990-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5004936A (en) | Non-loading output driver circuit | |
| JP3036438B2 (ja) | アナログスイッチ回路 | |
| US4804868A (en) | BiMOS logical circuit | |
| US4112314A (en) | Logical current switch | |
| JP2743401B2 (ja) | Ｅｃｌ回路 | |
| US4138614A (en) | JFET switch circuit | |
| EP0250752B1 (en) | A high switching speed low power logic circuit | |
| JPH0339425B2 (ja) | ||
| JPH0683044B2 (ja) | 半導体スイッチ駆動回路 | |
| EP0171280B1 (en) | High-fanout clock driver for low level gates | |
| US4239981A (en) | Fast semiconductor digital logic inverter gate | |
| JPH0659028B2 (ja) | 論理回路 | |
| US3727072A (en) | Input circuit for multiple emitter transistor | |
| JPH03227118A (ja) | 半導体論理回路 | |
| JPS61254078A (ja) | コツクロフト型昇圧回路 | |
| JPH0124377B2 (ja) | ||
| JPS61114609A (ja) | 広範囲増幅器回路 | |
| JP2005191896A (ja) | 出力ドライブ回路を備える半導体集積回路 | |
| JP3206178B2 (ja) | 半導体集積回路 | |
| JPS62169464A (ja) | 半導体集積回路装置 | |
| JP2551578B2 (ja) | 単一トランジスタ論理バツフア回路 | |
| JP2508052B2 (ja) | 電流駆動回路 | |
| JP2003347415A (ja) | 半導体集積回路システム | |
| JPH0642627B2 (ja) | 論理回路 | |
| JPH06318853A (ja) | 低パワー・プッシュ・プル・ドライバ |