JPH0684794U - スイッチング電源 - Google Patents

Abstract

(57)【要約】 【目的】 整流素子としてＭＯＳ ＦＥＴを使用するの
に際し、コンバータトランスに設ける巻線数及び回路を
構成する素子数を少なくしたスイッチング電源を得る。 【構成】 整流素子としてＭＯＳ ＦＥＴを使用したス
イッチング電源において、コンバータトランスＴ１に１
次、２次及び３次巻線を有するものを使用し、その３次
巻線Ｎ３を駆動用巻線とし、３次巻線Ｎ３の一端をスイ
ッチング電源の高電位側の出力端と接続し、他端を転流
時整流用ＭＯＳ ＦＥＴ Ｍ２のゲートと接続する。 【効果】 コンバータトランスの巻線数を少なくするこ
とができ、巻線の絶縁や放熱対策が容易になる。バイア
ス用コンデンサが不要であるので回路の素子数が少なく
て済む。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は、整流素子としてＭＯＳ ＦＥＴを使用し、そのＭＯＳ ＦＥＴのオ ン、オフ動作をスイッチング素子のスイッチング動作と同期させたスイッチング 電源に関する。

【０００２】

【従来の技術】

整流素子として一般的に使用されているダイオードには、順方向電圧降下が存 在する事により電力損失がある。 整流素子における電力損失を低減する一つの手段として、オン状態での電力損 失の低いトランジスタ（ここではＭＯＳ ＦＥＴ）を整流素子として用いること が考えられる。 しかし、ＭＯＳ ＦＥＴを整流素子として用いる場合には、ＭＯＳ ＦＥＴの 寄生ダイオードの存在を考慮しなければならない。 すなわち、その理由は以下の三項目による。 寄生ダイオードの導通時には、順方向電圧降下により損失が増加する。 寄生ダイオードが導通した後に逆電圧が印加されると、ダイオードの逆回 復特性によりサージ電流が発生する。 寄生ダイオードが導通すると、チャネル−ドレイン接合領域にキャリアが 存在するようになり、ＭＯＳ ＦＥＴのターンオン・オフのｄＶ／ｄｔ特 性が悪くなる。 以上のような現象は、スイッチング電源を駆動する上で好ましくないので、Ｍ ＯＳ ＦＥＴの寄生ダイオードを導通させない手段が必要となる。

【０００３】 整流素子にＭＯＳ ＦＥＴを使用し、その寄生ダイオードを導通させないよう にした従来のスイッチング電源の回路の一例を図２に示した。 図２において、Ｍ１は主整流用の整流素子としてのＭＯＳ ＦＥＴであり、Ｍ ２は転流時整流用の整流素子としてのＭＯＳ ＦＥＴである。また、Ｔ２はコン バータトランスであり、１次巻線Ｎ１、２次巻線Ｎ２の他に複数の巻線を有し、 Ｎ３は転流時整流用ＭＯＳ ＦＥＴ Ｍ２の駆動用巻線、Ｎ４はバイアス用コン デンサＣ２の充電用巻線、Ｎ５は整流用ＭＯＳ ＦＥＴ Ｍ１の駆動用巻線であ る。 図２に示す回路の動作を、回路の各点の電圧波形を示した図３を参照しながら 以下に説明する。

【０００４】 いまスイッチングトランジスタＱ１がオン状態である時、直流電源Ｅによりコ ンバータトランスＴ２の１次巻線Ｎ１に電流が流れ、Ｎ２〜Ｎ５の各巻線に電圧 が誘起される。 この時、駆動用巻線Ｎ５に誘起された電圧Ｖ_t により、整流用ＭＯＳ ＦＥＴ Ｍ１は正バイアスされてオン状態となる。 整流用ＭＯＳ ＦＥＴ Ｍ１がオン状態となることで２次巻線Ｎ２に誘起され た電圧Ｖ_t が負荷に直流電力を供給する。 ここで、バイアス用コンデンサＣ２は充電状態にあり、その端子間電圧Ｖ_C と 駆動用巻線Ｎ３に発生した電圧Ｖ₁ との関係がＶ₁ ＞Ｖ_C とすると、電圧Ｖ₁ に より転流時整流用ＭＯＳ ＦＥＴ Ｍ２は逆バイアスされてオフとなる。

【０００５】 次にスイッチングトランジスタＱ１がオフ状態に移行すると、Ｎ２〜Ｎ５の各 巻線には巻線のインダクタンスにより、それまでとは逆方向の電圧が発生する。 各巻線の電圧の極性が反転するため、今度は、整流用ＭＯＳ ＦＥＴ Ｍ１は 逆バイアスされてオフ状態となる。 この時充電用巻線Ｎ４に発生した電圧は、逆流阻止用のダイオードＤ１の順方 向電圧となってバイアス用コンデンサＣ２を充電し、転流時整流用ＭＯＳ ＦＥ Ｔ Ｍ２は、駆動用巻線Ｎ３に発生した電圧とバイアス用コンデンサＣ２の端子 間電圧Ｖ_C が重畳した電圧により正バイアスされ、オン状態となる。 転流時整流用ＭＯＳ ＦＥＴ Ｍ２がオン状態となることで、チョークコイル Ｌ１の両端間には転流時整流用ＭＯＳ ＦＥＴ Ｍ２の主電流路を介して閉回路 が形成され、チョークコイルＬ１に発生したフライバック電圧により負荷に直流 電力が供給される。

【０００６】 スイッチングトランジスタＱ１がオフ状態にあり、しかもコンバータトランス Ｔ２は磁束リセット状態となりＮ２〜Ｎ５の各巻線に発生していた電圧が零とな った時には、バイアス用コンデンサＣ２の端子間電圧Ｖ_C により転流時整流用Ｍ ＯＳ ＦＥＴ Ｍ２はオン状態を維持し続けることになる。 以上のような動作を繰り返すことにより図２に示すスイッチング電源は駆動さ れ、整流用ＭＯＳ ＦＥＴ Ｍ１と転流時整流用ＭＯＳ ＦＥＴ Ｍ２のどちら か一方は必ずオン状態となり、ＭＯＳ ＦＥＴに存在する寄生ダイオードが導通 することは無い。

【０００７】

【考案が解決しようとする課題】

整流素子としてＭＯＳ ＦＥＴを使用する場合には、ＭＯＳ ＦＥＴに存在す る寄生ダイオードが導通しないようにすることが必要であることは前にも触れた 。 図２に示す回路においては、寄生ダイオードが導通しないようにするために、 コンバータトランスＴ２には、１次巻線Ｎ１、２次巻線Ｎ２の他に、駆動用巻線 Ｎ３、充電用巻線Ｎ４、駆動用巻線Ｎ５というように多数の巻線を設けなければ ならない。 このように一つのトランスに多数の巻線を設けることは、巻線相互間の絶縁性 、特に１次巻線と２次及びその他の巻線の絶縁性について、また、巻線の発熱に よるトランスの放熱対策及び装置の小型化に関して得策とは言えない。 そこで本考案は、整流素子としてＭＯＳ ＦＥＴを使用し、そのＭＯＳ ＦＥ Ｔはスイッチング素子に同期して駆動されるスイッチング電源において、コンバ ータトランスに設ける巻線数及び回路を構成する素子数を少なくしたスイッチン グ電源を得ることを目的とする。

【０００８】

【課題を解決するための手段】

本考案は、コンバータトランスに駆動用巻線を設け、その駆動用巻線の一端を スイッチング電源の高電位側の出力端と接続し、他端を転流時整流用のＭＯＳ ＦＥＴのゲートと接続したことを特徴とするスイッチング電源である。

【０００９】

【実施例】

コンバータトランスに設ける巻線数を少なくした、本考案によるスイッチング 電源の一実施例の回路を図１に示す。なお、図１において、図２と同一部分につ いては同じ符号を付与してある。 図１において、直流電源Ｅの両端間に、１次、２次及び駆動用巻線としての３ 次巻線を有するコンバータトランスＴ１の１次巻線Ｎ１とＮチャネル型ＭＯＳ ＦＥＴによるスイッチングトランジスタＱ１の主電流路を直列に接続する。 ス イッチングトランジスタＱ１のゲートには、図１においては図示を省略してある ＰＷＭ制御回路の出力端が接続される。 コンバータトランスＴ１の２次巻線Ｎ２の一端を、チョークコイルＬ１及び平 滑コンデンサＣ１を介してＮチャネル型ＭＯＳ ＦＥＴよりなる整流素子として の整流用ＭＯＳ ＦＥＴ Ｍ１のソースに接続し、整流用ＭＯＳ ＦＥＴ Ｍ１ のドレインを２次巻線Ｎ２の他端と接続する。 この時、コンバータトランスＴ１の２次巻線Ｎ２のチョークコイルＬ１側の一 端は、１次巻線Ｎ１の直流電源Ｅの高電位側と接続される一端と同極とする。

【００１０】 整流用ＭＯＳ ＦＥＴ Ｍ１のゲートは、コンバータトランスＴ１の２次巻線 Ｎ２とチョークコイルＬ１の接続点と接続する。 チョークコイルＬ１と平滑コンデンサＣ１に対して並列となるように、Ｎチャ ネル型ＭＯＳ ＦＥＴよりなる整流素子としての転流時整流用ＭＯＳ ＦＥＴ Ｍ２の主電流路を、平滑コンデンサＣ１側をソースとして接続する。 スイッチング電源の高電位側の出力端、すなわち、平滑コンデンサＣ１のチョ ークコイルＬ１側の一端と、転流時整流用ＭＯＳ ＦＥＴ Ｍ２のゲートとの間 に、コンバータトランスＴ１の３次巻線Ｎ３を接続する。 この時、コンバータトランスＴ１の３次巻線Ｎ３のチョークコイルＬ１側の一 端と、２次巻線Ｎ２のチョークコイルＬ１側の一端を同極とする。 なお、平滑コンデンサＣ１の両端がスイッチング電源の出力端となり、平滑コ ンデンサＣ１に対して並列に負荷Ｒ_L が接続される。

【００１１】 以上のような回路構成とした、本考案によるスイッチング電源の動作を以下に 説明する。 スイッチングトランジスタＱ１がオン状態の時、直流電源Ｅによりコンバータ トランスＴ１の１次巻線Ｎ１に電流が流れ、２次巻線Ｎ２及び３次巻線Ｎ３に電 圧が誘起される。 この時、２次巻線Ｎ２に誘起された電圧Ｖ_t により、整流用ＭＯＳ ＦＥＴ Ｍ１は正バイアスされてオン状態となる。 整流用ＭＯＳ ＦＥＴ Ｍ１がオン状態となることで、２次巻線Ｎ２に誘起さ れた電圧Ｖ_t により負荷に直流電力が供給され、同時に平滑コンデンサＣ１は充 電されることになる。 ここで、スイッチング電源の出力電圧、すなわち、平滑コンデンサＣ１の端子 間電圧をＶ_O とし、３次巻線Ｎ３に発生した電圧Ｖ₁ との関係がＶ₁ ＞Ｖ_O とす ると、電圧Ｖ₁ により転流時整流用ＭＯＳ ＦＥＴ Ｍ２は逆バイアスされてオ フ状態となる。

【００１２】 次にスイッチングトランジスタＱ１がオフ状態に移行すると、コンバータトラ ンスＴ１の２次巻線Ｎ２及び３次巻線Ｎ３には、巻線のインダクタンスにより、 それまでとは逆方向の電圧が発生する。 コンバータトランスＴ１の２次巻線Ｎ２の両端間の電圧の極性が反転するため 、整流用ＭＯＳ ＦＥＴ Ｍ１は逆バイアスされてオフ状態となる。 転流時整流用ＭＯＳ ＦＥＴ Ｍ２は、コンバータトランスＴ１の３次巻線Ｎ ３に発生した電圧と出力電圧Ｖ_O が重畳した電圧により正バイアスされてオン状 態となる。 転流時整流用ＭＯＳ ＦＥＴ Ｍ２がオン状態となることで、チョークコイル Ｌ１の両端間には転流時整流用ＭＯＳ ＦＥＴ Ｍ２の主電流路を介して閉回路 が形成され、チョークコイルＬ１に発生したフライバック電圧により負荷に直流 電力が供給される。

【００１３】 スイッチングトランジスタＱ１がオフ状態であり、しかもコンバータトランス Ｔ１は磁束リセット状態となり、２次巻線Ｎ２及び３次巻線Ｎ３に発生していた 電圧が零となった時には、転流時整流用ＭＯＳ ＦＥＴ Ｍ２は、出力電圧Ｖ_O によりオン状態を維持し続ける。 以上のような動作により、常に整流用ＭＯＳ ＦＥＴ Ｍ１と転流時整流用Ｍ ＯＳ ＦＥＴ Ｍ２のどちらか一方は必ずオン状態となり、ＭＯＳ ＦＥＴに存 在する寄生ダイオードが導通することは無い。 図２に示す従来の回路におけるバイアス用コンデンサＣ２の端子間電圧Ｖ_C に 相当するのは、本考案においては出力電圧Ｖ_O である。そのため、従来の回路に 存在するバイアス用コンデンサ及びそれを充電する充電用巻線が不要となり、コ ンバータトランスＴ１の巻線数及び回路の素子数が少なくて済む。

【００１４】 なお、図１の本考案の回路において、ＭＯＳ ＦＥＴがターンオフする時のス パイクノイズを低減するために、整流素子としてのＭＯＳ ＦＥＴに対して並列 に、ＭＯＳ ＦＥＴの寄生ダイオードより順方向電圧降下の小さいショットキー 障壁型のダイオードを設けることもある。

【００１５】

【考案の効果】

以上に述べたように、本考案は、整流素子としてＭＯＳ ＦＥＴを使用したス イッチング電源において、ＭＯＳ ＦＥＴに存在する寄生ダイオードを導通させ ずにＭＯＳ ＦＥＴを駆動するのに必要な電圧を、スイッチング電源の直流出力 より得るようにしたものである。 このことにより、コンバータトランスの巻線数を少なくすることができ、巻線 の絶縁や放熱対策が容易になる。 さらに、磁束リセット時に転流時整流用のＭＯＳ ＦＥＴをオン状態としてお くのに必要なバイアス用コンデンサ及びそれを充電するための充電用巻線が不要 であるので回路の素子数が少なくて済む。

【図面の簡単な説明】

【図１】 本考案のスイッチング電源の実施例の回路
図。

【図２】 従来のスイッチング電源の回路図。

【図３】 図２に示す回路の各点における電圧波形。

【符号の説明】

Ｅ 直流電源 Ｔ１ コンバータトランス Ｌ１ チョークコイル Ｍ１ 主整流用のＭＯＳ ＦＥＴ Ｍ２ 転流時整流用のＭＯＳ ＦＥＴ

Claims (2)

【実用新案登録請求の範囲】
1. 【請求項１】 コンバータトランスの１次巻線に接続さ
   れたスイッチング素子がスイッチング動作を行うことに
   より、コンバータトランスの２次巻線に接続した整流平
   滑回路を介して安定化した直流出力を負荷に供給するス
   イッチング電源において、整流平滑回路は、整流素子、
   転流時用整流素子、チョークコイル及び平滑コンデンサ
   より成り、該整流素子及び該転流時用整流素子としてＭ
   ＯＳ ＦＥＴを使用し、また、コンバータトランスに駆
   動用巻線を設け、該駆動用巻線の一端をスイッチング電
   源の高電位側の出力端と接続し、他端を転流時整流用の
   ＭＯＳ ＦＥＴのゲートと接続した回路構成を有し、該
   スイッチング素子がオン状態の時には、該整流用のＭＯ
   Ｓ ＦＥＴがオン状態、該転流時用のＭＯＳ ＦＥＴが
   オフ状態となり、該スイッチング素子がオフ状態の時に
   は、該整流用のＭＯＳ ＦＥＴがオフ状態、該転流時用
   のＭＯＳ ＦＥＴがオン状態となるようにした同期整流
   方式のスイッチング電源。
2. 【請求項２】 請求項１のスイッチング電源において、
   該整流用のＭＯＳ ＦＥＴのゲート駆動電圧は、コンバ
   ータトランスの２次巻線に発生する電圧より得ることを
   特徴とするスイッチング電源。