JPH0685574B2 - 信号処理回路 - Google Patents
信号処理回路Info
- Publication number
- JPH0685574B2 JPH0685574B2 JP59196427A JP19642784A JPH0685574B2 JP H0685574 B2 JPH0685574 B2 JP H0685574B2 JP 59196427 A JP59196427 A JP 59196427A JP 19642784 A JP19642784 A JP 19642784A JP H0685574 B2 JPH0685574 B2 JP H0685574B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- emphasis
- clip
- signal
- linear
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000000295 complement effect Effects 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 12
- 230000000630 rising effect Effects 0.000 description 4
- 230000001629 suppression Effects 0.000 description 4
- 108091006418 SLC25A13 Proteins 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/02—Analogue recording or reproducing
- G11B20/06—Angle-modulation recording or reproducing
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Television Signal Processing For Recording (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は信号処理回路に関し、とくに映像信号記録再生
装置の信号系におけるクリップによる波形劣化の低減に
関するものである。
装置の信号系におけるクリップによる波形劣化の低減に
関するものである。
（従来の技術） 第６図は映像信号記録再生装置の従来の輝度信号系のブ
ロック構成図である。
ロック構成図である。
図示するように、輝度信号系の記録側においては、入力
端子１からの入力輝度信号はAGC2で所定の信号レベルに
自動的に合わされ、ローパスフィルタ（LPF）３を介し
てノンリニアエンファシス４に供給されると共に、AGC2
に帰還され、そして、ノンリニアエンファシス４で高域
強調がなされた信号はエンファシス５でさらに高域強調
がなされた後、クリップ６に印加され、ここで信号の立
ち上り、立ち下り部にできるスパイク先端をクリップさ
れてから、FM変調７でFM変調され、ハイパスフィルタ
（HPF）８で低域変換カラー信号が入るべき帯域が確保
された後、記録アンプ９で最適な記録電流の調整が行な
われ、ビデオヘッド10に供給され、ここで磁気テープ11
に記録される。
端子１からの入力輝度信号はAGC2で所定の信号レベルに
自動的に合わされ、ローパスフィルタ（LPF）３を介し
てノンリニアエンファシス４に供給されると共に、AGC2
に帰還され、そして、ノンリニアエンファシス４で高域
強調がなされた信号はエンファシス５でさらに高域強調
がなされた後、クリップ６に印加され、ここで信号の立
ち上り、立ち下り部にできるスパイク先端をクリップさ
れてから、FM変調７でFM変調され、ハイパスフィルタ
（HPF）８で低域変換カラー信号が入るべき帯域が確保
された後、記録アンプ９で最適な記録電流の調整が行な
われ、ビデオヘッド10に供給され、ここで磁気テープ11
に記録される。
輝度信号系の再生側においては、ビデオヘッド12によっ
て磁気テープ11から再生された再生信号はプリアンプ13
に供給され、ここで増幅された後、ハイパスフィルタ
（HPF）14に供給され、ここで再生信号から低域変換色
信号が除去され、FM復調15でFM復調され、ローパスフィ
ルタ（LPF）16で信号のキャリア成分が除去され、ディ
エンファシス17で信号の高域減衰がなされ、ノンリニア
デイエンファシス18でさらに高域減衰がされた後、ノイ
ズ抑圧回路19でノイズリダクションが行なわれ、出力端
子20から再生輝度信号が出力される。
て磁気テープ11から再生された再生信号はプリアンプ13
に供給され、ここで増幅された後、ハイパスフィルタ
（HPF）14に供給され、ここで再生信号から低域変換色
信号が除去され、FM復調15でFM復調され、ローパスフィ
ルタ（LPF）16で信号のキャリア成分が除去され、ディ
エンファシス17で信号の高域減衰がなされ、ノンリニア
デイエンファシス18でさらに高域減衰がされた後、ノイ
ズ抑圧回路19でノイズリダクションが行なわれ、出力端
子20から再生輝度信号が出力される。
上記した構成は長時間モードのときのものである。
標準モードのときの構成は、上記した長時間モードのと
きの構成からノンリニアエンファシス４とノンリニアデ
ィエンファシス18とを省いたものである。
きの構成からノンリニアエンファシス４とノンリニアデ
ィエンファシス18とを省いたものである。
長時間モードとは、標準モードの記録再生速度より遅い
速度で記録再生を行なうモードであり、例えば、標準モ
ードの速度の1/3程度の速度である。
速度で記録再生を行なうモードであり、例えば、標準モ
ードの速度の1/3程度の速度である。
第７図はノンリニアエンファシス４のノンリニアエンフ
ァシス特性の一例を示す図、第８図はエンファシス５の
エンファシス特性の一例を示す図である。
ァシス特性の一例を示す図、第８図はエンファシス５の
エンファシス特性の一例を示す図である。
第９図はクリップ６の入力波形を示す図であり、同図
（Ａ）は標準モードのときの波形、同図（Ｂ）は長時間
モードのときの波形をそれぞれ示す。
（Ａ）は標準モードのときの波形、同図（Ｂ）は長時間
モードのときの波形をそれぞれ示す。
長時間モードの場合、LPF3の出力信号の高域部分をノン
リニアエンファシス４で、第７図に示すように持ち上
げ、この信号の高域部分をエンファシス５で、第８図に
示すように、さらに持ち上げているから、LPF3の出力信
号の高域部分をエンファシス５でしか持ち上げていない
標準モードの場合と比較して、長時間モードの場合は、
ノンリニアエンファシス４で高域強調される分だけ、エ
ンファシス５を通した後の波形のヒゲが大きくなる（第
９図（Ｂ）に示すＡ部分）。
リニアエンファシス４で、第７図に示すように持ち上
げ、この信号の高域部分をエンファシス５で、第８図に
示すように、さらに持ち上げているから、LPF3の出力信
号の高域部分をエンファシス５でしか持ち上げていない
標準モードの場合と比較して、長時間モードの場合は、
ノンリニアエンファシス４で高域強調される分だけ、エ
ンファシス５を通した後の波形のヒゲが大きくなる（第
９図（Ｂ）に示すＡ部分）。
したがって、標準モードのときよりも、長時間モードの
ときの方がクリップ６のクリップレベルを越える信号部
分（情報）が多いので、クリップされて失われる情報が
多くなる欠点がある。
ときの方がクリップ６のクリップレベルを越える信号部
分（情報）が多いので、クリップされて失われる情報が
多くなる欠点がある。
上述したクリップレベルはホワイトクリップレベルであ
るが、ダーククリップレベルを越えた信号についても同
様であるので、以下、ホワイトクリップレベルを越えた
信号の欠落について述べることにし、ダーククリップレ
ベルを越えた信号についての説明は省略することにす
る。
るが、ダーククリップレベルを越えた信号についても同
様であるので、以下、ホワイトクリップレベルを越えた
信号の欠落について述べることにし、ダーククリップレ
ベルを越えた信号についての説明は省略することにす
る。
（発明が解決しようとする問題点） 上記した映像信号記録再生装置の輝度信号系のクリップ
において、長時間モードのときの方が標準モードのとき
よりもクリップされて失われる信号部分（情報）が多い
から、長時間モードの場合の方が標準モードの場合と比
べて、細かい絵柄を忠実に再現するために必要な信号が
欠落してしまい、良好な再生画像を得ることができない
欠点がある。
において、長時間モードのときの方が標準モードのとき
よりもクリップされて失われる信号部分（情報）が多い
から、長時間モードの場合の方が標準モードの場合と比
べて、細かい絵柄を忠実に再現するために必要な信号が
欠落してしまい、良好な再生画像を得ることができない
欠点がある。
（問題点を解決するための手段） 本発明は上述した問題点を解決するために、下記する構
成の信号処理回路を提供するものである。即ち、本発明
の信号処理回路は、標準モードあるいはこの標準モード
の記録再生速度よりも小なる記録再生速度の長時間モー
ドで記録再生する映像信号記録再生装置の輝度信号系に
おける信号処理回路であって、 記録側は、 記録されるべき輝度信号が一方の入力端子に供給される
差動アンプ部と、この差動アンプ部の出力信号の振幅を
所定のレベルで抑圧するクリップ部と、このクリップ部
の出力信号をディエンファシスして得た信号をノンリニ
アエンファシス回路に出力すると共に前記差動アンプ部
の他方の入力端子に供給するディエンファシス部とから
構成され、前記クリップ部の前記所定のレベルを標準モ
ード時におけるクリップレベルに設定する第１のクリッ
プ回路と、 この第１のクリップ回路を構成する前記ディエンファシ
ス部の出力信号の信号レベルに応じて高域成分を強調す
るノンリニアエンファシス回路と、 このノンリニアエンファシス回路の出力信号の高域成分
をさらに強調するエンファシス回路と、 このエンファシス回路の出力信号の振幅を所定のレベル
で抑圧する第２のクリップ回路とを有し、 再生側は、 前記第２のクリップ回路と相補的に構成され、前記第２
のクリップ回路で抑圧した信号振幅分だけ再生信号を伸
張するクリップ補償回路と、 前記エンファシス回路と相補的に構成され、前記クリッ
プ補償回路の出力信号の高域成分を相補的に減衰するデ
ィエンファシス回路と、 前記ノンリニアエンファシス回路と相補的に構成され、
前記ディエンファシス回路の出力信号の信号レベルに応
じて高域成分を相補的に減衰するノンリニアディエンフ
ァシス回路とを有し、 長時間モード時、 記録側にあっては、前記第１のクリップ回路および前記
ノンリニアエンファシス回路、前記エンファシス回路、
前記第２のクリップ回路を介するように構成し、 再生側にあっては、前記クリップ補償回路および前記デ
ィエンファシス回路、前記ノンリニアディエンファシス
回路を介するように構成し、 標準モード時、 記録側にあっては、前記ノンリニアエンファシス回路お
よび前記第２のクリップ回路を介さずに、前記第１のク
リップ回路および前記エンファシス回路を介するように
構成し、 再生側にあっては、前記クリップ補償回路および前記ノ
ンリニアディエンファシス回路を介さずに、前記ディエ
ンファシス回路を介するように構成することを特徴とす
る信号処理回路である。
成の信号処理回路を提供するものである。即ち、本発明
の信号処理回路は、標準モードあるいはこの標準モード
の記録再生速度よりも小なる記録再生速度の長時間モー
ドで記録再生する映像信号記録再生装置の輝度信号系に
おける信号処理回路であって、 記録側は、 記録されるべき輝度信号が一方の入力端子に供給される
差動アンプ部と、この差動アンプ部の出力信号の振幅を
所定のレベルで抑圧するクリップ部と、このクリップ部
の出力信号をディエンファシスして得た信号をノンリニ
アエンファシス回路に出力すると共に前記差動アンプ部
の他方の入力端子に供給するディエンファシス部とから
構成され、前記クリップ部の前記所定のレベルを標準モ
ード時におけるクリップレベルに設定する第１のクリッ
プ回路と、 この第１のクリップ回路を構成する前記ディエンファシ
ス部の出力信号の信号レベルに応じて高域成分を強調す
るノンリニアエンファシス回路と、 このノンリニアエンファシス回路の出力信号の高域成分
をさらに強調するエンファシス回路と、 このエンファシス回路の出力信号の振幅を所定のレベル
で抑圧する第２のクリップ回路とを有し、 再生側は、 前記第２のクリップ回路と相補的に構成され、前記第２
のクリップ回路で抑圧した信号振幅分だけ再生信号を伸
張するクリップ補償回路と、 前記エンファシス回路と相補的に構成され、前記クリッ
プ補償回路の出力信号の高域成分を相補的に減衰するデ
ィエンファシス回路と、 前記ノンリニアエンファシス回路と相補的に構成され、
前記ディエンファシス回路の出力信号の信号レベルに応
じて高域成分を相補的に減衰するノンリニアディエンフ
ァシス回路とを有し、 長時間モード時、 記録側にあっては、前記第１のクリップ回路および前記
ノンリニアエンファシス回路、前記エンファシス回路、
前記第２のクリップ回路を介するように構成し、 再生側にあっては、前記クリップ補償回路および前記デ
ィエンファシス回路、前記ノンリニアディエンファシス
回路を介するように構成し、 標準モード時、 記録側にあっては、前記ノンリニアエンファシス回路お
よび前記第２のクリップ回路を介さずに、前記第１のク
リップ回路および前記エンファシス回路を介するように
構成し、 再生側にあっては、前記クリップ補償回路および前記ノ
ンリニアディエンファシス回路を介さずに、前記ディエ
ンファシス回路を介するように構成することを特徴とす
る信号処理回路である。
（実施例） 第１図は本発明の特徴を最も良く表わす図である。
第２図は本発明になる信号処理回路の一実施例のブロッ
ク構成図である。
ク構成図である。
前述したものと同一構成のものには、同一符号を付し、
その説明を省略する。
その説明を省略する。
本発明になる信号処理回路は輝度信号系中にある。輝度
信号系の記録側は、AGC2、ローパスフィルタ（LPF）
３、第１のクリップ21、ノンリニアエンファシス４、エ
ンファシス５、第２のクリップ22、FM変調７、ハイパス
フィルタ（HPF）８、記録アンプ９、ビデオヘッド10か
ら構成され、輝度信号系の再生側は、ビデオヘッド12、
プリアンプ13、ハイパスフィルタ（HPF）14、FM復調1
5、ローパスフィルタ（LPF）16、クリップ補償23、ディ
エンファシス17、ノンリニアデイエンファシス18、ノイ
ズ抑圧回路19から構成される。
信号系の記録側は、AGC2、ローパスフィルタ（LPF）
３、第１のクリップ21、ノンリニアエンファシス４、エ
ンファシス５、第２のクリップ22、FM変調７、ハイパス
フィルタ（HPF）８、記録アンプ９、ビデオヘッド10か
ら構成され、輝度信号系の再生側は、ビデオヘッド12、
プリアンプ13、ハイパスフィルタ（HPF）14、FM復調1
5、ローパスフィルタ（LPF）16、クリップ補償23、ディ
エンファシス17、ノンリニアデイエンファシス18、ノイ
ズ抑圧回路19から構成される。
上記した構成は長時間モードのときのものである。
標準モードのときの構成は、上記した長時間モードのと
きの構成から、第２のクリップ22、ノンリニアエンファ
シス４、クリップ補償23およびノンリニアディエンファ
シス18を省いたものである。
きの構成から、第２のクリップ22、ノンリニアエンファ
シス４、クリップ補償23およびノンリニアディエンファ
シス18を省いたものである。
ここで標準モードのときの記録側において、ノンリニア
エンファシス４、第２のクリップ22を省くことができる
理由は、第１のクリップ21を構成するクリップ25のクリ
ップ量を標準モード時におけるクリップレベルに設定し
ておくことにより、エンファシス５の出力波形の先端は
所定のレベルに収まるためである。
エンファシス４、第２のクリップ22を省くことができる
理由は、第１のクリップ21を構成するクリップ25のクリ
ップ量を標準モード時におけるクリップレベルに設定し
ておくことにより、エンファシス５の出力波形の先端は
所定のレベルに収まるためである。
つぎに、上記した構成になる信号処理回路の動作につい
て述べる。
て述べる。
入力端子１からの入力輝度信号は、AGC2、LPF3、第１の
クリップ21、ノンリニアエンファシス４、エンファシス
５、第２のクリップ22、FM変調７、HPF8、記録アンプ
９、ビデオヘッド10に供給され、磁気テープ11に記録さ
れる。
クリップ21、ノンリニアエンファシス４、エンファシス
５、第２のクリップ22、FM変調７、HPF8、記録アンプ
９、ビデオヘッド10に供給され、磁気テープ11に記録さ
れる。
磁気テープ11から再生された信号は、ビデオヘッド12、
プリアンプ13、HPF14、FM復調15、LPF16、クリップ補償
23、ディエンファシス17、ノンリニアデイエンファシス
18、ノイズ抑圧回路19を経て出力端子20から出力輝度信
号として送出される。
プリアンプ13、HPF14、FM復調15、LPF16、クリップ補償
23、ディエンファシス17、ノンリニアデイエンファシス
18、ノイズ抑圧回路19を経て出力端子20から出力輝度信
号として送出される。
上記した第１のクリップ21は、差動アンプ24、クリップ
25、ディエンファシス26から構成されている。
25、ディエンファシス26から構成されている。
差動アンプ24の＋入力端子はLPF3の出力端子に、その出
力端子はクリップ25の入力端子にそれぞれ接続され、ク
リップ25の出力端子はディエンファシス26を介して差動
アンプ24の−入力端子に接続されている。差動アンプ24
の−入力端子およびディエンファシス26の出力端子は、
ノンリニアエンファシス４の入力端子に接続されてい
る。
力端子はクリップ25の入力端子にそれぞれ接続され、ク
リップ25の出力端子はディエンファシス26を介して差動
アンプ24の−入力端子に接続されている。差動アンプ24
の−入力端子およびディエンファシス26の出力端子は、
ノンリニアエンファシス４の入力端子に接続されてい
る。
さて、上記した構成の第１のクリップ21の動作は、第３
図に示すように、LPF3の出力信号（同図（Ａ）に示す波
形）がその＋入力端子に印加される差動アンプ24の出力
信号を、クリップ25にて、所定のクリップレベル（クリ
ップ６のクリップレベルと同一のもの）でクリップし、
このクリップされた信号（同図（Ｂ）に示す波形）をデ
ィエンファシス26でディエンファシスすることによっ
て、差動アンプ24の−入力端子およびノンリニアエンフ
ァシス４の入力端子に印加する信号は、同図（Ｃ）に示
す波形ように、同図（Ａ）に示す波形と比較して、パル
スの立上がり部分ａが欠落した信号を得ることである。
図に示すように、LPF3の出力信号（同図（Ａ）に示す波
形）がその＋入力端子に印加される差動アンプ24の出力
信号を、クリップ25にて、所定のクリップレベル（クリ
ップ６のクリップレベルと同一のもの）でクリップし、
このクリップされた信号（同図（Ｂ）に示す波形）をデ
ィエンファシス26でディエンファシスすることによっ
て、差動アンプ24の−入力端子およびノンリニアエンフ
ァシス４の入力端子に印加する信号は、同図（Ｃ）に示
す波形ように、同図（Ａ）に示す波形と比較して、パル
スの立上がり部分ａが欠落した信号を得ることである。
そして、第１のクリップ21を構成するディエンファシス
26の出力信号（第３図（Ｃ）に示す波形）をノンリニア
エンファシス４を介し、さらにエンファシス５を通した
後の信号は、ノンリニアエンファシス４にて信号レベル
に応じて高域強調された分だけ、所定のレベルを越えて
しまう。
26の出力信号（第３図（Ｃ）に示す波形）をノンリニア
エンファシス４を介し、さらにエンファシス５を通した
後の信号は、ノンリニアエンファシス４にて信号レベル
に応じて高域強調された分だけ、所定のレベルを越えて
しまう。
そこで、第２のクリップ22で、所定のレベルを越えた信
号の振幅分を抑圧するのである。
号の振幅分を抑圧するのである。
こうして、輝度信号系の記録側においては、長時間モー
ドの場合においても、標準モードと同様な振幅レベルで
入力端子１からの入力輝度信号を記録できるのである。
ドの場合においても、標準モードと同様な振幅レベルで
入力端子１からの入力輝度信号を記録できるのである。
輝度信号系の再生側においては、クリップ補償23にて、
第２のクリップ22でその振幅が抑圧された磁気テープ11
からの再生信号の振幅分だけ伸長し、抑圧された分だけ
信号を補償することにより、長時間モードの際において
も、標準モードと同様な品質の良い信号を再生すること
ができる。
第２のクリップ22でその振幅が抑圧された磁気テープ11
からの再生信号の振幅分だけ伸長し、抑圧された分だけ
信号を補償することにより、長時間モードの際において
も、標準モードと同様な品質の良い信号を再生すること
ができる。
上記した第１のクリップ21は、例えば、松下電子工業製
のAN6306のICを用いることでたやすく構成できる。
のAN6306のICを用いることでたやすく構成できる。
第２のクリップ22の具体的回路例としては、第４図
（Ａ）および第５図（Ａ）に示すものがある。
（Ａ）および第５図（Ａ）に示すものがある。
第４図（Ａ）に示す回路においては、入力端子inから所
定のレベルを越えた大振幅の信号が入来すると、回路部
分Ａ内のダイオードD1が導通することにより、入出力端
子間のゲインが小さくなって、大振幅の入力信号の振幅
を所定の振幅以下の出力信号とすることができる。この
ためには、クリップレベル設定のための可変抵抗Ｒの値
を適宜、設定すれば良い。
定のレベルを越えた大振幅の信号が入来すると、回路部
分Ａ内のダイオードD1が導通することにより、入出力端
子間のゲインが小さくなって、大振幅の入力信号の振幅
を所定の振幅以下の出力信号とすることができる。この
ためには、クリップレベル設定のための可変抵抗Ｒの値
を適宜、設定すれば良い。
第５図（Ａ）に示す回路においては、回路部分Ｂ内のコ
ンデンサＣを介してダイオードD2とダイオードD3との接
続点にて入力端子inに印加される信号の高域成分を取り
出すことができるので、入力端子から大振幅の信号が入
来しても、所定の振幅以下の出力信号とすることができ
る。このためには、出力信号のレベルを設定するための
可変抵抗Ｒを適宜、調整すれば良い。第５図（Ａ）に示
す回路は、第４図（Ａ）に示す回路と比較して、その出
力信号には２次歪がない利点がある。
ンデンサＣを介してダイオードD2とダイオードD3との接
続点にて入力端子inに印加される信号の高域成分を取り
出すことができるので、入力端子から大振幅の信号が入
来しても、所定の振幅以下の出力信号とすることができ
る。このためには、出力信号のレベルを設定するための
可変抵抗Ｒを適宜、調整すれば良い。第５図（Ａ）に示
す回路は、第４図（Ａ）に示す回路と比較して、その出
力信号には２次歪がない利点がある。
クリップ補償23の具体的回路例としては、第４図（Ｂ）
および第５図（Ｂ）に示すものがある。
および第５図（Ｂ）に示すものがある。
第４図（Ｂ）に示す回路は、第４図（Ａ）に示す回路部
分Ａを差動アンプＤのフィードバックループに接続した
ものである。このように構成することによって、第２の
クリップ22でその振幅が制限された信号の振幅分を補償
している。
分Ａを差動アンプＤのフィードバックループに接続した
ものである。このように構成することによって、第２の
クリップ22でその振幅が制限された信号の振幅分を補償
している。
第５図（Ｂ）に示す回路は、第５図（Ａ）に示す回路部
分Ｂを差動アンプＤのフィードバックループに接続した
ものである。第５図（Ｂ）に示す回路においても、第４
図（Ｂ）に示す回路と比較して、その出力信号には２次
歪がない利点がある。
分Ｂを差動アンプＤのフィードバックループに接続した
ものである。第５図（Ｂ）に示す回路においても、第４
図（Ｂ）に示す回路と比較して、その出力信号には２次
歪がない利点がある。
上記した第４図（Ａ）（第５図（Ａ））に示す第２のク
リップ22と、常に対として、第４図（Ｂ）（第５図
（Ｂ））に示すクリップ補償23が用いられていることは
勿論である。
リップ22と、常に対として、第４図（Ｂ）（第５図
（Ｂ））に示すクリップ補償23が用いられていることは
勿論である。
上記した信号処理回路のプロック構成図において、第１
のクリップ21を用いないで、第２のクリップ22のみでク
リップの目的を達成しようとする場合をつぎに述べる。
のクリップ21を用いないで、第２のクリップ22のみでク
リップの目的を達成しようとする場合をつぎに述べる。
エンファシス５のエンファシス量に比べて第２のクリッ
プ22のクリップレベルが低い場合、例えば、エンファシ
ス５のエンファシス特性が第８図に示すものであり、第
２のクリップ22のクリップレベルが同期先端から白側に
180％であるときには、第２のクリップ22による信号の
振幅の抑圧量が大となるから、この抑圧された信号の振
幅を伸長するためのクリップ補償23で、この信号を良好
に補償するためには、通常のときと較べて補償量を大と
しないと、クリップレベルを越えた信号部分の再現性が
悪くなる。
プ22のクリップレベルが低い場合、例えば、エンファシ
ス５のエンファシス特性が第８図に示すものであり、第
２のクリップ22のクリップレベルが同期先端から白側に
180％であるときには、第２のクリップ22による信号の
振幅の抑圧量が大となるから、この抑圧された信号の振
幅を伸長するためのクリップ補償23で、この信号を良好
に補償するためには、通常のときと較べて補償量を大と
しないと、クリップレベルを越えた信号部分の再現性が
悪くなる。
そこで、その補償量を大きくするとノイズも大きく伸長
されることになるため、再生信号の立上がりおよび立ち
下がりエッジでのSN比が悪くなる。
されることになるため、再生信号の立上がりおよび立ち
下がりエッジでのSN比が悪くなる。
しかし、本発明になる回路を用いると、第２のクリップ
22により抑圧されるのはノンリニアエンファシス４によ
り余分に持ち上がる分だけであるから、補償の量も第２
のクリップ22のみでクリップを行なうときに比べてはる
かに少なくて済む。
22により抑圧されるのはノンリニアエンファシス４によ
り余分に持ち上がる分だけであるから、補償の量も第２
のクリップ22のみでクリップを行なうときに比べてはる
かに少なくて済む。
したがって、上記SN比劣化も少なく実用上、問題がない
程度であり、本発明になる信号処理回路は、上記した不
都合（長時間モードのときの方が標準モードのときより
も、細かい絵柄を忠実に再現するために必要な信号が欠
落してしまい、良好な再生画像を得ることができないこ
と）を除去することができる。
程度であり、本発明になる信号処理回路は、上記した不
都合（長時間モードのときの方が標準モードのときより
も、細かい絵柄を忠実に再現するために必要な信号が欠
落してしまい、良好な再生画像を得ることができないこ
と）を除去することができる。
上述した説明においては、長時間モードにおいて、第１
のクリップ21のクリップ25におけるクリップレベルを標
準モードのときのクリップレベル（即ちクリップ６のク
リップレベルと同一）とし、ノンリニアエンファシス
４、エンファシス５を介した後の信号の高域部分がクリ
ップ25のクリップレベルを越える信号部分を第２のクリ
ップ22で抑圧するとしたが、クリップ25の最適なクリッ
プレベルを求めるには、エンファシス５の出力信号の立
上がり部分（エッジ部分）と、第１のクリップ21を構成
するディエンファシス26の出力信号の立上がり部分（エ
ッジ部分）との比較に応じてそのレベルを設定すれば良
い。
のクリップ21のクリップ25におけるクリップレベルを標
準モードのときのクリップレベル（即ちクリップ６のク
リップレベルと同一）とし、ノンリニアエンファシス
４、エンファシス５を介した後の信号の高域部分がクリ
ップ25のクリップレベルを越える信号部分を第２のクリ
ップ22で抑圧するとしたが、クリップ25の最適なクリッ
プレベルを求めるには、エンファシス５の出力信号の立
上がり部分（エッジ部分）と、第１のクリップ21を構成
するディエンファシス26の出力信号の立上がり部分（エ
ッジ部分）との比較に応じてそのレベルを設定すれば良
い。
（発明の効果） 上記したように、本発明になる信号処理回路において
は、長時間モードにおいても標準モードのときと同様
に、信号を良好に記録再生することができるから、細か
い絵柄を忠実に再現でき、良好な再生画像を得ることが
できる。
は、長時間モードにおいても標準モードのときと同様
に、信号を良好に記録再生することができるから、細か
い絵柄を忠実に再現でき、良好な再生画像を得ることが
できる。
第１図は本発明の特徴を最も良く表わす図、第２図は本
発明になる信号処理回路の一実施例のブロック構成図、
第３図は第１のクリップ21の各部の入出力波形を示した
図であり、同図（Ａ）はLPF3の出力信号、同図（Ｂ）は
クリップ25の出力信号、同図（Ｃ）はディエンファシス
26の出力信号をそれぞれ示す図、第４図および第５図は
第２のクリップおよびクリップ補償23の回路例を示す
図、第６図は従来の輝度信号系のブロック構成図、第７
図はノンリニアエンファシス４のノンリニアエンファシ
ス特性例を示す図、第８図はエンファシス５のエンファ
シス特性例を示す図、第９図はクリップ６の入力波形を
示す図であり、同図（Ａ）は標準モードのときの波形、
同図（Ｂ）は長時間モードのときの波形をそれぞれ示す
図である。 ４…ノンリニアエンファシス、５…エンファシス、21,2
2…第１および第２のクリップ、23…クリップ補償。
発明になる信号処理回路の一実施例のブロック構成図、
第３図は第１のクリップ21の各部の入出力波形を示した
図であり、同図（Ａ）はLPF3の出力信号、同図（Ｂ）は
クリップ25の出力信号、同図（Ｃ）はディエンファシス
26の出力信号をそれぞれ示す図、第４図および第５図は
第２のクリップおよびクリップ補償23の回路例を示す
図、第６図は従来の輝度信号系のブロック構成図、第７
図はノンリニアエンファシス４のノンリニアエンファシ
ス特性例を示す図、第８図はエンファシス５のエンファ
シス特性例を示す図、第９図はクリップ６の入力波形を
示す図であり、同図（Ａ）は標準モードのときの波形、
同図（Ｂ）は長時間モードのときの波形をそれぞれ示す
図である。 ４…ノンリニアエンファシス、５…エンファシス、21,2
2…第１および第２のクリップ、23…クリップ補償。
Claims (1)
- 【請求項１】標準モードあるいはこの標準モードの記録
再生速度よりも小なる記録再生速度の長時間モードで記
録再生する映像信号記録再生装置の輝度信号系における
信号処理回路であって、 記録側は、 記録されるべき輝度信号が一方の入力端子に供給される
差動アンプ部と、この差動アンプ部の出力信号の振幅を
所定のレベルで抑圧するクリップ部と、このクリップ部
の出力信号をディエンファシスして得た信号をノンリニ
アエンファシス回路に出力すると共に前記差動アンプ部
の他方の入力端子に供給するディエンファシス部とから
構成され、前記クリップ部の前記所定のレベルを標準モ
ード時におけるクリップレベルに設定する第１のクリッ
プ回路と、 この第１のクリップ回路を構成する前記ディエンファシ
ス部の出力信号の信号レベルに応じて高域成分を強調す
るノンリニアエンファシス回路と、 このノンリニアエンファシス回路の出力信号の高域成分
をさらに強調するエンファシス回路と、 このエンファシス回路の出力信号の振幅を所定のレベル
で抑圧する第２のクリップ回路とを有し、 再生側は、 前記第２のクリップ回路と相補的に構成され、前記第２
のクリップ回路で抑圧した信号振幅分だけ再生信号を伸
張するクリップ補償回路と、 前記エンファシス回路と相補的に構成され、前記クリッ
プ補償回路の出力信号の高域成分を相補的に減衰するデ
ィエンファシス回路と、 前記ノンリニアエンファシス回路と相補的に構成され、
前記ディエンファシス回路の出力信号の信号レベルに応
じて高域成分を相補的に減衰するノンリニアディエンフ
ァシス回路とを有し、 長時間モード時、 記録側にあっては、前記第１のクリップ回路および前記
ノンリニアエンファシス回路、前記エンファシス回路、
前記第２のクリップ回路を介するように構成し、 再生側にあっては、前記クリップ補償回路および前記デ
ィエンファシス回路、前記ノンリニアディエンファシス
回路を介するように構成し、 標準モード時、 記録側にあっては、前記ノンリニアエンファシス回路お
よび前記第２のクリップ回路を介さずに、前記第１のク
リップ回路および前記エンファシス回路を介するように
構成し、 再生側にあっては、前記クリップ補償回路および前記ノ
ンリニアディエンファシス回路を介さずに、前記ディエ
ンファシス回路を介するように構成することを特徴とす
る信号処理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59196427A JPH0685574B2 (ja) | 1984-09-19 | 1984-09-19 | 信号処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59196427A JPH0685574B2 (ja) | 1984-09-19 | 1984-09-19 | 信号処理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6174107A JPS6174107A (ja) | 1986-04-16 |
| JPH0685574B2 true JPH0685574B2 (ja) | 1994-10-26 |
Family
ID=16357660
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59196427A Expired - Lifetime JPH0685574B2 (ja) | 1984-09-19 | 1984-09-19 | 信号処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0685574B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52124314A (en) * | 1976-04-12 | 1977-10-19 | Sony Corp | Magnetic reproducer |
| JPS5731275A (en) * | 1980-07-31 | 1982-02-19 | Matsushita Electric Ind Co Ltd | Recorder and reproducer of video signal |
| JPS57123511A (en) * | 1981-01-20 | 1982-08-02 | Matsushita Electric Ind Co Ltd | Recording and reproducing device for video signal |
-
1984
- 1984-09-19 JP JP59196427A patent/JPH0685574B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6174107A (ja) | 1986-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6151346B2 (ja) | ||
| US4860105A (en) | Noise Reducing circuit of a video signal | |
| US4326223A (en) | Video signal recording and/or reproducing apparatus with gain control | |
| KR920010187B1 (ko) | 자기 재생장치 | |
| JPH0341882B2 (ja) | ||
| JPH02301277A (ja) | 映像信号の記録処理回路 | |
| JPH0685574B2 (ja) | 信号処理回路 | |
| JP2627351B2 (ja) | 映像信号再生装置 | |
| JPS5935873Y2 (ja) | 映像信号の波形整形回路 | |
| JPS6141285A (ja) | 磁気記録再生装置 | |
| JP2535262B2 (ja) | プリ・エンファシス回路 | |
| JP2535263B2 (ja) | ディエンファシス回路 | |
| JP3109143B2 (ja) | 反転防止回路 | |
| JP3158539B2 (ja) | Ｓ／ｎ改善回路 | |
| JP2833932B2 (ja) | ノンリニアエンファシス回路 | |
| JPS6224783A (ja) | ビデオレコ−ダにおける再生画像鮮明度を改善する回路装置 | |
| JPH0326951B2 (ja) | ||
| JPS5946046B2 (ja) | 記録再生装置 | |
| JPH0591473A (ja) | 反転防止回路 | |
| KR900005918Y1 (ko) | 비선형 엠퍼시스 증강회로 | |
| JP2564987B2 (ja) | 映像信号処理回路 | |
| JPH0746468B2 (ja) | 磁気記録装置 | |
| JPH027228B2 (ja) | ||
| JPS6412026B2 (ja) | ||
| JPH0326950B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |