JPH0688686B2 - シ−ト送り装置 - Google Patents

Description

【発明の詳細な説明】 技術分野 本発明は、例えば複写装置の原稿を自動的に露光位置に
供給するシート送り装置に関し、特にシートの位置決め
に関する。

従来技術 シート送り装置は、一般にADF（オート・ドキュメント
・フィーダ）又はSADF（セミ・オート・ドキュメント・
フィーダ）と呼ばれている。ADFは重なった原稿を１枚
ずつ分離して給紙し、給紙した原稿は露光位置に位置決
めし、露光が済むと排紙して次の原稿を給紙する。SADF
は、オペーレータが１枚ずつ原稿を給紙口にセットする
ことによりセットされた原稿を給紙して露光位置に位置
決めする。

一般に、この種の装置では原稿の位置決めが難しい。す
なわち、原稿の背面が露光されてもそれが像としてコピ
ーに現われないように、原稿の背面全体を覆うような１
枚の幅広ベルトを用いて原稿を搬送しているので、原稿
の実際の位置を直接センサを用いて監視することはでき
ない。したがって、一般には駆動源にその所定動作毎に
パルスを発生するロータリーエンコーダを連結し、その
パルス数を監視して間接的に原稿の移動量を把握し搬送
制御を行なっている。しかしながら、長距離の移動の間
にはベルトと原稿との間に滑りが生じて検出したパルス
数が実際の原稿移動量と一致しなくなることがある。ま
た、所定パルスが発生した時に確実に原稿を停止するの
は非常に難しく、行きすぎ等による位置決め誤差が生じ
易い。

更に、この種の装置では搬送ベルトの他に各種ローラ類
が存在し、駆動源の負荷が非常に大きく、しかもこれら
をクラッチ等を用いて所定のタイミングでオン／オフ制
御するため、負荷変動が激しく駆動源としてよほど大型
のものを用いないと精密な位置決め制御はできない。

原稿の両面をローラ等で押圧しながらそれを駆動して搬
送する場合には滑りが生ずる可能性は低い。また、駆動
系を複数に分割すれば、各々の駆動系の負荷が小さくな
り、クラッチのオン／オフ等に基づく負荷変動の影響を
小さくできる。そこで、本出願人は駆動系を２系統に分
けて、一方の駆動系をローラ等を用いた滑りにくい構成
とし、ベルトのみで原稿を搬送する距離を短くしたシー
ト送り装置（特願昭58−178703号）を提案した。これに
よれば、ベルトとシートとの滑りによる制御誤差は比較
的小さい。

ところが、これにおいても２つの難点が存在する。１つ
は、搬送用ローラの径が設計上の理論値と一致しない
と、それだけ位置決め誤差が生ずることであり、もう１
つは、シートが第１の駆動系と第２の駆動系とにまたが
る位置において、シートが速度の少し大きな第２の駆動
系に引かれて第１の駆動系に対して滑りを生ずることで
ある。

この種の制御を行なう場合、送るシートの移動量を駆動
系に結合したロータリーエンコーダ等の出力パルスをカ
ウントして把握し、このパルス数に基づいて位置決めを
行なっている。つまり、１パルスあたりのシート移動量
を理論値として定めておき、パルス数を移動量として扱
う。したがって、この理論値と実際の移動量との間に差
異があると誤差が生ずることになる。ロータリーエンコ
ーダは、回転量（角度）に応じてパルスを出力するので
駆動用ローラの径が異なると、１パルスあたりのシート
移動量は変わる。しかし、駆動用ローラの径が常に所定
値となるように精密な加工を行なうのは大変難しく、実
際には装置毎あるいは製造ロット毎等に駆動用ローラ径
にばらつきが生ずることが多い。また、滑りが生ずる
と、その分だけパルス数と実際の移動量との間に差が生
ずるのでこれも誤差になる。

この種の不都合をなくするためには、実際の制御におい
て位置センサの出力信号とシートの移動距離との関係を
正確に把握する必要がある。そこで、例えば通常の原稿
に利用される定型シートのように、長さが予め分かって
いるものを装置に通して、それが所定位置を通る間、位
置センサの出力信号をカウントすれば、そのシートの長
さに相当する距離をシートが移動する間に位置センサ出
力に現われるパルス数が把握できるので、その結果で所
定の係数を設定し、通常の動作においては、所定の動作
を行なった時点で、カウントした値をその係数で補正す
れば誤差のない位置データが得られる。

しかしながら、このような係数を設定するためには、装
置毎に所定長のシートを通して、所定量移動する間のパ
ルス数を検出し、検出した値を計算して装置毎に補正値
を求め、それをそれぞれ読み出し専用メモリの所定アド
レスに１つのパラメータとして記憶させる、というよう
なめんどうな調整操作を行なわなければならない。

目的 本発明は、駆動系の設計上の理論値と実際の装置におけ
る各種数値とのちがいによって位置制御誤差が生じる場
合であっても精密なシートの位置決めを可能にするため
に、停止位置修正の操作を簡単にすることを目的とす
る。

構成 上記目的を達成するために、本発明のシート送り装置
は、シートを搬送する第１のシート搬送機構と当該機構
から送り出されるシートを目標停止位置まで搬送する第
２のシート搬送機構とからなるシート搬送機構；第１の
シート搬送機構の動作量に応じた信号を出力する移動量
検出手段；第１のシート搬送機構の出口近傍の所定位置
に配設された少なくとも１つのシート検出手段；位置を
自己保持する可動部を有しその可動部の状態に応じた電
気信号を出力する補正信号発生手段該補正信号発生手段
の設定状態の誤差量に応じた情報を表示する表示手段；
および移動量基準値を保持する手段を含み、第１の指示
があるとシート搬送機構を駆動して、シート検出手段が
シート先端を検出してからシート後端を検出するまで
の、移動量検出手段の出力信号を移動量検出値として計
数し、前記移動量基準値と移動量検出値との違いに対応
する誤差量と、補正信号発生手段の出力信号によって定
まる設定値との偏差に対応する表示値を計算し、該表示
値に応じた情報を前記表示手段に表示し、第２の指示が
あると、シート搬送機構を駆動し、シートが所定の位置
を通る間の移動量検出手段の出力信号を計数っし、その
値と補正信号発生手段の出力信号と目標停止位置とに応
じて、シートが所定の位置を越えてから目標停止位置に
搬送するまでのシート搬送機構の目標動作量を設定す
る、電子制御手段；を備える。

補正を行なうための係数は、装置が動作する度に参照さ
れるので、電源が遮断されてもそのデータが消滅しない
ようにする必要がある。しかし、調整の段階でメモリの
書込み等を行なうのは非常に煩わしい。そこで、例えば
可変抵抗器のように機械的に状態を記憶し、その状態に
応じた電気信号を発生するものを用いて、その機械的な
状態で補正係数を特定するためのデータを記憶するよう
に構成すれば、メモリ書込のような操作は不要になる。

また、調整の度にカウンタ，シンクロスコープ，計算器
等の測定器を用意して測定を行なうのは大変である。と
ころで、この種のシート送り装置には、計数，判定，記
憶等の各種機能を備える、マイクロコンピュータのよう
な電子制御装置が備わっている。そこで、例えば数字表
示器のような表示手段を備えて、測定の際に実際のパル
ス数を計数し、その数値と理論値との差を表示するよう
に構成すれば、補正すべき値を知りうる。したがって、
例えば表示する測定値と理論値との差を前記可変抵抗器
の出力信号に応じて変化させ、表示値が０になるときの
可変抵抗器の出力信号レベルを補正値に対応させれば、
調整操作は、調整モードにセットして所定長のシートを
通し、その結果表示される数値が０になるように可変抵
抗器を調整するだけ、という簡単な動作になる。

以下、図面を参照して本発明の実施例を説明する。

第１図に、本発明を実施する一形式の複写機の構成概略
を示す。第１図を参照して装置の概略構成を説明する。
１が原稿を乗せるコンタクトガラスである。コンタクト
ガラス１の下方には光学捜査系が備わっており、原稿か
らの反射光による像がこの光学走査系を介して感光体ド
ラム３上に結像される。感光体ドラム３は第１図では時
計方向に回転する。給紙系は２段になっており、給紙カ
セット4,5のいずれか選択されたものから給紙コロ６又
は７により記録紙の給紙が行なわれる。給紙された紙
は、レジストローラ８と先端折り曲げローラ９の間を通
って感光体ドラム３に導かれる。感光体ドラム３の周囲
には、帯電チャージャ10,イレーサ11,現像器12,転写前
除電ランプ＆Ｐセンサ13,転写チャージャ14,分離チャー
ジャ15,分離爪16,ファーブラシ17,除電ランプ18等が配
置されている。

概略のコピープロセスを説明すると、感光体ドラム３
は、帯電チャージャ10により一様の電位に帯電し、原稿
からの反射光の照射を受けると、その光強度に応じて表
面電位が変化し、これにより静電潜像が形成される。こ
の静電潜像は、現像器12を通るとトナーにより可視化さ
れる。給紙された記録紙は、感光体ドラム３の回転に応
じた所定のタイミングでレジストローラ８によって送ら
れ、このトナー像が形成された感光体ドラム３の表面に
重なる。

この後、転写チャージャ14に所定の電圧が印加され、こ
れによってトナー像は感光体ドラム３から記録紙側に転
写する。更に、分離チャージャ15によって、トナー像が
転写された記録紙は感光体ドラム３から分離して搬送ベ
ルト19に向かう。そして、記録紙はヒータを内蔵した定
着ローラ20を通ってトナー像を定着し、排紙ローラ21を
介してコピートレイ22に向かう。

コンタクトガラス１の上方に位置するのが自動原稿送り
装置（ADF）である。この装置は、原稿台上の原稿を１
枚ずつ分離して給紙する分離装置30と搬送装置31とでな
っている。

第2a図，第2b図および第2c図に、第１図に示す自動原稿
送り装置30・31の機構部を示す。各図を参照すると、分
離装置30と搬送装置31にはそれぞれ独立したモータM1お
よびM2が備わっている。モータM1は交流モータであり、
M2は直流サーボモータである。

まず分離装置30を説明すると、交流モータM1の駆動軸に
は位置検出用のディスクDK,駆動プーリ47およびプルア
ウトローラ32が結合されている。ディスクDKは周辺に等
間隔に多数のスリットが形成してあり、このスリットと
対向する位置に透過型のフォトセンサPSRが固定されて
いる。ディスクDKが回動することにより、フォトセンサ
PSRにスリットとそうでない部分とが交互に対向し、フ
ォトセンサPSRの光が間欠的に遮光されて、ディスクDK
の回動量に応じたパルス信号がフォトセンサPSRの出力
端に得られる。

この例では、PSRの出力端に得られる信号の１パルス
は、理論上、分離装置30を通過するシートが1.2mm移動
することに対応する。但し、プルアウトローラ32の径の
ばらつき等の影響により、実際には１パルスあたりのシ
ート移動量はばらつく。また特にこの実施例において
は、後述する補正処理における計算を簡単にするため、
ローラ32の交差ばらつきの範囲のいずれにおいても、理
論値よりも１パルスあたりのシート移動量が小さくなる
ように設計してある。

プルアウトローラ32には従動ローラ33が軽く接触してい
る。駆動プーリ47には、駆動ベルトBE1を介して駆動プ
ーリ48および49が結合している。駆動プーリ48および49
には、それぞれ電磁クラッチCLLおよびCLUを介して、分
離コロ35および34が結合している。上側の分離コロ34の
シャフト34aには、駆動プーリ54が結合しており、この
プーリ54に駆動ベルトBE2を介して駆動プーリ53が結合
している。駆動プーリ53は、呼出しコロ36と結合されて
いる。

呼出しコロ36のシャフト36aは、それぞれP1およびP2を
中心として回動自在な支持部材51および52で支持されて
おり、通常は支持部材51および52にそれぞれ結合された
圧縮コイルスプリングSP1およびSP2で上方に引き上げら
れた状態に保持される。その状態では、第2a図に実線で
示すように呼出しコロ36は原稿台37上の原稿シート38か
ら離れているが、支持部材51に結合されたソレノイドSL
Cを付勢すると、呼出しコロ36が引き下げられて原稿シ
ート38に当接する。

分離装置30の概略動作を説明する。原稿がセットされる
と、まずモータM1を駆動し、ソレノイドSLCを付勢して
呼出しコロ36を原稿シート38に当て、上側のクラッチCL
Uを付勢する。これで原稿シート38が呼出され、分離コ
ロ34,35の間に入ると最上部の１枚のみが分離されて送
られ、更にプルアウトローラ32,33の間を通って分離装
置30から排出される。なお１枚ずつ原稿をセットするSA
DFモードにおいては、クラッチCLLがオンして下側の分
離コロ35も駆動される。SESおよびSERは反射型のフォト
センサであり、それぞれ原稿台37上に原稿がセット済か
どうか検出するセットスイッチ、および所定位置に原稿
があるかどうかを検出するレジストセンサとして機能す
る。

搬送装置31の駆動源である直流サーボモータM2には、ロ
ータリーエンコーダPSBが結合されている。このエンコ
ーダPSBは、モータの所定動作毎にパルス信号を出力す
る。このパルス信号は互いに所定位相だけずれたＡ相と
Ｂ相の２相のパルス信号である。この例では、搬送ベル
ト39が0.12mm移動する毎に１つのパルス信号が出力され
る。直流サーボモータM2の駆動軸は、駆動プーリ56,駆
動ベルトBE3および駆動プーリ55を介してベルトローラ4
1に結合されている。搬送装置31の下流側にはガイドプ
レート46,排紙ローラ42,43,44,45等が備わっており、露
光を終えた原稿シートは、ガイドプレート46に沿って搬
送され、反転して排紙トレイ57に排紙される。SEEは反
射型のフォトセンサであり、ガイドプレート46の部分で
原稿シートの有無を検出する排紙センサとして機能とす
る。

この例では露光位置は第2a図において左端が基準となっ
ており、原稿台37から送られる原稿シートは、後述する
ように、原稿サイズにかかわらずその進行方向先端が常
に所定位置（具体的にはベルトローラ41の近傍）で停止
するように位置決めされる。

第３図に、第１図に示す自動原稿送り装置を制御する電
気回路の概略を示す。第３図を参照すると、自動原稿送
り制御ユニット100が中心となっており、これと複写プ
ロセス制御ユニット200すなわち複写機本体の制御ユニ
ットが結合されている。本体側の制御ユニット200は、
コピースタート指示があると自動原稿送り制御ユニット
100に対しシリアル信号送信ライン（RXD0,1）を介して
給紙指示信号を出力し、所定のコピーサイクルが終了す
ると制御ユニット100に対しシリアル信号送信ラインを
介して排紙指示信号を出力する。制御ユニット100に
は、前述の交流モータM1,直流サーボモータM2,クラッチ
CLU,CLL,ソレノイドSLC,セットスイッチSES,排紙センサ
SEE,レジストセンサSER,フォトセンサPSR,PSB等が接続
されている。

スイッチCS1およびCS2は、それぞれ、分離装置30および
搬送装置31のカバーの開閉を検出するカバースイッチ、
DSPUは原稿シートの枚数を表示する７セグメント表示
器、LEDUおよびLEAPSは装置の動作状態を表示する発光
ダイオードユニット、SW1,SW2,SW3,SW4およびSW5は各種
動作モードを設定するためのスイッチである。

第4a図，第4b図第4c図および第4d図に、第３図の自動原
稿送り制御ユニット100の詳細を示す。各図を参照して
説明する。このユニットは、マイクロコンピュータCPU
を中心として構成されている。ここで使用しているマイ
クロコンピュータCPUは、日本電気（株）製の８ビット
シングルチップマイクロコンピュータ78G11Eである。CP
Uの周辺には、信号を処理するための各種ゲート回路，
表示ドライバ，モータドライバ等が接続されている。

まず第4a図を参照する。CPUのポートPC0,PC1,PC2および
PC7は、複写プロセス制御ユニット200とのシリアルデー
タ伝送ラインとして使用されている。フォトセンサ（PS
R）からの信号M1TPとPSBからのＡ相の信号M2TPは、集積
回路IC106の複数のゲートでなるゲート回路を介してCPU
の割込端子INT1に印加される。CPUのポートPB5がこれら
の信号を選択するために使用され、このポートのレベル
がＨであるとM1TP、ＬであるとM2TPが選択されて端子IN
T1に印加される。

第4b図を参照する。CPUのアナログポートAN5に接続され
た可変抵抗器VR101は、ロータリエンコーダ（PSR）が出
力するパルス信号の１パルスあたりのシート移動量を理
論値に補正するためのパラメータを設定するのに利用さ
れる。またCPUのポートAN4に接続された可変抵抗器VR10
2は、全体の搬送長さ（目標値）を調整するためのもの
である。DSW1,DSW2,DSW3およびDSW4は、DIPスイッチ
（デュアル・インライン・パッケージに組付けられた小
型スイッチ）である。通常はスイッチDSW3をオフしてお
く。DSW3をオンすると、可変抵抗器VR101すなわち補正
パラメータを調整するための動作モードになる。レジス
トセンサSERからの信号は、アナログ比較器IC108等を介
して、CPUの割込みポートPC3およびノンマスカブル割込
みポートNMIに印加され、排紙センサSEEからの信号は、
CPUのポートPC6に印加される。

第4d図を参照する。６つのフォトセンサPC102〜PC107は
原稿のサイズ（幅）を検出するためのセンサである。CP
UのポートPA（０〜７）に接続した集積回路はLEDドライ
バであり、ポートPF（０〜４）に接続したIC111（MN121
5Q）はBCD−７セグメントデコーダドライバである。

第4c図に示すのが、直流サーボモータM2を制御するため
の回路である。第4c図を参照すると、図面左側中央部に
位置する集積回路IC200（TC4049），抵抗アレイRAY200,
演算増幅器IC113等でなる回路がD/A（デジタル／アナロ
グ）変換器であり、その上に位置する集積回路IC119を
中心とする回路がF/V（周波数／電圧）変換器である。
概略でいうと、この回路は速度制御モードと位相比較制
御モードで動作し、速度制御モードにおいてはD/A変換
器の出力レベルとF/V変換器の出力レベルとを監視し
て、D/A変換器にセットされた速度データと一致する速
度でモータM2が動作するように制御し、位相比較制御モ
ードではロータリエンコーダPSBからの信号の位相が所
定値となるように制御される。またこの回路には異常検
出回路が備わっており、異常が発生すると、演算増幅器
IC122の出力端からCPUのポートPC4に異常信号が印加さ
れる。

なお、CPUの各ポートに接続された他の回路について
は、CPUの構成を説明した後で説明する。また、第５図
にCPUの割込処理の概略タイミングを示すが、これにつ
いては後で説明する。

次に実施例で使用しているマイクロコンピュータCPU（7
8G11E）について説明する。

第６図に78G11Eの概略ブロック構成を示す。第６図を参
照して説明すると、このマイクロコンピュータは、発振
回路OSC,シリアルI/O回路B1,割込み制御回路B2,タイマ
回路B3,タイマ／イベントカウンタ回路B4,A/D変換回路B
5,レジスタB6,EPROMメモリB7,RAMメモリB8およびその他
処理に必要な各種制御ブロックでなっている。

第7a図に、シリアルI/O回路B1の構成を示す。第7a図を
参照して説明する。この回路は、シリアルデータ入力Rx
D,シリアルデータ出力TxD,シリアルクロック入出力SCK
の３本の端子と、８ビットのシリアルレジスタ，バッフ
ァレジスタおよび送受信制御回路を備えた送信部，受信
部と、動作モードを指定するモードレジスタでなってい
る。

送信バッファレジスタは、内部データが空（エンプテ
ィ）になると割込み要求INTSTを発生し、受信バッファ
レジスタは、内部にフルにデータが蓄えられると割込み
要求INTSRを発生する。シリアルモードレジスタは、８
ビット構成の２つのレジスタ、シリアルモードハイレジ
スタSMHとシリアルモードロウレジスタSMLでなってい
る。

第7b図および第7c図に、レジスタSMHおよびSMLの機能を
示す。第7b図および第7c図を参照してSMHおよびSMLを説
明する。

SMH SK1,SL2（ビット０。１） シリアルクロックとして内部クロックを使用するか外部
クロックを使用するかを指定する。

TxE（ビット２） 送信動作を行なうか否かを指定する。このビットがリセ
ット（０）されているときはTxD端子はハイレベルにな
り、データの送信を行なわない。このビットがセット
（１）されるとデータの送信が可能となり、あらかじめ
送信バッファレジスタに書き込んだデータ、あるいは送
信バッファレジスタにデータを書き込むとTxD端子より
シリアルデータが出力される。

RxE（ビット３） 受信動作を行なうか否かを指定する。このビットがリセ
ット（０）されているときは、データ受信を行なわな
い。このビットがセット（１）されるとデータ受信が可
能になる。

SE（ビット４） シンクロナスモート時にサーチモードにするか否かを指
定する。このビットがセット（１）されていると１ビッ
トのデータを受信するたびに、シリアルレジスタの内容
を受信バッファレジスタに転送するとともに、シリアル
受信割り込み（INTSR）を発生する。このビットがリセ
ット（０）されていると８ビットのデータを受信するた
びにシリアルレジスタの内容を受信バッファレジスタに
転送するとともに、シリアル受信割り込みを発生する。

IOE（ビット５） シンクロナス動作時に、シンクロナスモードにするかI/
Oインタフェースモードにするかを指定する。“0"がシ
ンクロナスモード、“1"がI/Oインタフェースモードで
ある。

TSK（ビット６） I/Oインタフェースモードで、内部クロックを使用して
データを受信する場合に、シリアルクロックの起動を行
なう。このビットを“1"にセットするとシリアルクロッ
クが起動し、その後このビットは自動的にリセットされ
る。

SML B1,B2（ビット0,1） アシンクロナスモード／シンクロナスモードの切換と、
シンクロナスモード時のデータレートを決定する。アシ
ンクロナスモードの場合、このビットで指定されたクロ
ックレートでシリアルクロックを分周し、データ転送を
行なう。

L1,L2（ビット2,3） １キャラクタを構成するビット長を決定する。

PEN（ビット４） 転送データに奇・偶数パリティを付加するか、あるいは
転送データの奇・偶数パリティをチェックするか否かを
指定する。このビットがセット（１）されると送信時に
は各キャラクタ毎にパリティビットを付加してデータを
送信し、受信時にはパリティチェックを行ない、エラー
が生ずるとエラーフラグをセットする。

EP（ビット５） 奇数パリティにするか偶数パリティにするかを指定する
“1"が偶数パリティ、“0"が奇数パリティである。

S1,S2（ビット6,7） アシンクロナスモード時に送出するストップビット長を
指定する。

第8a図に、割り込み制御回路B2の構成を示す。

第8a図を参照して説明する。割り込みソースは、３種類
の外部割り込みソースNMI,INT1,INT2,8種類の内部割り
込みソースINTT0,INTT1,ENTE0,INTE1,INTEIN,INTAD,INT
SR,INTSTおよびソフトウェア割り込みSOFTIがある。各
々の割り込みソースに応じた動作を次の第１表に示す。

割り込み制御回路B2は、インタラプトリクエスト（割込
み要求）レジスタ，マスクレジスタ，プライオリティコ
ントロール（優先順位制御）レジスタ，テストロントロ
ール回路，インタラプトイネーブルフリップフロップ，
テストフラグレジスタ等で構成されている。

インタラプトリクエストレジスタ 次のような各種割り込み要求フラグで構成されている。
これらのフラグはマスクレジスタの影響を受けない。

INTFNMI ・・・NMI端子の状態を示す。

INTFT0・・・・TIMER0の一致信号によってセット（１）
される。

INTFT1・・・・TIMER1の一致信号によってセット（１）
される。

INTF1 ・・・・INT1端子の立ち上がりエッジ入力によっ
てセット（１）される。

INTF2 ・・・・INT2端子の立ち下がりエッジ入力によっ
てセット（１）される。

INTFE0・・・・タイマ／イベントカウンタのECNTとETM0
レジスタの内容の一致によってセット（１）される。

INTFE1・・・・タイマ／イベントカウンタのECNTとETM1
レジスタの内容の一致によってセット（１）される。

INTFEIN ・・・タイマ／イベントカウンタの入力（CI）
あるいはタイマ出力T0の立ち下がりエッジによってセッ
ト（１）される。

INTFAD・・・・A/Dコンバータの変換値が４個のCR0〜CR
3レジスタに転送されるとセットされる。

INTFSR・・・・シリアルインタフェースの受信バッファ
レジスタがフルになるとセットされる。

INTFST・・・・シリアルインタフェースの送信バッファ
レジスタが空（エンプティ）になるとセット（１）され
る。

マスクレジスタ ノンマスカブル割り込みNMIを除く各割り込みソースに
対して10ビットのマスクフラグを持っており各々はソフ
トウェアでセット，リセットできるようになっている。
RESET入力により全てのマスクフラグがセットされ、NMI
以外の割り込みソースがマスクされる。各マスクレジス
タの各ビットの機能を第8b図および第8c図に示す。

プライオリティコントロール回路 第１表に示す６レベルの優先順位を制御する回路であ
り、第１表に示す優先順位に従って優先順位の最も高い
ものの割り込み要求を受けつけ、他の割り込み要求は保
留する。

テストコントロール回路 各割り込みソースに対する割り込み要求を起こさないテ
ストフラグをテストするスキップ命令（SKIT,SKNIT）を
実行する際に動作する。

インタラプトイネーブルフリップフロップ このフリップフロップがセットされると割り込み許可、
リセットされると割り込み禁止となる。なお、ノンマス
カブル割込みNMIはこの影響を受けない。このフリップ
フロップは、EI（イネーブルインタラプト）命令でセッ
トされ、RESET入力もしくはDI（ディスエーブルインタ
ラプト）命令でリセットされる。また、いずれかの割り
込みを受け付けるとこのフリップフロップはリセットさ
れ、割り込み禁止になる。

テストフラグレジスタ 割り込み要求を起こさない７種のテストフラグが構成さ
れている。

OV・・・・タイマ／イベントカウンタのECNTがオーバフ
ローすることによりセット（１）される。

ER・・・・シリアルデータ受信時に発生するパリティエ
ラー，フレーミングエラーおよびオーバーランエラーに
よってセット（１）される。

SB・・・・Vdd端子の立ち上がり入力によってセット
（１）される。

AN7〜AN4・・AN7〜AN4端子への立ち下がりエッジ入力に
よってセット（１）される。

なお、以上のテストフラグはスキップ命令によってテス
トしうる。

第9a図に、タイマ回路B3の構成を示す。第9a図を参照し
て説明する。この回路B3は、２組の８ビットインターバ
ルタイマTIMER0,TIMER1とタイマフリップフロップ等で
構成されており、タイマ動作や方形波出力はタイマモー
ドレジスタTMMによって制御される。各々のインターバ
ルタイマは、８ビットのアップカウンタ,8ビットのコン
パレータ，および８ビットのタイマレジスタTM0,TM1で
なっている。

アップカウンタ・・・・タイマモードレジスタTMMで指
定される入力クロックによりカウントアップする。

タイマレジスタ（TM0,TM1）・・インターバル時間を設
定する８ビットのレジスタである。

コンパレータ・・・・アップカウンタの内容とTM0,TM1
の内容を比較し、一致したらアップカウンタをクリアす
るとともに内部割り込みINTT0,INTT1を発生する。

タイマフリップフロップ（TIMER F/F）・・・・タイマ
0,タイマ１の一致信号、もしくは内部クロックにより反
転する。この出力はT0端子に出力できる。なお、この出
力はタイマ／イベントカウンタのモードレジスタの指定
により、タイマ／イベントカウンタの基準時間、さらに
シリアルモードレジスタの指定によりシリアルクロック
として使用しうる。

タイマモードレジスタ ２組のインターバルタイマTIMER0,TIMER1,およびタイマ
フリップフロップの動作モードを指定する８ビットレジ
スタである。第9b図に各ビットの機能を示す。

TF0,TF1（ビット0,1）・・・タイマフリップフロップの
リセット指定および入力クロックの指定を行なう。内部
クロックφ_３は発振周波数（実施例では10MHz）を３分
周したものである。

CK00,CK01（ビット2,3）・・TIMER0の入力クロック指定
を行なう。内部クロックφ₁₂およびφ₃₈₄は、それぞれ
発振周波数を12分周および384分周したものである。

TS3（ビット４）TIMER0のアップカウンタの状態を指定
する。“1"でアップカウンタを00Hにクリアし、カウン
トアップを停止させる。これを“1"から“0"にするとア
ップカウンタは00Hからカウントアップを開始する。

CK10,CK11（ビット5,6）・・TIMER1の入力クロック指定
を行なう。

TS1（ビット７）・・・・TIMER1のアップカウンタの状
態を指定しTS0ビットと同一の動作を行なう。

RESET入力によりタイマモードレジスタTMMはFFHにセッ
トされ、TIMER0,TIMER1ともにアップカウンタはクリア
され停止状態で、タイマフリップフロップはリセットさ
れる。

第10a図に、タイマ／イベントカウンタ回路B4の構成を
示す。

第10a図を参照して説明する。この回路B4は16ビットの
タイマ／イベントカウンタであり、インターバルタイ
マ，外部イベントカウンタ，周波数測定，パルス幅測定
又はプログラマブル短形波出力のいずれかのモードを選
択しうる。この回路は次のような要素で構成されてい
る。

タイマ／イベントカウンタ アップカウンタ（ECNT）・
・・入力パルスをカウントする16ビットカアンタであ
り、カウント値のクリアはクリア制御回路で行なわれ
る。

タイマ／イベントカウンタ キャプチュアレジスタ（EC
PT）・・・ECNTの内容を保持する16ビットのバッファレ
ジスタである。

タイマ／イベントカウンタ レジスタ0,1（ETM0,ETM1）
・・・カウント値を設定する16ビットレジスタである。

コンパレータ・・・・ECNTとETM0,ETM1の内容を比較
し、一致を検出すると一致信号（CP0,CP1）を発生す
る。

入力制御回路・・・・ECNTへの入力を制御する回路で、
タイマ／イベントカウンタモードレジスタETMMの指定に
応じて所定の動作を行なう。

割り込み制御回路・・・タイマ／イベントカウンタの割
り込みを制御する回路で、次の割り込みソースがあり、
各ソースにより割り込み要求フラグがセットされる。

ａ）ECNTとETM0との一致信号 ｂ）ECNTとETM1との一致信号 ｃ）CI入力の立ち下がり、あるいはTOの立ち下がり 出力制御回路・・・２チャネルのパルス出力（CO0,CO
1）を制御する回路で、タイマ／イベントカウンタと連
動してパルス幅および周期を変化させうる。この回路の
構成を第10b図に示す。

モードレジスタ・・・・・・タイマ／イベントカウンタ
には、動作モードを指定するタイマ／イベントカウンタ
モードレジスタETMMと、出力制御回路の動作を指定する
タイマ／イベントカウンタアウトプットモードレジスタ
EOMの２つのモードレジスタがある。

モードレジスタETMMの各ビットの機能を第10c図に示
し、EOMの各ビットの機能を第10d図に示す。

ETMM ET0,ET1（ビット0,1）・・タイマ／イベントカウンタア
ップカウンタECNTの入力クロックを指定する。

EM0,EM1（ビット2,3）・・ECNTのクリアモードを指定す
る。これらが“00"に指定されると、ECNTは0000Hにクリ
アされてカウントアップを行なわない。それ以外の指定
にすると、ECNTは入力クロックによってカウントアップ
を行ない、所定の条件でECNTをクリアし再び0000Hより
カウントアップする。

CO00,CO01（ビット4,5）・・・出力制御回路（第10b
図）のレベルフリップフロップLV0のレベルを出力ラッ
チに転送するタイミングを指定する。なおEOMのLD0ビッ
トがセット（１）されていると出力ラッチにレベル転送
後LV0のレベルが反転する。

CO10,CO11（ビット6,7）・・CO00,CO01と同様にレベル
フリップフロップLV1のレベルを出力ラッチに転送する
タイミングを指定する。EOMのLD1ビットがセットされて
いると出力ラッチにレベル転送後LV1のレベルが反転す
る。

RESET入力により、タイマ／イベントカウンタモードレ
ジスタは00Hにリセットされる。

EOM タイマ／イベントカウンタの出力制御回路の動作を制御
する８ビットレジスタである。出力制御回路の構成は第
10b図に示してある。第10b図を参照して説明すると、CO
1出力はマスタスレーブ型の出力で初段のレベルフリッ
プフロップLV0は次に出力するレベルを保持している。
次段のラッチはLV0のレベルを外部に出力するためのも
のである。なおCO1出力もCO0出力と同様の構成になって
いる。第10b図および第10d図を参照してEOMの各ビット
の機能を説明する。

LO0,LO1（ビット0,4）・・・このビットをセットする
と、レベルフリップフロップLV0又はLV1のレベルが出力
端子に出力される。

LD0,LD1（ビット1,5）・・・このビットは、LV0,LV1の
レベルをタイマ／イベントカウンタモードレジスタで指
定される出力タイミングで反転させるか否かを指定す
る。

LRE0,LRE1,LRE2,LRE3（ビット2,3,6,7）・・・これらの
ビットは、レベルフリップフロップのセット／リセット
を行なうものでLRE0,LRE2の各ビットをセット（１）す
れば、それぞれLV0,LV1をリセットし、LRE1,LRE3の各ビ
ットをセット（１）すれば、それぞれLV0,LV1をセット
する。

第11a図に、A/D変換回路B5の構成を示す。第11a図を参
照して説明すると、この回路は入力回路，直列ストリン
グ，電圧コンパレータ，逐次近似ロジック，およびレジ
スタCR0〜CR3で構成されている。８本のアナログ入力は
マルチプレクスされ、A/DチャンネルモードレジスタANM
の指定により選択されるようになっている。A/D変換さ
れたデータはCR0〜CR3にストアされる。A/D変換回路B5
の動作モードを指定するA/DチャンネルモードレジスタA
NMの各ビットの機能は第11b図に示す。

第4b図を参照すると、実施例では、アナログ入力ポート
AN0,AN1,AN2,AN3を利用してCPUの入力ポート数を拡張し
ている。すなわち、複数のスイッチ類の状態の組み合せ
に応じてそれぞれ異なるレベルが出力されるようにし、
それを１つにまとめてアナログポートに接続し、これを
アナログレベルとして読取ることにより、１つのポート
で多数のスイッチ類の状態を判別できるようにしてあ
る。

具体的には、例えばポートAN1には２つのスイッチSW1,S
W2が接続されているが、ポートAN1のレベルが０〜1.49V
であると両者ともにオフ、レベルが1.5〜2.91Vであると
SW1がオン,SW2がオフ、レベルが2.91〜3.65VであるとSW
2がオン,SW1がオフ、レベルが3.66〜5Vであると両者と
もにオンとして判別する。

レジスタB6の構成は第６図に示すとおりである。主な構
成要素の概略を説明する。なお、“ダッシュ”を付して
あるレジスタとそれを付けないレジスタとは、いずれか
一方が使用でき、その選択はソフトウェアで行なう。

アキュームレータＡ・・・８ビットの算術，論理演算命
令などのデータ処理を行なう。EXA命令により、ベクタ
レジスタＶとペアでオルタネートレジスタ（ダッシュを
付したもの）との交換ができる。

拡張アキュームレータEA・・・16ビットの算術，論理演
算命令などのデータ処理を行なう。

ワーキングレジスタベクタレジスタＶ・・・メモリ空間
上にワーキング領域を設定する場合、メモリアドレスの
上位８ビットをこのレジスタで選択し、下位８ビットを
命令のイミーディアトデータで指定する。したがってこ
のレジスタで指定されるメモリ領域を256×８構成のワ
ーキングレジスタとして利用できる。

汎用レジスタB,C,D,E,H,L・・・アキュームレータＡの
補助レジスタとしての機能の他に、16ビットのレジスタ
ペア（BC,DE,HL）としてデータポインタの機能を待ち、
特にDEおよびHLはベースレジスタとしての機能を備えて
いる。

プログラムカウンタPC・・・次に実行すべきプログラム
のアドレスを保持している16ビットレジスタである。通
常はフェッチすべき命令のバイト数に応じて自動的にイ
ンクリメントされるが、分岐を伴なう命令をフェッチす
る場合にはイミーディアトデータやレジスタの内容がロ
ードされる。RESET入力により0000Hにクリアされる。

スタックポインタSP・・・メモリのスタック領域（LIFO
形式）の先頭アドレス情報を保持している16ビットレジ
スタであり、この内容はコール命令，プッシュ（PUSH）
命令実行時および割り込み発生時にデクリメントされ、
リターン命令，ポップ（POP）命令実行時にインクリメ
ントされる。

再度第６図を参照すると、論理演算ユニットALUと内部
データバスとの間にプログラムステータスワードPSWが
備わっている。PSWは、命令実行の結果によってセッ
ト，リセットされる６種類のフラグでなっており、その
うち３種類（Z,HC,CY）は命令でテスト可能になってい
る。またこの内容は割り込み発生時に自動的にスタック
に退避され、RETI命令で回復する。RESET入力により全
ビットがリセットされる。

Z:ゼロフラグ・・・演算結果が０のときセットされ、そ
れ以外のときリセットされる。

SK:スキップフラグ・・・スキップ条件が成立する場合
にセットされ、それ以外ではリセットされる。

HC:ハーフキャリーフラグ・・・演算の結果ビット３か
らのキャリーがあったとき、またはビット３へのボロー
があったときセットされ、それ以外のときリセットされ
る。

L1・・・MVI A,byte命令のたてづみが行なわれたときセ
ットされ、それ以外ではリセットされる。

L0・・・MVI L,byte;LXI H,word命令のたてづみが行な
われたときにセットされ、それ以外でリセットされる。

CY:キャリーフラグ・・・演算の結果、ビット７あるい
はビット15からのキャリーがあったとき、又はビット７
あるいはビット15へのボローがあったときセットされ、
それ以外のときリセットされる。

次に、第６図に示す各ポートPA,PB,PC,PDおよびPFの概
略構成を説明する。

ポートPA・・・・８ビットの入出力ポートであり、入出
力バッファおよび出力ラッチ機能を備えている。動作モ
ード（入力／出力）の指定は、８ビット構成のモードＡ
レジスタMAの各々対応するビットのセット／リセットに
より行なう。

ポートＢ・・・・ポートＡと同一である。モードレジス
タはMBである。

ポートＣ・・・８ビット構成の特殊入出力ポートであ
り、ポートＡと同様のモードＣレジスタMCの指定により
汎用入出力ポートとして動作する他に、各種コントロー
ル信号ポートとして動作する。ポート／コントロールモ
ードの指定は、第12図に示すモードコントロールＣレジ
スタMCCの各ビットの設定によりビット単位で行ないう
る。

ポートＤ・・・８ビットの特殊入出力ポートで汎用入出
力ポートとして動作する他にマルチプレクストアドレス
／データバスとして動作する。（実施例では汎用ポート
として使用している。）この選択はメモリマッピングレ
ジスタMMにより指定する。

ポートＦ・・・８ビットの特殊入出力ポートで、汎用入
出力ポートとして動作する他に、メモリマッピングレジ
スタMMの指定により、アドレスバスとしても動作する。
（実施例では汎用ポートとして使用している。）ポート
モードでの入／出力の指定はモードＦレジスタMFにより
行なう。

マイクロコンピュータCPUは、16ビットのアドレスを指
定できるが、この実施例では外部メモリはなく、０番地
〜4095番地（0000H〜0FFFH）にプログラムおよび数値デ
ータを格納したROMメモリを割り当ててあり、65280番地
〜65503番地（FF00H〜FFFFH）に読み書き可能なRAMメモ
リを割り当ててある。

RAMの各々のアドレス領域はマイクロコンピュータCPUが
所定の動作を行なうための、変数データ格納領域，送受
信データ格納領域，演算データ格納領等に設定してあ
る。

各メモリ領域に定義したラベルとそこに割当てた機能を
次の第2a表〜第2i表にまとめて示し、アセンブラ形式で
記載したCPUの動作プログラムリストをその次の第３−
１表〜第３−55表に示す。なお各ラベルのメモリアドレ
スについては、プログラムリストの最初の部分で定義し
てあるので、それを参照されたい。

第13−１図〜第13−21図に、マイクロコンピュータCPU
の動作の流れを詳細に示す。以下、このフローチャート
および第５図のタイミングチャートをを中心に装置の動
作を説明するが、更に詳細な動作については、前記プロ
グラムリスト（第３−１表〜第３−55表）を参照された
い。そこで、まずプログラムリストの概略を説明する。
このプログラムリストには、文番号とアセンブラ文が記
載してある。このアセンブラプログラムは、「EVAKIT C
ONTROLLER（UCOM−87AD）VER.1.1」を用いることによ
り、CPUのプログラムメモリ（ROM）に格納すべき機械語
コードを得ることができる。なお、プログラムリスト上
においては、最後に記号Ｈを付加した数値コードは16進
コードである。また、セミコロン「；」よりも右側の文
は注釈である。

文番号20〜237がメモリテーブルの各ラベルの定義をす
る部分である。例えば、文番号23では、ラベル“DTPA"
のアドレスをFF00と定義している。つまり、“DTPA"を
参照するということは、メモリアドレスFF00に格納され
たデータを参照することに等しい。

文番号240〜613が割込処理のプログラムである。ここで
は、ノンマスカブル割込の処理NMINT,タイマ割込の処理
INTTM,割込端子（INT1,INT2）からの割込の処理INTRG,A
/Dコンバータ割込処理ADCIIN,シリアルデータ伝送回路
からの割込の処理SIINT等を定義している。例えば、端
子INT1からの割込があると、前記第１表に示すように00
10Hのアドレスにエントリーするので、INTRGではスター
トアドレスをORG命令で0010Hに設定し、そこからスター
トし、割込要因フラグINTF2に応じてINTRGF又はINT1の
処理にジャンプするようにしている。

文番号614〜718がメインルーチンである。

文番号719〜1920が、メインルーチンで呼出す各種サブ
ルーチンのプログラムを並べたものである。

次に第５図のタイミングチャートについて簡単に説明す
ると、これは送られる原稿がレジストセンサSERで検出
されるあたりから原稿を露光位置に停止させるまでの動
作について、割込処理を主体として処理の進み方の概略
を示したものである。なお、第５図において、○で囲ん
だ番号ｎ（ｎ＝１〜18）は、プログラムにラベルで定義
した処理とは別に、機能別に割込処理を分類したもので
あり、これらの各々の処理ｎは、フローチャート上では
シャープ「＃」を付して、＃ｎとして位置を示してあ
る。次に各処理＃ｎの動作を簡単に説明する。

＃1 SER出力の立ち上がりエッジでNMI割込がかかり、第
13−19図のNMINTを実行イベントカウンタをパルス幅測
定モードでスタートする。

＃2 INTRG−−INT10を実行 イベントカウンタを止めて、MITPCをクリアする。

＃3 ADCIIM−−INTCU1を実行 イベントカウンタの内容（ECPT）をM1SUB1に格納する。

＃4 INTRG−−INT20を実行 イベントカウンタ再スタートし、M1TPCの内容を＋１す
る。

＃5 INTRG−−INT30を実行 イベントカウンタを止めてM1TPCの内容を＋１する。

＃6 ADCIIM−−INTCU3を実行 イベントカウンタの内容をM1SUBに格納する。

＃7 INTRG−−INT40を実行 M1TPCを＋１する。結果が50に達するまで、割込処理で
はこの動作を繰り返す。

＃8 INTRG−−INT40を実行 M1TPCの内容が50以上になったので、INTCUを＋１として
割込処理を更新し、INT2のマスクを解除し、イベントカ
ウンタをスタートする。

＃9 INTRG−−INT50を実行 M1TPCを＋１し、イベントカウンタをクリアスタートす
る。

＃10 ADCIIM−−INTCU5を実行 レジストセンサをチェックし、オフならそのまま戻る。
オンなら、M1SUB2クリア,INTCU更新,INTFEINおよびINT2
をマスク，イベントカウンタ停止,HOSEIレジスタ初期設
定,TPCHG切換セットする。

＃11 INTRG−−−（INTF2が１なので）INTRGFを実行 INT2マスク，イベントカウンタ停止,INTCU更新,HOSEIレ
ジスタ初期設定する。

＃12 ADCIIM−−INTCU6を実行 M1SUB2にイベントカウンタの値を格納,HOSEF2に１をセ
ット,INTEINをマスクする。

＃13 INTRG−−INT60を実行 HOSEICを＋１する。

＃14 INTRG−−INT60−−INT61を実行 NXTTPの内容からHOSEICを減算,INTCUを更新する。

＃15 INTRG−−INT70−−INT71を実行 NXTTPをデクリメントする。

＃16 INTRG−INT70−INT72を実行（NXTTPが０） INTCUを更新,SPDWNCに3FHをセットする。

＃17 INTRG−INT80−INT81を実行 SPDWNCが０以下になっていないので、SPDWNCをデクリメ
ント,M2スピードデータをポートPDに出力セット,RAMのD
TPDにデータをセット ＃18 INTRG−INT80−ITOFM2を実行 ポートPFにM2オフデータを出力セット,INT1およびINT2
をマスク,COPYFに０をセット,M2スピードデータをポー
トPDに出力セット,RAMのDTPDにデータをせっとする。

それでは、第13−１図〜第13−21図を参照し、CPUの動
作を順を追って説明する。

メインルーチンは第13−１図および第13−２図に示され
ている。電源がオンすると、０番地のジャンプ命令によ
り、メインルーチンのST1にエントリーする。ST1に入る
と、まずスタックポインタSP,ベクタレジスタＶおよび
メモリマッピングレジスタMMを初期設定する。次いでレ
ジストオンフラグRGONFを１にセットし、サブルーチンO
FPORTを実行する。このサブルーチンでは、各機構が動
作しない状態に各出力ポートを初期設定する。次いで、
各レジスタMCC,MC,MA,MB,MM,MFにそれぞれ所定値をセッ
トし、各々のポートの機能を設定する。更に、タイマ／
イベントカウンタモードレジスタETMMに０をセットして
カウンタ値を保持するバッファECNTの内容をクリアす
る。

次いで、メモリの内容をクリアする。メモリのクリア
は、Ｃレジスタの値を更新しながら、ＣレジスタとＶ′
レジスタとで定まる16ビットアドレスで指定されるメモ
リに対して行なわれる。更に、シリアルデータ伝送モー
ド設定およびアナログポートのモード設定を行ない、ア
ナログポートのマスクFADおよびタイマINTT1のマスクを
解除し、割込を許可する。

これ以降の処理は、ループ状に繰り返し行なわれる。す
なわち、INPORT,LFTCHK,JAMCHK,ANRD10,ANRD20,ANRD30,
・・・・,CUTUP,SWCHKと進んでMRRPすなわちINPORTの最
初に再度エントリーし、これを繰り返し行なう。なお、
フラグCOPYE（STARTF）をチェックしてこれが１すなわ
ちコピー動作中であると、動作モード指定状態を読取る
処理ANRD10およびANRD20をスキップする。

主要サブルーチンの概略を説明する。

INPORT（第13−３図参照）・・・・入力ポートPB,PCお
よびPFの状態を読み取って、それぞれ、バッファBFPB,B
FPCおよびBFPFに格納する。またスイッチの状態をSWDT1
にセットする。なお、この処理では読取ミスをなくする
ため、読取を２回行なうようにしている。

LFTCHK（第13−８図参照）・・・給紙部と搬送部のカバ
ースイッチCS1,CS2をチェックして、いずれか一方が開
いていれば、現在の動作モードをクリアして装置を待機
状態にセットする。

JAMCHK（第13−８図参照）・・・ジャムチェック:ADF又
はSADFモードが指定された場合に実行する。モータM1,M
2が共にオフの場合、レジストセンサSERがオン又は排紙
センサSEEがオンだとジャムと判定。M1又はM2がオンな
ら、M1TPのカウント値が所定以上の場合又はM2異常信号
がある場合にジャムと判定。給紙部のジャムならフラグ
TDJAMS、搬送部のジャムならフラグTDJAMEを１にセット
する。

ANRD10,ANRD20,ANRD30,ANRD60,ANRD70,ANRD00（第13−
４図，第13−10図および第13−11図参照）・・・アナロ
グポートAN0,AN1,AN2,AN3,AN4,AN5,AN6およびAN7の状態
を読んでスイッチ等の状態を判別し、その結果をBUCR0
〜７およびBUAN0〜７に格納する。また、その結果に応
じて各種表示用LED（LEDU）の付勢／消勢を制御する。

STATCH（第13−４図参照）・・・自動給紙動作を開始し
てもよいか否かをチェックする。すなわち、複写プロセ
ス制御ユニット200から給紙指示があり、セットスイッ
チSESが原稿台上に原稿があることを検出し、COPYFが０
すなわちコピー中でなければ、コピーフラグCOPYF（STA
RTF）を１にセットし、交流モータＭをオンし、呼出し
ソレノイドSLCを付勢し、ジョブカウンタJOBCに１をセ
ットし、TIME1CUに０をセットし、INSATFに１をセット
する。また、SADFモードであれば、コロ回転ソレノイド
（クラッチ）CLLを付勢する。

TMCUP（第13−４図参照）は、モータM1の動作を検出す
るセンサPSRからの信号M1TPの立ち上がりエッジを検出
して、その回数をレジスタTIM1CUに格納する。M1PEGCHF
は、立ち上がりをチェックするためのフラグである。

JOB（第13−５図参照）は、給紙工程の主な動作を制御
する必要であり、メインルーチンのループ処理を１回行
なう毎に１回行なわれる。この処理で実行される動作
は、ジョブカウンタJOBCの内容に応じて順次変化する。
すなわちJOBCが０にクリアされた状態では、何もしない
で戻るが、一担JOBCに（STATCH）１がセットされると、
JOB1を実行した後JOBCに２をセットし、次にエントリー
するとJOB2を実行してJOBCに３をセットし、同様にして
JOB6まで進む。但し、ジョブカウンタJOBCのカウントア
ップは、カウンタTIM1CUの値（モータＭの回転量に応じ
た値が入る）が所定値に達した後でないと行なわれな
い。つまり、原稿シートの動きに同期して処理の内容が
更新される。

具体的には、スタートから40パルス（１パルスは1.2m
m）発生すると給紙クラッチCLUを付勢してJOB2に進み、
45パルス発生すると直流サーボモータM2をオンにセット
するとともにレジストオンフラグRGONFを０にクリアし
てJOB3に進む。JOB3ではレジストセンサSERが原稿先端
を検出するのを待ち、これを検出すると、呼出しソレノ
イドSLCおよびクラッチCLUをオフしカウンタINT1CUをク
リアしてJOB4に進む。JOB4に入ると、更に50パルスが発
生した時点でフラグFRFONFに１をセットし、JOB5に進
む。JOB5ではレジストセンサSERが原稿シートの後端を
検出するのを待ってコロ回転ソレノイド（クラッチ）CL
Lをオフし、フラグFRFONFを０にクリアする。

FEFCH（第13−３図参照）は、コロ回転ソレノイドCLLを
制御するためのフラグチェックである。FEFONFが１のと
きにセットスイッチSESがオフすると、FRFONFを０にし
てSOLFRFを１にする。

DTOUT（第13−３図参照）は、レジスタDTPA,DTPB,DTPC,
DTPDおよびDTPFにセットされたデータをそれぞれ出力ポ
ートPA,PB,PC,PDおよびPFに出力する処理である。

CHEXIT（第13−６図参照）は、排紙処理を開始してもよ
いか否かをチェックする。すなわち、フラグINSATFが１
であるときに複写プロセス制御ユニット200から排紙指
示がある（排紙SWオン）と、排紙ジョブカウンタEXJOBC
に１をセットし、フラグORGFLGを０にクリアして直流サ
ーボモータM2を所定速度で駆動開始する。排紙タイマレ
ジスタEXTIMをクリアし、タイマのマスクを解除してタ
イマTM1に所定値をセットした後これをスタートする。
カウントフラグCUNTFが１なら、オリジナルカウンタORG
CUを＋１する。

EXJOB（第13−６図，第13−７図参照）は、排紙工程の
主な動作を制御する処理であり、メインルーチンのルー
プ処理を１回行なう毎に１回行なわれる。この処理で実
行される動作は、前記JOBと同様に、ジョブカウンタEXJ
OBCの内容に応じて順次変化する。すなわちEXJOBCが０
にクリアされた状態では、何もしないで戻るが、一担EX
JOBCに（CHEXITで）１がセットされると、順次EXJOB1,E
XJOB2およびEXJOB3を実行する。

具体的には、まずEXJOB1で排紙センサSEEが原稿先端を
検出する前に、エッジチェックフラグEGEXF0を１にセッ
トする。なお、排紙センサSEEが原稿先端を検出する前
にタイマEXTIMの内容が82以上になったら、JAM表示をし
てその内容を複写プロセス制御ユニット200に伝送す
る。排紙センサSEEが原稿先端を検出したら、フラグEGE
XF0を０にクリアし、タイマレジスタEXTIMをクリアする
とともにジョブカウンタEXJOBCを＋１する。これでEXJO
BCが２にセットされるので、次回はEXJOB2に進む。EXJO
B2では、まずエッジチェックフラグEGEXF1を１にセット
し、排紙センサSEEが原稿後端を検出するまで待つ。後
端を検出したら、フラグEGEXF1を０にクリし、タイマレ
ジスタEXTIMをクリアしてEXJOBCを＋１する。これでジ
ョブカウンタEXJOBCは３にセットされ、次回はEXJOB3に
進む。EXJOB3では、タイマEXTIMが30を越えるとモータM
2を停止し、タイマをマスクしジョブカウンタEXJOBCを
０にクリアして戻る。

TDCHK（第13−14図）・・・伝送データチェック：セッ
トスイッチ，カバースイッチ,PSTATF（搬送スタート指
示）,SADFスイッチ,ADFスイッチの状態に応じて、送信
データバッフアTDDT0をセットする。

SDCHO（第13−14図）・・・TDDTnとBUTDnを比較し、異
なる場合にビット０を１にセットしてBUTDnをTDDTnにス
トアする（ｎ＝０〜２）。

SITXD（第13−14図）・・・TDDTnのビット０が１ならシ
リアルデータ送信処理を行なう。

DIPCHK・・・・DIPスイッチDSW1,DSW2,DSW3およびDSW4
の状態をチェックする。

REGHS（第13−16図参照）・・・DIPスイッチがDSW3のみ
オンで他がオフだと、シリアル受信をマスクし、サイズ
統一，セットスイッチに応じてフラグをセットし、スト
ップフラグが立つとREGAJを実行する。APSスイッチがオ
ンなら、原稿を排出する。

REGAJ（第13−16図参照）・・・MIHS1を演算し、その結
果とBUCR5の内容（VR101の設定値）の差に応じた数値，
プラス「Ｐ」又はエラー「Ｅ」を表示する。

REGVR（第13−16図参照）・・・BUCR5−5E（Ｈ）をオフ
セットアドレスとして、VRDATAテーブルのデータをロー
ドし、それをM1HOSEにストアする。

SIZERD（第13−15図参照）・・・フラグSIZEFが１の場
合に実行:5種類のサイズデータとM1TPCHの内容とで10種
類のサイズを判別する。

SNCHK（第13−10図参照）・・・DSW1,2がオンの場合に
実行：「Ｃ」と紙サイズに応じた数値を表示する。

DISPL（第13−16図）・・・・DSW1,2がオンの場合に実
行：レジスタSEG1,SEG10に格納された表示データを表示
器LEDUの各桁にセットする。

CUTUP（第13−12図参照）・・・CUNTFが１の場合に実
行:ORGCUの内容をレジスタSEG1,SEG10に転送する。

CULED（第13−12図参照）・・・LED表示初期設定 SWCHK（第13−10図参照）・・・APSスイッチチェック:S
W5の状態変化（立ち上がりエッジ）を検出してLDAPSの
状態を反転する。

NXTDT（第13−21図参照）・・・モータM2を駆動する残
りの距離に相当するパルス数を演算する。この処理につ
いては後で詳細に説明する。なお、フラグHOSEF2が１で
なければ、この処理は単に通過するだけである。

NXTHS（第13−17図参照）・・・M1TPCに得られたデータ
を補正するための演算処理、これについては後で詳細に
説明する。

VRHOSE・・・・可変抵抗器VR102の設定に応じて、全体
の搬送距離を調整する。

次に、１枚の原稿を給紙指示があってから露光位置に位
置決めするまでの処理を、第５図のタイミングチャート
を参照しながら、まだ説明していない割込処理を中心に
説明する。

レジストオンフラグRGONFは、メインルーチンの第４ス
テップでまず１にセットされる。初期設定が完了し、ス
タートチェックSTATCHで給紙指示が検出されると、もー
たM1が駆動されて呼出しソレノイドSLCが付勢され、次
に給紙ジョブJOB1に入ると所定時間を経過した後給紙ク
ラッチCLUをオンする。続いてモータM2をオンにセット
し、レジストオンフラグRGONFを０にセットする。ここ
までの処理で、原稿シートは、モータM1の駆動力によ
り、呼出しコロ36で給紙され、プルアウトローラ34,35
の間を通り、更にローラ32,33の間を通って送られる。

ここで原稿シート先端がローラ32,33に達し、レジスト
センサSERが原稿シート（先端）を検出すると、CPUのNM
I割込端子に割込要求がかかり、これによってCPUは第13
−19図に示すノンマスカブル割込処理NMINT（＃１）に
エントリーする。メモリアドレスでいうと0004番地であ
る。ここでは、レジストオンフラグRGONFが０になって
いるので、NMINT2に進む。まずイベントカウンタをパル
ス幅測定モードに設定し、割込処理を選択するためのカ
ウンタINTCUに１をセットする。更に、TPCHGに１をセッ
トして割込端子INT1の入力信号としてM1TPを選択し、割
込フラグF1,FEINをクリアした後、割込マスクINTEINお
よびINT1を解除してINT2をマスクし、イベントカウンタ
をスタートする。これで、イベントカウンタは停止指示
があるまで内部クロックをカウントする。

続いて、端子INT1に印加されるパルスM1TPが立ち上がる
と（＃２）、割込がかかってINTRGにエントリーし、カ
ウンタINTCUの値に従ってINT10にジャンプし、イベント
カウンタをストップしてレジスタM1TPCをクリアする。
また、この処理でポートPB4を低ベルＬにセットする。

上記INT1の割込処理から戻ると、上記処理でポートPB4
に出力された低レベル信号によってポートPC5に割込レ
ベルがセットされ、これによりINTEINの割込（＃３）が
かかり、ADCIIM（第13−18図参照）にエントリーする。
この処理のエントリーアドレスは0020番地である。この
場合、カウンタINTCUが１なので、INTCU1にジャンプす
る。ここでは、イベントカウンタのカウント値を保持す
る16ビットレジスタECPTの内容を、補正レジスタM1SUB1
にストアする。つまり、レジスタM1AUB1には、レジスト
センサSERが原稿シートの先端を検出してから、次にパ
ルスM1TPが立ち上がるまでの間の時間に応じた値（内部
クロック数）が格納される。この処理を終えると、割込
カウンタINTCUは＋１されて２になる。

次に割込端子INT1に印加されるM1TPが立ち上がると、割
込処理INTRG（＃４）にエントリーし、割込カウンタINT
CUの値に従ってINT20の処理にジャンプする。ここで
は、イベントカウンタをスタートし、割込カウンタINTC
Uを＋１する。また、この処理以降、M1TPの立ち上がり
エッジの割込がかかる毎に、レジスタM1TPCの内容を＋
１する。したがって、レジスタM1TPCには、レジストセ
ンサが原稿先端を検出してからのM1TPのパルス数−１の
値が入る。

次に割込端子INT1に印加されるM1TPが立ち上がると、割
込処理INTRG（＃５）にエントリーし、割込カウンタINT
CUの値に従ってINT30の処理にジャンプする。この処理
では、イベントカウンタをストップし、ポートPB4に低
レベルを出力する。

上記割込処理から戻ると、上記処理でポートPB4に出力
された低レベル信号により、入力ポートPC5に割込要求
がかかり、これによって割込処理ADCIIM（＃６）にエン
トリーする。この処理では、割込カウンタINTCUの値に
従ってINTCU3にジャンプする。そして、イベントカウン
タのカウント値を保持するレジスタECPTの内容を、補正
レジスタM1SUB0に格納する。ここでレジスタM1SUB0に入
る値は、M1TPの立ち上がりから次の立ち上がりまでの間
にイベントカウンタがカウントした内部クロックの数、
すなわちM1TPの１周期に相当する時間である。

次に割込端子INT1に印加されるM1TPが立ち上がると、割
込処理INTRG（＃７）にエントリーし、割込カウンタINT
CUの値に従ってINT40の処理にジャンプする。ここで
は、単にレジスタM1TPの内容を＋１するだけである。

レジスタM1TPCの内容が50未満では、M1TPの立ち上がり
による割込処理は＃７を繰り返す。

レジスタM1TPCの内容が50以上になると、（＃８）M1TP
の立ち上がりで割込処理INTRG−INT40とエントリーし、
割込カウンタINTCUを＋１するとともに、フラグINTF2を
クリアしてからINT2の割込みマスクを解除し、イベント
カウンタをスタートする。

次に割込端子INT1に印加されるM1TPが立ち上がると、割
込処理INTRG（＃９）にエントリーし、割込カウンタINT
CUの値に従ってINT50の処理にジャンプする。この処理
では、単にイベントカウンタのストップ，再スタートを
行なった後、出力ポートPB4に低レベルＬをセットす
る。

上記割込処理を終了すると、上記処理でポートPB4に出
力された信号により入力ポートPC5に割込要求がかか
り、ADCIIM（＃10）にエントリーする。割込カウンタIN
TCUの値に従ってINTCU5にジャンプし、レジストセンサS
ERから原稿後端が抜けてなければ何もしないで戻る。

以後、原稿後端がレジストセンサSERから抜けるまで、
すなわちSERが原稿を検出しなくなるまでは、M1TPによ
る割込がかる毎に、上記と同一の処理＃9,＃10を繰り返
す。

レジストセンサSERが原稿を検出しなくなると、割込端
子INT2（PC3）に割込要求がかかり、上記と同様に割込
処理INTRGにエントリーする（＃11）が、フラグINTF2が
１にセットされているので、上記とは異なる処理に進
む。すなわち、INT2の割込みをマスクし、イベントカウ
ンタをストップし、割込カウンタINTCUを＋１し、補正
フラグHOSEIFに１をセットする。また、TPCHGに０をセ
ットして、割込端子INT1に印加する信号としてM2TPを選
択するように切換る。これ以降、M1TPにかわってM2TPの
立ち上がりを検出する毎に割込がかかる。又処理＃9,＃
10を繰り返していて＃10の直前にレジストセンサSERが
原稿を検出しなくなった場合第13−９図中＃10−２のル
ートを通り、その後の＃11,＃12の処理はとばして＃13
の処理にいく場合もある。

＃11の割込処理を終了した直後、＃11処理によってポー
トPB4に出力される低レベル信号により、ポートPC5に割
込要求がかかり、これによってADCIIM（＃12）の割込処
理にエントリーする。この処理では、INTCU6にジャンプ
して、補正レジスタM1SUB2にイベントカウンタの内容を
保持するレジスタECPTの内容を格納し、補正フラグHOSE
F2を１にセットしてINTEINの割込をマスクする。このと
き補正レジスタM1SUB2に格納される値は、レジストセン
サSERが原稿の後端を検出した時とその直前にパルス信
号M1TPが立ち上がった時との間でイベントカウンタがカ
ウントした内部クロックの数、すなわち時間に相当する
数値である。

また、＃11の割込処理（INT2）を実行しないで、INT1の
割込がかかった直後にちょうどレジストセンサSERが原
稿後端を検出すると、その直後の＃10の割込処理でINTC
U5にジャンプした時に、それまでとは異なる処理を行な
う。すなわち、16ビット補正レジスタM1SUB2に０を格納
し、割込カウンタINTCUを＋１し、INTFEINとINT2の割込
をマスクし、イベントカウンタをストップし、補正フラ
グHOSEIFに1,HOSEIF2に１をそれぞれセットし、TPCHGに
０をセットして端子INT1の信号入力としてM2TPを選択す
るように切換る。すなわち、これは前記＃11および＃12
と同様であり、M1TPの立ち上がりエッジのタイミングと
レジストセンサの原稿後端検出タイミングがほぼ一致し
ているので、補正レジスタM1SUB2には０を入れる。

なお、第５図のタイミングチャートには、INT2の割込が
かかった場合、すなわちレジストセンサSERが原稿後端
に検出したことによって割込がかる場合（＃11）の動作
タイミングを示してある。

いずれにしても、これまでの処理で、補正レジスタM1SU
B0,M1SUB1およびM1SUB2には、それぞれタイミングパル
スM1TPの１周期に相当する数値，レジストセンサSERが
原稿先端を検出してから次のタイミングパルスM1TPが現
われるまでの時間に相当する数値，およびレジストセン
サSERが原稿後端を検出した時とその直前に現われたタ
イミングパルスM1TPの立ち上がり時との時間に相当する
数値が入る。このような値を求めるのは、M1TPのカウン
トによる位置検出（移動量検出）誤差を小さくするため
である。すなわち、単にレジストセンサSERが原稿先端
を検出してから原稿後端に検出するまでの移動量をM1TP
をカウントすることにより求めようとすると、原稿先端
を検出してからその直後にM1TPが入力れるまでの移動量
と、原稿後端が検出された時とその直前にM1TPが入力さ
れた時との間の移動量はカウント値には入らないから、
最大ではM1TPの２パルス分、すなわちこの例では2.4mm
の検出誤差を生ずる可能性がある。そこでこの例では、
後述するようにM1SUB0,M1SUB1およびM1SUB2を利用して
補正を行なうことによって、制御誤差がM2TPの１パルス
分（0.12mm）以下という高精度を実現している。

さて、割込処理＃10又は＃12で補正フラグHOSEF2が１に
セットされると、INT60の処理NXTDT（第13−21図参照）
で補正演算処理を開始する。カウントミスに対する補正
値は、次の演算により求める。

補正値＝（M1SUB1＋M1SUB2）×10/M1SUB0 ……（１） すなわち、誤差時間M1SUB1およびM1SUB2をM1TPの周期で
割算し、それをM2TPの周期に換算するため10倍する。つ
まり、レジスタM1TPCに格納されているM1TPの立ち上が
りエッジをカウントした値を10倍した値に上記補正値を
加えた値が原稿の長さになるから、その結果を全体の搬
送距離（この例ではM2TPに換算した値が4092）から引い
たものが、残りの搬送距離に相当するM2TPのパルス数で
ある。

実際には次のような処理を行なっている。すなわち、ま
ずM1TPC（16ビット）の内容をCPUのBCレジスタに格納
し、M1TPCの下位８ビットを10倍したものをCPUのDEレジ
スタに格納し、M1TPCの上位８ビットを10倍したものを
アキュームレータＡに格納し、Ｄレジスタにアキューム
レータの内容を加算する。これで、DEレジスタにM1TPC
を10倍した値が入る。次にM1SUB0をCPUのEAレジスタ（1
6ビット）に入れてこれを10で除算する。

なお、この実施例ではイベントカウンタのカウントする
内部クロックは周期が1.2μsecであり、またタイミング
パルスM1TPの周期が2.4msecとなるように制御するの
で、レジスタEAに入る値の最大値（１周期）は2000であ
り、これを10で除算すると値は200以下であり、EAレジ
スタの下位８ビットに結果が入っていることが分かる。

そこでその下位８ビットをアキュームレータＡに格納す
る。またEAレジスタに１を加えてこれを右に（下位に向
かって）ビットシフトし、EAレジスタの1/2（四捨五入
済）を演算する。次にM1SUB1をCPUのBCレジスタに入
れ、これをEAレジスタに加える。これは後の除算で分母
となるM1SUB0の1/2（EA）を分子に加えることで除算後
の四捨五入を省略するための処理である。誤差データM1
SUB2をCPUのレジスタBCに格納してこれをEAレジスタに
加える。これで、EAレジスタにはM1SUB1＋M1SUB2が入
る。

このＥレジスタの内容をアキュームレータＡで除算する
ことにより、前記補正値がEAに得られる。アキュームレ
ータＡにはM1SUB0を10で割った値が入っているので、結
果を10倍する必要はない。この補正値をM1TPCが格納さ
れたDEレジスタに加算し、実際の原稿長さをM2TPのパル
ス数に換算した値を得る。

ここまでの処理では、M1TPの１パルスが正確に1.2mmに
対応しているものとして計算してきたが、実際には1.19
6〜1.1876程度の範囲内でばらついている。そこで、こ
れを補正するための処理NXTHS（第13−17図）を実行す
る。

概略でいうと、NXTHSではシート長さ（パルス数）のデ
ータを格納したM1TPCの内容に所定の補正係数を掛けて
実際のシート長さに相当する数値を求める。つまり、補
正係数をＫとすれば、実際の値はM1TPC×Ｋである。

実際には、Ｋが必ず１より小さくなるようにしてあり、
後述するように（１−Ｋ）×1000が補正値として８ビッ
トレジスタM1HOSEに格納してある。M1TPの値にM1HOSEを
乗算して理論値と計数値との差を求め、計数値からその
差を減算して計数値が理論値に一致するように補正して
いる。

M2TPに換算したM1TPのパルス数は、A3サイズのシートの
場合、理論値は3500である。ここで例えば計算値が3600
であると次のように計算する。16ビットレジスタDEに36
00すなわち0E10Hが入る。調整が済んでいれば、M1HOSE
には1CHが入っている。DEの内容をBCにストアし、下位
（10H）×M1HOSEの結果（1C0H）をM1HS2にストアし、上
位（0EH）×M1HOSEの結果（188H）をレジスタEAにスト
アし、M1HS2の上位とEAを加算しその結果（189H）を10
で割ってその結果（27H:余り３）をM1HS3の上位および
レジスタＢにストアし、上記余りを上位８ビット、M1HS
2の下位を下位８ビットとする16ビットデータ（3C0H）
をレジスタEAにストアし、それを10で割って結果（60
H）をM1HS1の下位にストアし、それを100で割る。この
結果（64H）が、理論上１パルスを1.2mmとするために生
ずる差であるから、この差をM1HS1から引く。結果（DAC
H:3500）は理論値3500と一致する。

NXTDTに戻って説明する。全体の原稿搬送距離（レジス
トセンサSERの位置から原稿先端停止位置までの距離）
をM2TPのパルス数に換算した値（この例では4092）から
減速制御に必要なパルス数118を引き、この結果から上
記原稿長さ（DE）を引いて、その結果を残りパルス数レ
ジスタNXTTPに格納する。これが終ったら、補正フラグH
OSEIFおよびHOSEF2を０にセットする。

補正処理が終了した後でM2TPにより割込がかかると、＃
14の処理を行なう。すなわちINTRGにエントリーしてINT
60にジャンプし、残りパルスレジスタNXTTPの内容から
補正カウンタHOSEICの内容を減算する。すなわち補正処
理中に現わてM2TPのパルス数をNXTTPから一気に減算す
る。この処理を終わると割込カウンタINTCUが＋１され
て割込処理が更新される。

以後、残りパルスレジスタNXTTPの内容が０になるまで
は、M2TPによる割込がかかる度に＃14の処理を行なう。
＃14の割込処理では、それを実行する度に残りパルスレ
ジスタNXTTPの内容を−１する。

残りパルスレジスタNXTTPの内容が０になると、＃16を
実行する。この処理に入ると、割込カウンタINTCUを＋
１するとともに、直流サーボモータM2の駆動速度を設定
するレジスタSPDWNCに3F（十進で63）をセットして戻り
減速モードに入る。

このモードに入ると、タイミングパルスM2TPによる割込
処理は＃17になる。すなわちINTRGにエントリーしてINT
80にジャンプし、速度レジスタSPDWNCの内容を−１する
とともにそのデータをポートPDに出力し、それをレジス
タDTPDに格納する。この処理は速度レジスタSPDWNCが４
になるまで繰り返す。つまり、タイミングパルスM2TPの
２パルスに１度にSPDWNCを−１してモータM2の駆動速度
を階段状に減速する。

モータM2の駆動速度データ（SPDWNCの値）が５未満にな
ると、＃18に進んで、出力ポートPFに速度０のデータを
出力してモータM2を停止制御し、INT1およびINT2の割込
をマスクし、コピーフラグCOPYFを０にセットする。こ
れで、原稿シートは所定の露光位置に位置決めされる。

次に、M1TPのカウント値が理論上の値すなわち１パルス
あたり1.2mmに対応するように補正するための係数M1HOS
Eの設定について説明する。概略でいうと、この実施例
では装置を補正モードに設定した状態で、長さの正確な
A3版のシートを通紙すると、その時のシート長さをカウ
ントした結果の一部と可変抵抗器VR101の設定レベルに
対応する値との差を、表示器DSPUに数値で表示する。し
たがってVR101を調整すると、表示される数値が変化す
る。この数値が０になるようにVR101を調整すると、補
正係数の設定は終了する。

それでは、補正値設定動作の詳細を説明する。第13−２
図に示すように、DIPスイッチDSW1,DSW2,DSW3およびDSW
4の状態は、サブルーチンDIPCHKで常時チェックされて
いる。サブルーチンREGHSはメインルーチンのループ処
理で常時コールされている。但し、第13−16図に示すよ
うに、DIPスイッチDSW3のみがオンで他のDIPスイッチが
全てオフの場合、以外ではこれらの処理は単に通過する
だけである。

そこで、DSW1,DSW2,DSW3およびDSW4を、それぞれオフ，
オフ，オンおよびオフに設定し、A3長さのシートを所定
位置にセット後シート送りをスタートすると、前述した
ような処理によってシートが送られる。この際、レジス
トセンサSERがオンしてからオフするまでの間のM1TPの
パルス数、すなわちシート長さに対応する値がカウント
される。

第13−16図を参照する。サブルーチンREGHSでは、シー
トが位置決めされてストップフラグSTOPFが立つと、サ
ブルーチンREGVRを実行する。REGVRに入ると、M1HS1す
なわちシート長さをカウントした値（理論値は3500）を
10で割り、その下位８ビットをアキュームレータＡにス
トアする。アキュームレータＡの内容をチェックし、こ
れが5EHと72Hの間であれば、その値からBUCR5すなわちV
R101の設定値を引く。その結果が正であれば、それを更
に10で割り、その結果と余りを、それぞれ表示レジスタ
SEG10およびSEG1にストアし、その内容を表示器DSPUに
出力する。M1HS1を10で割った結果が5EH以下か又は72H
以上であると、DSPUの10の桁に「Ｅ」すなわちエラーを
表示し、その値からBUCR5を引いた結果が０以下である
と、DSPUの10の桁に「Ｐ」すなわちプラス（補正値が大
きすぎる）を表示する。

具体的な例をあげて説明する。A3版シートの長さは420m
mであるから、理論上のカウント値は350である。M1TPの
実際のカウント値が360（M1HS1はこれを10倍した値）で
ある場合、誤差は＋10パルスである。カウント値360す
なわち168Hの下位８ビットは68Hである。ここでもし可
変抵抗器VR101の設定が最小になっていると、レジスタB
UCR5には5EHの値が入ってじる。従って68H−5EHすなわ
ち10が結果となり、表示器DSPUには1,0が表示される。

ここでVR101を調整すれば、それに応じてBUCR5の値が変
わり、DSPUに表示される値も変わる。表示値が０になる
とBUCR5の値は68Hでる。調整を終えて実際の動作を行な
うと、サブルーチンREGVRで、BUCR5の値から5EHを引い
て、それをオフセットアドレスとするVRDATAテーブルの
データをM1HOSEにストアする。

つまり、上記のように調整した場合にはBUCR5に68Hが入
っているから、オフセットアドレスは10になる。VRDATA
テーブルは、プログラムリスト（第３−48表）の文番号
1679〜1699で定義してある。各データは１バイトであ
る。このテーブルの開始アドレスはラベルVRDATAで定義
してあるから、オフセットアドレスが10のVRDATAを参照
するということは、文番号1689の1CHを読むということ
である。つまり、1CHが補正値としてM1HOSEに入る。

VRDATAテーブルのデータは、前記のように（１−Ｋ）×
1000である。つまり、文番号1689の場合には（１−0.97
2）×1000＝28すなわち1CHとなる。この値がM1HOSEに入
っていると、実際にカウントした値（M1HS1）に0.972を
乗算することになるから、M1HS1が3600であれば、補正
後の値は3499.2で理論値3500に一致する。

サブルーチンREGHS（第13−16図）に戻りAPDスイッリSW
5がオンなら、シートを排出する。

上記実施例では、駆動系を給紙系と搬送系の２つに分割
した場合について説明したが、１つの系のみでシートを
送る装置でも、同様に所定位置にシート検出器を配置し
て、その位置をシート後端が抜けた時に残りの駆動量を
設定するような構成とする場合には本発明を実施しう
る。

また、実施例では補正値を設定するために可変抵抗器を
用いA/D変換を行なって設定値を求めているが、これに
変えて例えばDIPスイッチを用いてもよい。実施例と同
様に21種の補正値を設定するのであれば、５ビットのDI
Pスイッチを用いればよい。

効果 以上のとおり、本発明の装置によれば、ローラ径のばら
つきや滑り等により、シートの位置決め誤差が生じる場
合であっても、表示手段に表示される値に従って補正信
号発生手段の可動部を動かすだけの簡単な操作で、正し
い位置にシートが停止するように制御系の補正量を調整
することができる。

【図面の簡単な説明】

第１図は、本発明の実施する一形式の複写機を示す正面
図である。 第2a図は第１図に示す自動原稿送り装置30,31の構成を
示す縦断面図、第2b図は自動原稿送り装置の斜視図、第
2c図は第2b図の一部を拡大して示す斜視図である。 第３図は、第１図の装置の原稿送りに関係する電気回路
構成を示すブロック図である。 第4a図，第4b図，第4c図および第4d図は、第３図に示す
自動原稿送り制御ユニットの詳細な構成を示す電気回路
図である。 第５図は、CPUの割込を主体とする動作タイミングを示
すタイムチャートである。 第６図は、自動原稿送り制御ユニットに備わったマイク
ロコンピュータCPUの構成を示すブロック図である。 第7a図は第６図のシリアルインタフェース回路B1を示す
ブロック図、第7b図および第7c図はそれぞれ回路B1のモ
ードレジスタの各ビットの機能を示す平面図である。 第8a図は第６図の割込回路B2の概略構成を示すブロック
図、第8b図および第8c図はその回路の内部レジスタの各
ビットの機能を示す平面図である。 第9a図は第６図のタイマ回路B3の概略構成を示すブロッ
ク図、第9b図はその回路のモードレジスタの各ビットの
機能を示す平面図である。 第10a図は第６図のタイマ／イベントカウンタ回路B4の
概略構成を示すブロック図、第10b図は第10a図の出力制
御回路の１つの構成を示すブロック図、第10c図および
第10d図はそれぞれ回路B4の内部レジスタの各ビットの
機能を示す平面図である。 第11a図は第６図のA/D変換回路B5の概略構成を示すブロ
ック図、第11b図は回路B5のモードレジスタ各ビットの
機能を示す平面図である。 第12図は、ポートPCのモードレジスタMCCの各ビットの
機能を示す平面図である。 第13−１図〜第13−21図は、マイクロコンピュータCPU
の動作を示すフローチャートである。 1:コンタクトガラス、3:感光体ドラム 4,5:給紙カセット、10:帯電チャージャ 11:イレーサ、12:現像器 14:転写チャージャ、15:分離チャージャ 30:分離装置（第１のシート搬送機構） 31:搬送装置）第２のシート搬送機構） 32,33:プルアウトローラ 34,35:分離コロ、36:呼出しコロ 37:原稿台、38:原稿シート 39:搬送ベルト、40,41:ベルトローラ 42,43,44,45:排紙ローラ 46:ガイドプレート 47,48,49,50:駆動プーリ 51,52:支持部材、53,54:駆動ローラ 55,56:駆動プーリ 100:自動原稿送り制御ユニット（電子制御装置） 200:複写プロセス制御ユニット SES:セットスイッチ SER:レジストセンサ（シート検出手段） SEE:排紙センサ M1:交流モータ、M2:直流サーボモータ CS1,CS2:カバースイッチ PSB:ロータリーエンコーダ PSR:フォトセンサ（移動量検出手段） VR101:可変抵抗器（補正信号発生手段） DSW1,DSW2,DSW3,DSW4:DIPスイッチ DSPU:7セグメント表示器（表示手段）

Claims (4)

【特許請求の範囲】
1. 【請求項１】シートを搬送する第１のシート搬送機構と
   当該機構から送り出されるシートを目標停止位置まで搬
   送する第２のシート搬送機構とからなる シート搬送機構； 第１のシート搬送機構の動作量に応じた信号を出力する
   移動量検出手段； 第１のシート搬送機構の出口近傍の所定位置に配設され
   た少なくとも１つのシート検出手段； 位置を自己保持する可動部を有しその可動部の状態に応
   じた電気信号を出力する補正信号発生手段； 該補正信号発生手段の設定状態の誤差量に応じた情報を
   表示する表示手段； および 移動量基準値を保持する手段を含み、第１の指示がある
   とシート搬送機構を駆動して、シート検出手段がシート
   先端を検出してからシート後端を検出するまでの、移動
   量検出手段の出力信号を移動量検出値として計数し、前
   記移動量基準値と移動量検出値との違いに対応する誤差
   量と、補正信号発生手段の出力信号によって定まる設定
   値との偏差に対応する表示値を計算し、該表示値に応じ
   た情報を前記表示手段に表示し、第２の指示があると、
   シート搬送機構を駆動し、シートが所定の位置を通る間
   の移動量検出手段の出力信号を計数し、その値と補正信
   号発生手段の出力信号と目標停止位置とに応じて、シー
   トが所定の位置を越えてから目標停止位置に搬送するま
   でのシート搬送機構の目標動作量を設定する、電子制御
   手段； を備えるシート送り装置。
2. 【請求項２】前記シート搬送機構の第１のシート搬送機
   構と第２のシート搬送機構は、それぞれ独立した駆動源
   を有する、前記特許請求の範囲第（１）項記載のシート
   送り装置。
3. 【請求項３】補正信号発生手段は可変抵抗器である、前
   記特許請求の範囲第（１）項記載のシート送り装置。
4. 【請求項４】電子制御手段は、第２の指示があるとシー
   ト搬送機構を駆動し、シートが所定の位置を通る間の移
   動量検出手段の出力信号を計数し、その値を補正信号発
   生手段の出力信号で補正し、その結果と目標停止位置と
   に応じて、シートが所定の位置を越えてからのシート搬
   送機構の目標動作量を設定する、前記特許請求の範囲第
   （１）項，第（２）項又は第（３）項記載のシート送り
   装置。