JPH0689272A - マルチプロセッサ制御方式 - Google Patents
マルチプロセッサ制御方式Info
- Publication number
- JPH0689272A JPH0689272A JP4240206A JP24020692A JPH0689272A JP H0689272 A JPH0689272 A JP H0689272A JP 4240206 A JP4240206 A JP 4240206A JP 24020692 A JP24020692 A JP 24020692A JP H0689272 A JPH0689272 A JP H0689272A
- Authority
- JP
- Japan
- Prior art keywords
- bus block
- bus
- block
- main processor
- processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】
【目的】マルチプロセッサシステムのシステム立上げ、
障害時の制御を効率化させる。 【構成】各バスブロックにおけるメインプロセッサは、
バスブロック単位でのシステムイニシャライズを実行す
る立ち上げ処理機構１０と、バスブロック内に閉じて障
害処理を行い、システムから自バスブロックを切り離す
バスブロック切り離し処理機構２０と、バスブロック内
での診断プログラム実行処理機構３０と、障害部分を縮
退させバスブロックをシステムに再結合するバスブロッ
ク動的縮退処理機構４０とから構成されている。
障害時の制御を効率化させる。 【構成】各バスブロックにおけるメインプロセッサは、
バスブロック単位でのシステムイニシャライズを実行す
る立ち上げ処理機構１０と、バスブロック内に閉じて障
害処理を行い、システムから自バスブロックを切り離す
バスブロック切り離し処理機構２０と、バスブロック内
での診断プログラム実行処理機構３０と、障害部分を縮
退させバスブロックをシステムに再結合するバスブロッ
ク動的縮退処理機構４０とから構成されている。
Description
【０００１】
【産業上の利用分野】本発明は、マルチプロセッサ情報
処理システムのシステム立上げ、縮退の制御方式に関す
る。
処理システムのシステム立上げ、縮退の制御方式に関す
る。
【０００２】
【従来の技術】従来のマルチプロセッサ制御システムで
は、システムの立上げ時は、ある特定のプロセッサが他
のプロセッサ全てと同期を取りながら初期設定を行って
いた。また、システム障害が発生した場合は、システム
が一重化の場合はシステムを停止させて障害処理を行
い、システムが二重化の場合は待機系統のシステムに切
り換えて運用の続けていた。
は、システムの立上げ時は、ある特定のプロセッサが他
のプロセッサ全てと同期を取りながら初期設定を行って
いた。また、システム障害が発生した場合は、システム
が一重化の場合はシステムを停止させて障害処理を行
い、システムが二重化の場合は待機系統のシステムに切
り換えて運用の続けていた。
【０００３】
【発明が解決しようとする課題】上述した従来のマルチ
プロセッサ制御システムでは、システムの立上げ時は、
ある特定のプロセッサが他のプロセッサ全てと同期を取
りながら初期設定を行うため、プロセッサの数が増加す
るにつれ、システムの立上げに時間がかかるという欠点
があった。
プロセッサ制御システムでは、システムの立上げ時は、
ある特定のプロセッサが他のプロセッサ全てと同期を取
りながら初期設定を行うため、プロセッサの数が増加す
るにつれ、システムの立上げに時間がかかるという欠点
があった。
【０００４】また、システム障害が発生した場合は、シ
ステムが一重化の場合はシステムを停止させなければな
らず、運用を継続するためにはシステムを二重化させな
ければならず、運用性や経済性に問題があった。
ステムが一重化の場合はシステムを停止させなければな
らず、運用を継続するためにはシステムを二重化させな
ければならず、運用性や経済性に問題があった。
【０００５】本発明の目的は、バスブロック単位で各初
期設定処理を並列に行いシステム立上げ処理の高速化を
図るとともに、システム障害時は、バスブロック単位で
縮退を行うようにしシステムへのダメージを最小限に
し、システム資源の利用性を向上させことにある。
期設定処理を並列に行いシステム立上げ処理の高速化を
図るとともに、システム障害時は、バスブロック単位で
縮退を行うようにしシステムへのダメージを最小限に
し、システム資源の利用性を向上させことにある。
【０００６】
【課題を解決するための手段】第１の発明は、バス単位
に１つの主プロセッサと１以上のサブプロセッサが接続
されたバスブロックを構成し前記主プロセッサを介して
前記バスブロック間での通信を行うマルチプロセッサ情
報処理システムのマルチプロセッサ制御方式において、
前記各バスブロックの主プロセッサはシステム立ち上げ
時に前記主プロセッサが属する前記バスブロック内の前
記主プロセッサと前記サブプロセッサ間の接続関係を示
すバス制御情報テーブルを作成した後、他の前記バスブ
ロックの主プロセッサ間と前記バス制御情報の交換を行
いシステム共有情報を作成し前記主プロセッサが属する
前記バスブロック内の各サブプロセッサに前記システム
共有情報を転送するバスブロック単位の立ち上げ処理機
構を備えることを特徴とする。
に１つの主プロセッサと１以上のサブプロセッサが接続
されたバスブロックを構成し前記主プロセッサを介して
前記バスブロック間での通信を行うマルチプロセッサ情
報処理システムのマルチプロセッサ制御方式において、
前記各バスブロックの主プロセッサはシステム立ち上げ
時に前記主プロセッサが属する前記バスブロック内の前
記主プロセッサと前記サブプロセッサ間の接続関係を示
すバス制御情報テーブルを作成した後、他の前記バスブ
ロックの主プロセッサ間と前記バス制御情報の交換を行
いシステム共有情報を作成し前記主プロセッサが属する
前記バスブロック内の各サブプロセッサに前記システム
共有情報を転送するバスブロック単位の立ち上げ処理機
構を備えることを特徴とする。
【０００７】第２の発明は、前記バスブロック内で障害
が発生時、障害の発生した前記バスブロック内の前記主
プロセッサは、前記障害バスブロックをシステムから切
り離しさ縮退させるバスブロック切り離し処理機構を有
することを特徴とする。
が発生時、障害の発生した前記バスブロック内の前記主
プロセッサは、前記障害バスブロックをシステムから切
り離しさ縮退させるバスブロック切り離し処理機構を有
することを特徴とする。
【０００８】第３の発明は、前記縮退されたバスブロッ
ク内の前記主プロセッサは、前記障害バスブロック内の
診断を予め備えた診断プログラムにより障害箇所を診断
する診断プログラム実行処理機構を有することを特徴と
する。
ク内の前記主プロセッサは、前記障害バスブロック内の
診断を予め備えた診断プログラムにより障害箇所を診断
する診断プログラム実行処理機構を有することを特徴と
する。
【０００９】さらに、第４の発明は、前記診断プログラ
ム実行処理機構による診断結果に基づき前記障害サブプ
ロセッサを切り話した後、前記障害バスブロックをイニ
シャライズし前記システムと再結合を行うバスブロック
動的縮退処理機構を有することを特徴とする。
ム実行処理機構による診断結果に基づき前記障害サブプ
ロセッサを切り話した後、前記障害バスブロックをイニ
シャライズし前記システムと再結合を行うバスブロック
動的縮退処理機構を有することを特徴とする。
【００１０】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１１】図１は本発明の一実施例を示すブロック図
である。
である。
【００１２】本実施例は、図１に示すように、各バスブ
ロックにおけるメインプロセッサは、バスブロック単位
でのシステムイニシャライズを実行する立ち上げ処理機
構１０と、バスブロック内に閉じて障害処理を行い、シ
ステムから自バスブロックを切り離すバスブロック切り
離し処理機構２０と、バスブロック内での診断プログラ
ム実行処理機構３０と、障害部分を縮退させバスブロッ
クをシステムに再結合するバスブロック動的縮退処理機
構４０とから構成されている。
ロックにおけるメインプロセッサは、バスブロック単位
でのシステムイニシャライズを実行する立ち上げ処理機
構１０と、バスブロック内に閉じて障害処理を行い、シ
ステムから自バスブロックを切り離すバスブロック切り
離し処理機構２０と、バスブロック内での診断プログラ
ム実行処理機構３０と、障害部分を縮退させバスブロッ
クをシステムに再結合するバスブロック動的縮退処理機
構４０とから構成されている。
【００１３】図２は、各バスブロック（Ａ，Ｂ，Ｎ）内
におけるプロセッサの関係を示し、太線枠のプロセッサ
（Ａ１，Ｂ１，Ｎ２）は各バスブロック内の主プロセッ
サを示す。さらに、図３はバス制御情報テーブル構成図
を示す。
におけるプロセッサの関係を示し、太線枠のプロセッサ
（Ａ１，Ｂ１，Ｎ２）は各バスブロック内の主プロセッ
サを示す。さらに、図３はバス制御情報テーブル構成図
を示す。
【００１４】次に、本実施例の動作について説明する。
【００１５】バスブロック単位でのシステムイニシャラ
イズを実行する各バスブロックにおけるメインプロセッ
サのバスブロック単位の立ち上げ処理機構１０は、Ｉ／
Ｏ命令によりバス情報を取得し、各バスブロックのバス
制御情報テーブルを作成する。本制御情報を基に、以
降、各バスブロックのメインプロセッサ間にてシステム
全体の同期取り（情報の受け渡し）が行われ、この時シ
ステム共有情報の授受が行われる。システム共有情報を
引き取った各バスブロックのメインプロセッサは、サブ
プロセッサに情報を伝え、各バスブロック単位でシステ
ムイニシャライズ処理を並行して実行する。尚、作成さ
れたバス制御情報テーブルは、各メインプロセッサ対応
のバックアップメモリ上に格納される。
イズを実行する各バスブロックにおけるメインプロセッ
サのバスブロック単位の立ち上げ処理機構１０は、Ｉ／
Ｏ命令によりバス情報を取得し、各バスブロックのバス
制御情報テーブルを作成する。本制御情報を基に、以
降、各バスブロックのメインプロセッサ間にてシステム
全体の同期取り（情報の受け渡し）が行われ、この時シ
ステム共有情報の授受が行われる。システム共有情報を
引き取った各バスブロックのメインプロセッサは、サブ
プロセッサに情報を伝え、各バスブロック単位でシステ
ムイニシャライズ処理を並行して実行する。尚、作成さ
れたバス制御情報テーブルは、各メインプロセッサ対応
のバックアップメモリ上に格納される。
【００１６】運用時、システムに障害が発生した場合、
バスブロック内のメインプロセッサのバスブロック切り
離し処理機構２０へ制御が渡される。バスブロック切り
離し処理機構２０は、障害情報をバックアップメモリに
書き込むと共に、他バスブロックのメインプロセッサに
対し、障害発生の通知を行い、自バスブロックへのアク
セスの禁止の通知を行い、システムからバスブロックを
切り離す。アクセス禁止を受信した他バスブロックのメ
インプロセッサは、同一バスブロック内のサブプロセッ
サに障害発生のバスブロックへのアクセスを禁止させ
る。この時、障害発生のプロセッサに対して発行した要
求は、すべて異常終了させる。その後、障害発生のバス
ブロックにおけるメインプロセッサは、自バスブロック
内のサブプロセッサに停止命令を通知する。停止命令を
受信したサブプロセッサは、受信している要求を終了さ
せた後、停止する。サブプロセッサ停止後、メインプロ
セッサは、次に、診断プログラム実行処理機構３０に制
御を渡す。
バスブロック内のメインプロセッサのバスブロック切り
離し処理機構２０へ制御が渡される。バスブロック切り
離し処理機構２０は、障害情報をバックアップメモリに
書き込むと共に、他バスブロックのメインプロセッサに
対し、障害発生の通知を行い、自バスブロックへのアク
セスの禁止の通知を行い、システムからバスブロックを
切り離す。アクセス禁止を受信した他バスブロックのメ
インプロセッサは、同一バスブロック内のサブプロセッ
サに障害発生のバスブロックへのアクセスを禁止させ
る。この時、障害発生のプロセッサに対して発行した要
求は、すべて異常終了させる。その後、障害発生のバス
ブロックにおけるメインプロセッサは、自バスブロック
内のサブプロセッサに停止命令を通知する。停止命令を
受信したサブプロセッサは、受信している要求を終了さ
せた後、停止する。サブプロセッサ停止後、メインプロ
セッサは、次に、診断プログラム実行処理機構３０に制
御を渡す。
【００１７】診断プログラム実行処理機構３０は、バッ
クアップメモリの障害情報を参照し、診断プログラムを
バックアップメモリからロードし、不良箇所の診断を実
行し、診断結果をバックアップメモリに書き込み、バス
ブロック動的縮退処理機構４０に制御を渡す。
クアップメモリの障害情報を参照し、診断プログラムを
バックアップメモリからロードし、不良箇所の診断を実
行し、診断結果をバックアップメモリに書き込み、バス
ブロック動的縮退処理機構４０に制御を渡す。
【００１８】バスブロック動的縮退処理機構４０は、バ
ックアップメモリ内の障害情報、および診断結果によ
り、障害サブプロセッサを除いてサブプロセッサの再配
置を行い、サブプロセッサに対してイニシャライズを要
求する。その後、他バスブロックのメインプロセッサに
対して、アクセス禁止解除の通知を行い、システムと再
結合を行う。
ックアップメモリ内の障害情報、および診断結果によ
り、障害サブプロセッサを除いてサブプロセッサの再配
置を行い、サブプロセッサに対してイニシャライズを要
求する。その後、他バスブロックのメインプロセッサに
対して、アクセス禁止解除の通知を行い、システムと再
結合を行う。
【００１９】
【発明の効果】以上説明したように、本発明は、バスブ
ロック単位のシステムイニシャライズ処理を可能にした
ことにより、システムの立ち上げ時間を短縮する効果が
ある。次に、バスブロック内で障害が発生した場合はバ
スブロック単位にシステムから切り離しバスブロック単
位で診断できるため、システムに与える影響を最小限に
抑えることができる効果がある。さらに、障害バスブロ
ックにおいて動的に障害プロセッサを切り離しバスブロ
ックをイニシャライズしシステムと再結合できる効果が
ある。
ロック単位のシステムイニシャライズ処理を可能にした
ことにより、システムの立ち上げ時間を短縮する効果が
ある。次に、バスブロック内で障害が発生した場合はバ
スブロック単位にシステムから切り離しバスブロック単
位で診断できるため、システムに与える影響を最小限に
抑えることができる効果がある。さらに、障害バスブロ
ックにおいて動的に障害プロセッサを切り離しバスブロ
ックをイニシャライズしシステムと再結合できる効果が
ある。
【図１】本発明の一実施例を示す主プロセッサのブロッ
ク図である。
ク図である。
【図２】本実施例の各バスブロック内におけるプロセッ
サの接続関係を示す図である。
サの接続関係を示す図である。
【図３】本実施例のバス制御情報テーブル構成図であ
る。
る。
１０ バスブロック単位の立ち上げ処理機構 ２０ バスブロック切り離し処理機構 ３０ 診断プログラム実行処理機構 ４０ バスブロック動的縮退処理機構
Claims (4)
- 【請求項１】バス単位に１つの主プロセッサと１以上の
サブプロセッサが接続されたバスブロックを構成し前記
主プロセッサを介して前記バスブロック間での通信を行
うマルチプロセッサ情報処理システムのマルチプロセッ
サ制御方式において、前記各バスブロックの主プロセッ
サはシステム立ち上げ時に前記主プロセッサが属する前
記バスブロック内の前記主プロセッサと前記サブプロセ
ッサ間の接続関係を示すバス制御情報テーブルを作成し
た後、他の前記バスブロックの主プロセッサ間と前記バ
ス制御情報の交換を行いシステム共有情報を作成し前記
主プロセッサが属する前記バスブロック内の各サブプロ
セッサに前記システム共有情報を転送するバスブロック
単位の立ち上げ処理機構を備えることを特徴とするマル
チプロセッサ制御方式。 - 【請求項２】前記バスブロック内で障害が発生時、障害
の発生した前記バスブロック内の前記主プロセッサは、
前記障害バスブロックをシステムから切り離しさ縮退さ
せるバスブロック切り離し処理機構を有することを特徴
とする請求項１記載のマルチプロセッサ制御方式。 - 【請求項３】前記縮退されたバスブロック内の前記主プ
ロセッサは、前記障害バスブロック内の診断を予め備え
た診断プログラムにより障害箇所を診断する診断プログ
ラム実行処理機構を有することを特徴とする請求項２記
載のマルチプロセッサ制御方式。 - 【請求項４】前記診断プログラム実行処理機構による診
断結果に基づき前記障害サブプロセッサを切り話した
後、前記障害バスブロックをイニシャライズし前記シス
テムと再結合を行うバスブロック動的縮退処理機構を有
することを特徴とする請求項３記載のマルチプロセッサ
制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4240206A JPH0689272A (ja) | 1992-09-09 | 1992-09-09 | マルチプロセッサ制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4240206A JPH0689272A (ja) | 1992-09-09 | 1992-09-09 | マルチプロセッサ制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0689272A true JPH0689272A (ja) | 1994-03-29 |
Family
ID=17056035
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4240206A Withdrawn JPH0689272A (ja) | 1992-09-09 | 1992-09-09 | マルチプロセッサ制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0689272A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024013828A1 (ja) * | 2022-07-11 | 2024-01-18 | 日本電信電話株式会社 | 信号処理リソース切替装置、信号処理リソース切替システム、信号処理リソース切替方法およびプログラム |
| JP2025528026A (ja) * | 2022-09-08 | 2025-08-26 | 深▲セン▼市恒運昌真空技術股▲フン▼有限公司 | デュアルプロセッサ機器及びその制御方法並びにプロセッサ |
-
1992
- 1992-09-09 JP JP4240206A patent/JPH0689272A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024013828A1 (ja) * | 2022-07-11 | 2024-01-18 | 日本電信電話株式会社 | 信号処理リソース切替装置、信号処理リソース切替システム、信号処理リソース切替方法およびプログラム |
| JPWO2024013828A1 (ja) * | 2022-07-11 | 2024-01-18 | ||
| JP2025528026A (ja) * | 2022-09-08 | 2025-08-26 | 深▲セン▼市恒運昌真空技術股▲フン▼有限公司 | デュアルプロセッサ機器及びその制御方法並びにプロセッサ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7519856B2 (en) | Fault tolerant system and controller, operation method, and operation program used in the fault tolerant system | |
| US6378021B1 (en) | Switch control method and apparatus in a system having a plurality of processors | |
| JP3982353B2 (ja) | フォルトトレラントコンピュータ装置、その再同期化方法及び再同期化プログラム | |
| US5226152A (en) | Functional lockstep arrangement for redundant processors | |
| JP3447404B2 (ja) | マルチプロセッサシステム | |
| US6785840B1 (en) | Call processor system and methods | |
| JPH11143729A (ja) | フォールトトレラントコンピュータ | |
| US7493517B2 (en) | Fault tolerant computer system and a synchronization method for the same | |
| JP3774826B2 (ja) | 情報処理装置 | |
| JPH0689272A (ja) | マルチプロセッサ制御方式 | |
| JP2956849B2 (ja) | データ処理システム | |
| JP2845616B2 (ja) | マルチプロセッサシステム | |
| JPH11175108A (ja) | 二重化コンピュータ装置 | |
| JP3332098B2 (ja) | 二重化プロセッサ装置 | |
| JP3103877B2 (ja) | 多重構成システムによるプログラム実行方式 | |
| JPH05216855A (ja) | マルチｃｐｕ制御方式 | |
| JP3055906B2 (ja) | 緊急動作方式 | |
| JP2985188B2 (ja) | 二重化計算機システム | |
| JPH07200334A (ja) | 二重化同期運転方式 | |
| JPH08263455A (ja) | マルチ・プロセッサ・システムにおける故障プロセッサのデグレード方式 | |
| JPH09128258A (ja) | コンピュータシステムの再同期リセット処理方法 | |
| JPH1021148A (ja) | 冗長システム | |
| JPH0375857A (ja) | マルチプロセッサシステム | |
| JPS62296264A (ja) | デ−タ処理システムの構成制御方式 | |
| JPH09146853A (ja) | 二重化計算機及びその障害系復旧方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991130 |