JPH0689557A - 電子装置の検査、モニタシステム - Google Patents
電子装置の検査、モニタシステムInfo
- Publication number
- JPH0689557A JPH0689557A JP4266656A JP26665692A JPH0689557A JP H0689557 A JPH0689557 A JP H0689557A JP 4266656 A JP4266656 A JP 4266656A JP 26665692 A JP26665692 A JP 26665692A JP H0689557 A JPH0689557 A JP H0689557A
- Authority
- JP
- Japan
- Prior art keywords
- data
- inspection
- microcomputer
- vtr
- electronic device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
ンピュータの入力/出力を外部通信システムを介して検
査したり、マイクロコンピュータの内部状態を外部通信
システムを介してモニタすることを可能とする。 【構成】VTR本体1aには、周辺機器2aと通信フォ
ーマット3aを通じて通信可能なマイコン12が含まれ
る。この周辺機器2aからマイコン12に対して検査用
データが伝送されたり、その入力/出力が制御されたり
して、機器内部を検査する。マイコン12から周辺機器
2aに対して、内部状態のデータ等が通信フォーマット
3aを介して伝送される。
Description
の内部を検査し、あるいはモニタするための検査、モニ
タシステムに関する。
ジタルICのシステムでは、バウンダリースキャン等の
方法が知られている。また、インサーキットテスターと
いうある部品の接続をチェックする方法もある。さら
に、電子機器の内部状態をモニタする時には、ケースを
開けてオシロスコープ等でチェックする必要があった。
キャンの手法を使う時には、ICに専用の入出力が必要
とされ、また、ディジタルIC間の接続検査にしか使用
できない問題が生じる。インサーキットテスターは、高
密度実装の電子機器では、テストピンを当てることが難
しく、最新の基板実装には不向きである。さらに、電子
機器の内部状態をモニタする場合、内部を検査すること
が可能な状態に機器を分解する必要がある。然も、マイ
クロコンピュータが制御している内容をモニタすること
が殆どできない問題がある。電子機器の多くの機能をマ
イクロコンピュータが受け持っている機器においては、
不具合が発生した時に、その原因を調べることが困難で
あった。
接的に接触することを最小限に抑えて、機器の検査、機
器の内部状態のモニタが可能な検査、モニタシステムを
提供することにある。
クロコンピュータが組み込まれ、マイクロコンピュータ
が外部通信システムと接続された電子装置の検査、モニ
タシステムにおいて、ページおよびアドレスで階層構造
化され、各ページおよび各アドレスの内容の少なくとも
一部が事前に規定されている仮想空間を電子装置内部に
構築し、外部通信システムによって、ページおよびアド
レスを指定することによって、仮想空間上に配置された
データの変更を外部から行うようにした電子装置の検
査、モニタシステムである。
構造化された仮想空間が構築され、各ページ、各アドレ
スに事前に規定されたマイクロコンピュータの内部状態
のデータ等が配される。これによって、電子装置の個々
の構成の相違にかかわらず、外部から検査、モニタを統
一的に行うことができる。
する。図1は、この発明の検査システム全体を概略的に
示す。このシステムは、検査される電子機器1と検査治
具1と両者間の外部バス3と最小限のチェックピン4と
で構成されている。電子機器1および検査治具2には、
外部通信制御回路5aおよび5bがそれぞれ設けられ
る。外部通信制御回路5bは、電子機器1のマイコン6
の一つの機能として実現される。マイコン6は、回路ブ
ロック7を制御できる。外部バス3は、有線あるいは無
線の何れでも良い。
す。外部通信制御回路5bは、マイコン6のI/O回路
21と接続され、キー22から入力されたデータを外部
バス3に出力する。キー22を押したり、離したりした
時に、外部バス3に現れるマイコンのポート情報を検査
することによって、キー22とマイコン6との間の接続
を検査できる。
インターフェース23を介してメカ制御ブロック24に
供給される。ヒューマンインターフェース23は、操作
性を制御するための回路である。メカ制御ブロック24
の出力がスイッチ回路25の端子aおよびモータドライ
バ26を介してモータ27に加えられる。モータドライ
バ26およびモータ27間がチェックピン4を介して検
査治具2と接続される。スイッチ回路25の端子bに
は、外部通信制御回路5bの出力が供給される。スイッ
チ回路25は、外部通信制御回路5bによって制御され
る。
バ26に対する出力を外部通信制御回路5bの出力に切
り換え、種々のデータを外部バス3を通じて与えること
ができる。この場合のモータドライバ26のモータ27
への出力をチェックピン4を通じて検査治具2でモニタ
することにより、モータドライバ26の検査ができる。
チェックピン4に代えてドライバ26の出力をマイコン
6のポートに入力して、外部通信でモニタすることもで
きる。
概略的に示す。このシステムは、モニタされる電子機器
1と外部モニタ2´と両者間の外部バス3とで構成され
ている。電子機器1および外部モニタ2´には、外部通
信制御回路5aおよび5bがそれぞれ設けられる。外部
通信制御回路5bは、電子機器1のマイコン6の一つの
機能として実現される。
との間では、次のようなデータが送受信される。外部モ
ニタ2´からは、モニタしたい機器内部データの指示が
随時送出される。一方、電子機器1からは、指示された
内容についての最新データが周期的に出力される。外部
モニタ2´は、外部バス3を通じて伝送された機器の情
報をディスプレー8に表示する等の方法により、常時出
力している。
1内部のある内容が外部モニタ2´によってリアルタイ
ムにモニタできる。図4は、上述の図3と同様のマイコ
ン6の内部を示している。マイコン6は、RAM28を
有しており、このRAM28内にヒューマンインターフ
ェース23およびメカ制御ブロック24のそれぞれに対
する制御情報が格納されている。I/O回路21内およ
びRAM28内のデータを外部通信制御回路5bが取り
込むことが可能とされている。従って、これらのデータ
の中で指示されたものが外部通信制御回路5b、外部バ
ス3を介して外部モニタ2´に送信される。
する。図5は、この実施例のシステムの全体を示す。電
子機器としてのVTR1aと周辺機器2aとが規格化さ
れている通信フォーマット3aによって結合される。V
TR1aは、電子機器1の一例であり、周辺機器2a
は、検査治具2あるいは外部モニタ2´の一例である。
3aは、外部バス3aの一例である。
な通信フォーマットであり、周辺機器2aから出力され
るVTR1aに対する制御データと、VTR1aから周
辺機器2aへ出力されるVTR1aの内部状態を表すデ
ータとからなる。制御データとしては、VTR1aの通
常動作に関するデータのほかに、VTR1aの内部処理
を検査するためのデータと、VTR1aのモニタしたい
内部のブロックを指定するデータと、VTR1aをモニ
タ状態に指定するデータが含まれる。
aの通常動作に関するデータのほかに、制御データによ
り指定されたVTR1aのモニタしたい内部のブロック
のデータが含まれる。周辺機器2aは、VTR1aをモ
ニタ状態に指定するデータをVTR1aに送信し続けれ
ば、それ以前にVTR1aに指定したデータがVTR1
aから受信し続けられる。(電源投入後、データの指定
無くモニタ状態となったときは、システムで取り決めた
データが出力される。)
理を検査するためのデータを保存しておくためのもので
ある。通信フォーマット3aにより入力した検査データ
は、その内で電源を切った後にも保存しておきたいデー
タのみがEEPROM13に書き込まれる。その後、電
源が切れ再び電源が入れられたときに、マイコン12は
EEPROM13に書き込まれた検査データを読み出
し、VTR1aの内部処理を検査する。
と、VTR1aの内部状態の確認ができる。尚、確認が
不要の検査として、この発明は、周辺機器2aからVT
R1aに対してデータを伝送可能な単方向の通信回線も
使用できる。
ト3aに対応するマイコン12、電源オフ後も、記憶し
ておきたいデータを格納するためのEEPROM13、
検査やモニタの対象となる回路14が含まれる。マイコ
ン12には、EEPROM13を管理するマイコン、検
査データに基づいて例えばROMを検査するためのマイ
コン、検査データの使用の可否を判断するマイコンが含
まれる。周辺機器2aは、検査やモニタ用の、また、仮
想空間アクセス用のコマンドが出せる等の機能を有して
いる。
aの中身を気にせずに外部から検査を行えるようにする
ために、次のような仮想空間の概念が導入される。周辺
機器2aは、通信フォーマット3aでVTR1a本体内
の仮想空間をアクセスする。VTR1a本体内の仮想空
間には、検査用や内部モニタ用に定義されたデータが配
置される。例えばカメラモードとVTRモードの切り替
えスイッチ等が配置される。仮想空間上のデータの配置
は、ページ、カテゴリー、アドレスという概念で定義さ
れる。例えばカメラモードとVTRモードの切り替えス
イッチは、ページ0/カテゴリー0/アドレス0で定義
される。仮想空間上の各アドレスは、8ビット分のデー
タで構成される。
ジ、カテゴリー、アドレスを用いて階層構造とされてい
る。但し、カテゴリー構造をとらないページもある。図
6は、構造化された仮想空間の一例を示すものである。
なお、仮想空間は、全領域を使用する必要がなく、使用
目的が定義されていないアドレスも存在する。ページ・
カテゴリー・アドレスの各データは、周辺機器2aから
VTR1aに出力される制御データにより設定される。
タのシステムは、仮想空間上に機能を定義し、通信フォ
ーマット3aを介してデータをモニタしたり、変更した
りしながら、検査を行う。仮想空間上に配置されるデー
タとしては、マイコン12が処理できるものが定義さ
れ、マイコン12のマスクROMやRAMやI/Oエリ
アや、マイコン12が制御しているEEPROMの内容
である。
ータも、仮想空間上に配置される。VTR1aの内部処
理の検査と、VTR1aの内部状態の確認をするための
通信フォーマット3aのデータ構成の一例はつぎのよう
なものになる。
VTR1aの内部処理を検査するためのデータは、仮想
空間上のデータ配置を示すデータや、そこに書き込むべ
きデータや、書き込みを指示するコマンドから構成され
る。周辺機器2aからVTR1aに出力されるVTR1
aのモニタしたい内部のブロックを指定するためのデー
タは、モニタしたい内部状態の仮想空間上のデータ配置
を示すデータや、モニタ状態を指示するコマンドから構
成される。周辺機器2aからVTR1aに出力されるV
TR1aをモニタ状態に指定するデータは、モニタ状態
を指示するコマンドから構成される。VTR1aから周
辺機器2aに出力されるVTR1aの内部モニタデータ
は、現在モニタしているVTR1aの機能の仮想空間上
のデータ配置を示すデータや、その機能の現在データと
から構成される。
12の処理としては、例えば次のようなことが行われ
る。周辺機器2aからVTR1aに出力された、仮想空
間上のデータ配置を示すデータとそこに書き込むべきデ
ータと書き込みを指示するコマンドをデコードすると、
仮想空間上のデータ配置からEEPROM13に書き込
むべきデータであることを判断し、EEPROM13へ
の書き込みを実行する。その後、電源が切れ再び電源が
入れられたときに、マイコン12はEEPROM13に
書き込まれた検査データを読み出し、VTR1aの内部
処理を検査する。尚、EEPROM13に書き込まれた
時点では、まだ内部処理への検査は行われない。
タ構成の一例を表1に示す。
べきブロックを制御しているマイコンを示すデータ、検
査内容を示すデータ、エラーチェックデータが配置され
る。この実施例では、検査制御ブロックとしては、VT
R1a内に含まれる複数のマイコンの少なくとも1つを
想定している。また、VTR1aが複数の検査を行うこ
とも想定される。
OM13上に書き込んだ検査データが破壊されていない
かがチェックされ、また、EEPROM13からそのデ
ータを使用するマイコンまでの伝送路上で、検査データ
が破壊されなかったかがチェックされる。
タは、電源が切れ再び電源が入れられたときに、検査す
べきブロックを制御しているマイコンに検査データの総
容量を示すデータが伝送され、更に、データ破壊が無い
と判断されたときに内部処理への検査が可能となる。
尚、この実施例では検査データ作成時のミスによる問題
を回避するために、マイコンが検査処理を行わないよう
に制御することを可能としている。例えば、電源投入直
後に通信フォーマット3aにより、VTR1aをモニタ
状態に指定された場合は、検査処理を行わないようにす
るなどである。
ムコントローラのマイコンのROMに量産後に発見され
たバグの検査である。かかるROMには、搭載される電
子機器を制御するためのプログラムやデータ等の情報が
ファームウェアの形式で固定的に格納される。ファーム
ウェアの品質については、プログラムの構造化や、種々
のチェックにより量産後にバグが発生しないように努力
される。しかしなから、若し、量産後にバグが発見され
ると、その検査のためには、多大な労力が必要である。
上述のこの発明は、この場合に、検査データを一度与え
るだけで、バグの検査が可能とできる。
を示すデータとして、ROMにおける検査部分のアドレ
スまたはスタートアドレス(すなわち、検査アドレス)
と、検査部分にパッチしたい内容や、パッチ後に復帰す
るROM上のアドレス等(すなわち、検査内容)で構成
される。この検査内容を示すデータがEEPROMに書
込まれる。検査アドレスや検査内容は電子機器の内部に
検査処理が可能な状態で常駐する。そして、ROMの検
査アドレスが検査内容に変更される。例えば検査レジス
タに蓄えられている検査内容が検査アドレスに関して、
ROMの出力の代わりにデータバスに出力される。
ることを最小限に抑えて、機器の検査を行うことができ
る。また、外部通信システムさえ構築されていれば、マ
イクロコンピュータの入力/出力を制御するための特別
なハードウエアが不要である。従って、この発明は、イ
ンサーキットより低いコストで検査システムを構築でき
る。
イクロコンピュータの内部状態を中心とした機器の内部
状態が機器を開けることなく、リアルタイムにモニタで
きる。従って、出荷前の最終チェックや、サービスステ
ーションにおける機器の検査、製造後に発生した不具合
の検討等が、機器を分解せずに、通常動作状態で、マイ
クロコンピュータの内部制御状態までも含めて行うこと
ができる。
ク図である。
図である。
ック図である。
ク図である。
である。
Claims (2)
- 【請求項1】 内部にマイクロコンピュータが組み込ま
れ、上記マイクロコンピュータが外部通信システムと接
続された電子装置の検査、モニタシステムにおいて、 ページおよびアドレスで階層構造化され、上記各ページ
および各アドレスの内容の少なくとも一部が事前に規定
されている仮想空間を上記電子装置内部に構築し、 上記外部通信システムによって、上記ページおよびアド
レスを指定することによって、上記仮想空間上に配置さ
れたデータの変更を外部から行うようにした電子装置の
検査、モニタシステム。 - 【請求項2】 内部にマイクロコンピュータが組み込ま
れ、上記マイクロコンピュータが外部通信システムと接
続された電子装置の検査、モニタシステムにおいて、 ページおよびアドレスで階層構造化され、上記各ページ
および各アドレスの内容の少なくとも一部が事前に規定
されているとともに、上記ページおよびアドレスに対し
て属性が定義されている、仮想空間を上記電子装置内部
に構築し、 上記仮想空間上のデータとして、上記マイクロコンピュ
ータの内部状態を示すものが配置され、 上記外部通信システムによって、上記ページおよびアド
レスを指定することによって、上記仮想空間上に配置さ
れたデータの書込み、読出しを外部から行うようにした
電子装置の検査、モニタシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26665692A JP3735866B2 (ja) | 1992-09-09 | 1992-09-09 | 電子装置および通信システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26665692A JP3735866B2 (ja) | 1992-09-09 | 1992-09-09 | 電子装置および通信システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0689557A true JPH0689557A (ja) | 1994-03-29 |
| JP3735866B2 JP3735866B2 (ja) | 2006-01-18 |
Family
ID=17433864
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26665692A Expired - Fee Related JP3735866B2 (ja) | 1992-09-09 | 1992-09-09 | 電子装置および通信システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3735866B2 (ja) |
-
1992
- 1992-09-09 JP JP26665692A patent/JP3735866B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3735866B2 (ja) | 2006-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3200565B2 (ja) | マイクロプロセッサおよびその検査方法 | |
| JP3735866B2 (ja) | 電子装置および通信システム | |
| JP2000516718A (ja) | 電子装置の診断方法 | |
| CN100455031C (zh) | 一种对存储器数据进行随机处理的装置和方法 | |
| JPS6151578A (ja) | 電子回路装置障害診断方式 | |
| JP3578845B2 (ja) | 車両用コンピュータ搭載製品の検査方法および装置 | |
| KR930000008B1 (ko) | 컴퓨터 시스템의 보드 테스트용 툴(tool) | |
| JP2908142B2 (ja) | マイコン自動検査装置 | |
| JPS6078362A (ja) | 自動試験装置の機能チエツク方式 | |
| JPH0815387A (ja) | マイクロコンピュータテスト回路 | |
| JPH0276036A (ja) | 情報処理装置 | |
| JPH05241988A (ja) | マイコン使用機器の解析装置及びその方法 | |
| JPS5916057A (ja) | マイクロコンピユ−タ | |
| JP2002288001A (ja) | 汎用検査システムとプログラムおよびその検査方法 | |
| KR0156061B1 (ko) | 마이크로프로세서보드의 검사장치 | |
| JPS6370178A (ja) | 試験装置 | |
| JPS6349812B2 (ja) | ||
| JPH06348533A (ja) | アプリケーションソフト開発支援装置及びそれに用いるエバリュエーション半導体チップ | |
| KR19980067601A (ko) | 컴퓨터 기능 검사 방법 및 이를 수행하기 위한 장치 | |
| JPH0689558A (ja) | 電子装置の修正システム | |
| JP2004199537A (ja) | 回路検証装置 | |
| JPH0193835A (ja) | マイクロプログラム制御装置 | |
| JPH0192848A (ja) | 測定装置 | |
| JPS63155334A (ja) | 周辺入出力回路のテスト方法 | |
| JPS6197579A (ja) | マイクロプロセツサを使用した製品の試験方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041102 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041224 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050117 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050628 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050826 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051004 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051017 |
|
| LAPS | Cancellation because of no payment of annual fees |