JPH0691101B2 - バイポーラトランジスタの製造方法 - Google Patents
バイポーラトランジスタの製造方法Info
- Publication number
- JPH0691101B2 JPH0691101B2 JP63191626A JP19162688A JPH0691101B2 JP H0691101 B2 JPH0691101 B2 JP H0691101B2 JP 63191626 A JP63191626 A JP 63191626A JP 19162688 A JP19162688 A JP 19162688A JP H0691101 B2 JPH0691101 B2 JP H0691101B2
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- film
- insulating film
- silicon film
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004519 manufacturing process Methods 0.000 title description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 37
- 239000012535 impurity Substances 0.000 claims description 17
- 239000004065 semiconductor Substances 0.000 claims description 11
- 230000003628 erosive effect Effects 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 6
- 238000000034 method Methods 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 5
- 238000001020 plasma etching Methods 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はバイポーラトランジスタの製造方法に関し、特
に高周波特性を改善したバイポーラトランジスタの製造
方法に関する。
に高周波特性を改善したバイポーラトランジスタの製造
方法に関する。
従来から、ベース抵抗及びその接合容量を低減して高速
のトランジスタを実現するために、ベース電極の多結晶
シリコン膜を拡散源としてグラフトベースを自己整合的
に形成した構造が知られている。例えば、第２図は従来
のこの種のバイポーラトランジスタの断面図である。
のトランジスタを実現するために、ベース電極の多結晶
シリコン膜を拡散源としてグラフトベースを自己整合的
に形成した構造が知られている。例えば、第２図は従来
のこの種のバイポーラトランジスタの断面図である。
この構造を製造するためには、先ず、ｐ型シリコンから
なる半導体基板31上にn+型埋込層32を形成し、この上に
ｎ型のエピタキシャル層33を成長した後、SiO2からなる
厚い絶縁領域34で素子形成領域を絶縁分離し、かつ素子
形成領域に薄い絶縁膜35を形成する。
なる半導体基板31上にn+型埋込層32を形成し、この上に
ｎ型のエピタキシャル層33を成長した後、SiO2からなる
厚い絶縁領域34で素子形成領域を絶縁分離し、かつ素子
形成領域に薄い絶縁膜35を形成する。
そして、ｐ型の不純物を含有した多結晶シリコン膜36及
び絶縁膜37を順次形成した後に絶縁膜37に窓を開口し、
この絶縁膜37をマスクとして多結晶シリコン膜36と絶縁
膜35とをエッチングしてより広い窓を開口する。
び絶縁膜37を順次形成した後に絶縁膜37に窓を開口し、
この絶縁膜37をマスクとして多結晶シリコン膜36と絶縁
膜35とをエッチングしてより広い窓を開口する。
更に、ｐ型の不純物を含有した多結晶シリコン膜38を絶
縁膜37の庇の下に形成し、この多結晶シリコン膜38を拡
散源として自己整合的にエピタキシャル層33の表面にグ
ラフトベース領域39を形成する。
縁膜37の庇の下に形成し、この多結晶シリコン膜38を拡
散源として自己整合的にエピタキシャル層33の表面にグ
ラフトベース領域39を形成する。
続いて、前記開口内にエミッタ・ベース電極分離用の絶
縁膜40を形成し、エピタキシャル層33の開孔部表面にイ
オン注入法等によりｐ型不純物を導入してベース領域41
を形成する。また、開口上に多結晶シリコン42を成長
し、ｎ型不純物をイオン注入法により導入してエミッタ
領域43を形成する。
縁膜40を形成し、エピタキシャル層33の開孔部表面にイ
オン注入法等によりｐ型不純物を導入してベース領域41
を形成する。また、開口上に多結晶シリコン42を成長
し、ｎ型不純物をイオン注入法により導入してエミッタ
領域43を形成する。
上述した従来のバイポーラトランジスタの製造方法は、
自己整合的にグラフトベース領域39を形成しているた
め、ベース抵抗及びコレクタ整合容量の低減が可能であ
るが、このグラフトベース領域39を形成するための多結
晶シリコン膜38が絶縁膜37の開口の外側に形成されるの
で、グラフトベース領域39を含むベース領域全体の面積
がリソグラフィ技術上可能な最小寸法の開口よりも広く
なる。このため、ベース領域の抵抗を一層低減して接合
容量の低減と遮断周波数等の高周波特性を改善するため
には限度が生じている。
自己整合的にグラフトベース領域39を形成しているた
め、ベース抵抗及びコレクタ整合容量の低減が可能であ
るが、このグラフトベース領域39を形成するための多結
晶シリコン膜38が絶縁膜37の開口の外側に形成されるの
で、グラフトベース領域39を含むベース領域全体の面積
がリソグラフィ技術上可能な最小寸法の開口よりも広く
なる。このため、ベース領域の抵抗を一層低減して接合
容量の低減と遮断周波数等の高周波特性を改善するため
には限度が生じている。
また、エミッタ領域43を形成すべく開口上に成長された
多結晶シリコン42を除去する際に、下地のエピタキシャ
ル層33との選択比を考慮してエッチングを制御しなけれ
ばならず、この制御が難しいという問題もある。
多結晶シリコン42を除去する際に、下地のエピタキシャ
ル層33との選択比を考慮してエッチングを制御しなけれ
ばならず、この制御が難しいという問題もある。
本発明は接合容量を低減し、かつ高周波特性に優れたバ
イポーラトランジスタを容易に得ることができるバイポ
ーラトランジスタの製造方法を提供することを目的とし
ている。
イポーラトランジスタを容易に得ることができるバイポ
ーラトランジスタの製造方法を提供することを目的とし
ている。
本発明のバイポーラトランジスタの製造方法は、絶縁膜
の開口の内側に設けた第１の側壁を利用して浸食部を形
成し、この浸食部を通してグラフトベース領域を形成す
るとともに、開口内側に設けた第２の側壁を利用してベ
ース領域及びエミッタ領域を順次形成している。
の開口の内側に設けた第１の側壁を利用して浸食部を形
成し、この浸食部を通してグラフトベース領域を形成す
るとともに、開口内側に設けた第２の側壁を利用してベ
ース領域及びエミッタ領域を順次形成している。
上述した製造方法では、開口内の浸食部を利用すること
により開口内にグラフトベース領域を形成し、更にこの
内側にベース領域及びエミッタ領域を形成し、これらの
領域をリソグラフィ技術で制約されるよりも微細寸法に
形成する。
により開口内にグラフトベース領域を形成し、更にこの
内側にベース領域及びエミッタ領域を形成し、これらの
領域をリソグラフィ技術で制約されるよりも微細寸法に
形成する。
次に、本発明を図面を参照し説明する。
第１図（ａ）乃至第１図（ｉ）は本発明の一実施例を工
程順に示す縦断面図である。
程順に示す縦断面図である。
先ず、第１図（ａ）に示すように、シリコンからなるｐ
型半導体基板１の表面にn+型埋込層２を形成し、この上
に0.5〜1.0μｍの厚さにｎ型エピタキシャル層３を形成
する。更に、SiO2からなる絶縁領域４と図外のpn接合と
で絶縁分離した素子形成領域を区画する。そして、素子
形成領域にSiO2からなる第１の絶縁膜５と、ｐ型の不純
物を含有する第１の多結晶シリコン膜６とを順次堆積
し、素子形成領域上を含む所定領域に残すように選択的
に第１の多結晶シリコン膜６を除去する。なお、エピタ
キシャル層３の一部にはｎ型の不純物を高濃度に導入し
てｎ型コレクタ引き出し拡散層７を形成しておく。
型半導体基板１の表面にn+型埋込層２を形成し、この上
に0.5〜1.0μｍの厚さにｎ型エピタキシャル層３を形成
する。更に、SiO2からなる絶縁領域４と図外のpn接合と
で絶縁分離した素子形成領域を区画する。そして、素子
形成領域にSiO2からなる第１の絶縁膜５と、ｐ型の不純
物を含有する第１の多結晶シリコン膜６とを順次堆積
し、素子形成領域上を含む所定領域に残すように選択的
に第１の多結晶シリコン膜６を除去する。なお、エピタ
キシャル層３の一部にはｎ型の不純物を高濃度に導入し
てｎ型コレクタ引き出し拡散層７を形成しておく。
続いて、第２の絶縁膜８として耐酸化性被膜である窒化
シリコン膜を、第３の絶縁膜９として酸化シリコン膜を
順次堆積し、エミッタ形成領域の第３の絶縁膜9,第２の
絶縁膜8,第１の多結晶シリコン膜6,及び第１の絶縁膜５
を順次選択的に異方性エッチングして開口を形成する。
シリコン膜を、第３の絶縁膜９として酸化シリコン膜を
順次堆積し、エミッタ形成領域の第３の絶縁膜9,第２の
絶縁膜8,第１の多結晶シリコン膜6,及び第１の絶縁膜５
を順次選択的に異方性エッチングして開口を形成する。
次に、第１図（ｂ）に示すように、第２の絶縁膜８と同
一の窒化シリコン膜を厚さ1500〜3000Å堆積し、かつ反
応性イオンエッチング（以下RIEと称す）で垂直側壁部
を除いてエッチングすることにより第１の側壁10を形成
する。このようなRIE技術は公知であり、例えば米国特
許第4234362号に開示されている。その後、露出された
ｎ型エピタキシャル層３表面を1000〜2000Å酸化し、酸
化シリコン膜からなる第４の絶縁膜11を形成する。この
時、エミッタ形成領域の開口の側面は第１の側壁10によ
り保護され、内部の第１の多結晶シリコン膜６の酸化を
防ぐ役目をしている。
一の窒化シリコン膜を厚さ1500〜3000Å堆積し、かつ反
応性イオンエッチング（以下RIEと称す）で垂直側壁部
を除いてエッチングすることにより第１の側壁10を形成
する。このようなRIE技術は公知であり、例えば米国特
許第4234362号に開示されている。その後、露出された
ｎ型エピタキシャル層３表面を1000〜2000Å酸化し、酸
化シリコン膜からなる第４の絶縁膜11を形成する。この
時、エミッタ形成領域の開口の側面は第１の側壁10によ
り保護され、内部の第１の多結晶シリコン膜６の酸化を
防ぐ役目をしている。
次いで、第１図（ｃ）に示すように、第１の側壁10を熱
リン酸によりエッチングして除去する。この時、その近
傍の第２の絶縁膜８を2000〜3000Åサイドエッチングし
て浸食部8aを形成する。そして、浸食部8aの形成により
露呈された側壁跡の開口部からｐ型不純物を熱拡散ある
いはイオン注入法によりｎ型エピタキシャル層３へ導入
し、ｐ型のグラフトベース領域12を形成する。
リン酸によりエッチングして除去する。この時、その近
傍の第２の絶縁膜８を2000〜3000Åサイドエッチングし
て浸食部8aを形成する。そして、浸食部8aの形成により
露呈された側壁跡の開口部からｐ型不純物を熱拡散ある
いはイオン注入法によりｎ型エピタキシャル層３へ導入
し、ｐ型のグラフトベース領域12を形成する。
次に、第１図（ｄ）に示すように、少なくとも側壁跡を
覆うように厚く2000〜4000Åの第２の多結晶シリコン膜
13を全面に形成する。この第２の多結晶シリコン膜13に
はｐ型不純物を添加しており、ここからｐ型不純物を前
記グラフトベース領域12に拡散することにより該グラフ
トベース領域12の濃度を一層高めることになる。この場
合、第２の多結晶シリコン膜13にｐ型不純物を含ませな
くても、第１の多結晶シリコン膜６にｐ型不純物が存在
しているため、この不純物が第２の多結晶シリコン膜13
を通ってグラフトベース領域12へ拡散することも可能で
ある。
覆うように厚く2000〜4000Åの第２の多結晶シリコン膜
13を全面に形成する。この第２の多結晶シリコン膜13に
はｐ型不純物を添加しており、ここからｐ型不純物を前
記グラフトベース領域12に拡散することにより該グラフ
トベース領域12の濃度を一層高めることになる。この場
合、第２の多結晶シリコン膜13にｐ型不純物を含ませな
くても、第１の多結晶シリコン膜６にｐ型不純物が存在
しているため、この不純物が第２の多結晶シリコン膜13
を通ってグラフトベース領域12へ拡散することも可能で
ある。
次に、第１図（ｅ）に示すように、耐酸化性被膜である
窒化シリコン膜あるいはアルミナ膜等の絶縁膜を1000〜
2000Å成長し、かつこれをRIE法でエッチングすること
により、第２の多結晶シリコン膜13の内側面に第２の側
壁14を形成する。
窒化シリコン膜あるいはアルミナ膜等の絶縁膜を1000〜
2000Å成長し、かつこれをRIE法でエッチングすること
により、第２の多結晶シリコン膜13の内側面に第２の側
壁14を形成する。
次に、第１図（ｆ）に示すように、第２の多結晶シリコ
ン膜13をRIEを用いてエッチングする。エッチング量と
しては、30〜100％オーバーエッチングを行うが、この
とき第２の側壁14の外側位置において第２の多結晶シリ
コン膜13の一部が第２の側壁14に対して2000〜2500Åの
深さにえぐられて凹みが形成されるようにする。その
後、露出した第２の多結晶シリコン膜13の表面を900℃
の温度で約500Å酸化して酸化シリコン膜15とする。こ
の酸化シリコン膜15には凹み15aが形成される。この
後、開口を通してｐ型不純物をイオン注入し、活性ベー
ス領域16を形成する。
ン膜13をRIEを用いてエッチングする。エッチング量と
しては、30〜100％オーバーエッチングを行うが、この
とき第２の側壁14の外側位置において第２の多結晶シリ
コン膜13の一部が第２の側壁14に対して2000〜2500Åの
深さにえぐられて凹みが形成されるようにする。その
後、露出した第２の多結晶シリコン膜13の表面を900℃
の温度で約500Å酸化して酸化シリコン膜15とする。こ
の酸化シリコン膜15には凹み15aが形成される。この
後、開口を通してｐ型不純物をイオン注入し、活性ベー
ス領域16を形成する。
次に、第１図（ｇ）に示すように、第２の側壁14と同じ
窒化シリコン膜あるいはアルミナ膜等からなる第５の絶
縁膜17を減圧CVD法で段差被覆性よく成長する。この時
の膜厚は第２の多結晶シリコン膜13の膜厚2000〜4000Å
の少なくとも1/2以上の膜厚を成長して凹み15aを埋戻
す。
窒化シリコン膜あるいはアルミナ膜等からなる第５の絶
縁膜17を減圧CVD法で段差被覆性よく成長する。この時
の膜厚は第２の多結晶シリコン膜13の膜厚2000〜4000Å
の少なくとも1/2以上の膜厚を成長して凹み15aを埋戻
す。
次に、第１図（ｈ）に示すように、第５の絶縁膜17をRI
Eにより異方性エッチングし、引き続いて第４の絶縁膜1
1も同様に異方性エッチングし、活性ベース領域16を露
出する。
Eにより異方性エッチングし、引き続いて第４の絶縁膜1
1も同様に異方性エッチングし、活性ベース領域16を露
出する。
次に、第１図（ｉ）に示すように、第３の多結晶シリコ
ン膜18を成長し、ヒ素のイオン注入及び900〜950℃の熱
処理により活性ベース領域16にヒ素を拡散してエミッタ
領域19を形成する。その後、第３の多結晶シリコン膜18
を選択的にエッチングし、コレクタコンタクト開口20及
びベースコンタクト開口21等を設ける。
ン膜18を成長し、ヒ素のイオン注入及び900〜950℃の熱
処理により活性ベース領域16にヒ素を拡散してエミッタ
領域19を形成する。その後、第３の多結晶シリコン膜18
を選択的にエッチングし、コレクタコンタクト開口20及
びベースコンタクト開口21等を設ける。
以下の工程は図示していないが、アルミニウム膜等によ
る電極配線形成等の通常の電極形成を行うことによりバ
イポーラトランジスタが完成される。
る電極配線形成等の通常の電極形成を行うことによりバ
イポーラトランジスタが完成される。
以上説明したように本発明は、絶縁膜の開口の内側に設
けた第１の側壁を利用して浸食部を形成し、この浸食部
を通してグラフトベース領域を形成するとともに、開口
内側に設けた第２の側壁を利用してベース領域及びエミ
ッタ領域を順次形成しているので、ベース領域及びエミ
ッタ領域をリソグラフィ技術で制約されるよりも微細寸
法に形成でき、接合容量を低減し、ベース抵抗を低減
し、かつ遮断周波数等の高周波特性を改善したバイポー
ラトランジスタの製造が実現できる。
けた第１の側壁を利用して浸食部を形成し、この浸食部
を通してグラフトベース領域を形成するとともに、開口
内側に設けた第２の側壁を利用してベース領域及びエミ
ッタ領域を順次形成しているので、ベース領域及びエミ
ッタ領域をリソグラフィ技術で制約されるよりも微細寸
法に形成でき、接合容量を低減し、ベース抵抗を低減
し、かつ遮断周波数等の高周波特性を改善したバイポー
ラトランジスタの製造が実現できる。
第１図（ａ）乃至第１図（ｉ）は本発明の一実施例を工
程順に示す断面図、第２図は従来構造の断面図である。 １……ｐ型半導体基板、２……n+型埋込層、３……ｎ型
エピタキシャル層、４……絶縁領域、５……第１の絶縁
膜、６……第１の多結晶シリコン膜、７……n+型コレク
タ引き出し拡散層、８……第２の絶縁膜、8a……浸食
部、９……第３の絶縁膜、10……第１の側壁、11……第
４の絶縁膜、12……グラフトベース領域、13……第２の
多結晶シリコン膜、14……第２の側壁、15……酸化膜、
15a……凹み、16……活性ベース領域、17……第５の絶
縁膜、18……第３の多結晶シリコン膜、19……エミッタ
領域、20,21……コンタクト開口、31……半導体基板、3
2……n+型埋込層、33……ｎ型エピタキシャル層、34…
…絶縁領域、35……薄い絶縁膜、36……多結晶シリコン
膜、37……絶縁膜、38……多結晶シリコン膜、39……グ
ラフトベース領域、40……絶縁膜、41……ベース領域、
42……多結晶シリコン、43……エミッタ領域。
程順に示す断面図、第２図は従来構造の断面図である。 １……ｐ型半導体基板、２……n+型埋込層、３……ｎ型
エピタキシャル層、４……絶縁領域、５……第１の絶縁
膜、６……第１の多結晶シリコン膜、７……n+型コレク
タ引き出し拡散層、８……第２の絶縁膜、8a……浸食
部、９……第３の絶縁膜、10……第１の側壁、11……第
４の絶縁膜、12……グラフトベース領域、13……第２の
多結晶シリコン膜、14……第２の側壁、15……酸化膜、
15a……凹み、16……活性ベース領域、17……第５の絶
縁膜、18……第３の多結晶シリコン膜、19……エミッタ
領域、20,21……コンタクト開口、31……半導体基板、3
2……n+型埋込層、33……ｎ型エピタキシャル層、34…
…絶縁領域、35……薄い絶縁膜、36……多結晶シリコン
膜、37……絶縁膜、38……多結晶シリコン膜、39……グ
ラフトベース領域、40……絶縁膜、41……ベース領域、
42……多結晶シリコン、43……エミッタ領域。
Claims (1)
- 【請求項１】周囲と絶縁分離された素子形成領域の一導
電型半導体層の上に第１の絶縁膜，逆導電型不純物を含
む第１の多結晶シリコン膜，第２の絶縁膜及び第３の絶
縁膜を順次積層する工程と、前記各膜を異方性エッチン
グして前記一導電型半導体層の表面を露呈する工程と、
開口内側に第１の側壁を形成する工程と、開口内におけ
る前記一導電型半導体層の表面に第４の絶縁膜を形成す
る工程と、少なくとも第１の側壁を除去して浸食部を形
成し、この浸食部を通して一導電型半導体層に逆導電型
不純物を導入してグラフトベース領域を形成する工程
と、この浸食部に第２の多結晶シリコン膜を埋込んでグ
ラフトベース領域に接続させる工程と、この第２の多結
晶シリコン膜の内側に第２の側壁を形成するとともに、
第２の多結晶シリコン膜を表面酸化しかつ第５の絶縁膜
を形成する工程と、この第２の側壁内で一導電型半導体
層に逆導電型不純物を導入して活性ベース領域を形成す
る工程と、前記第２の側壁の内側で前記一導電型半導体
層を露呈させ、この上に第３の多結晶シリコン膜を形成
する工程と、この第３の多結晶シリコン膜を通して前記
ベース領域に一導電型不純物を導入してエミッタ領域を
形成する工程とを含むことを特徴とするバイポーラトラ
ンジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63191626A JPH0691101B2 (ja) | 1988-07-30 | 1988-07-30 | バイポーラトランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63191626A JPH0691101B2 (ja) | 1988-07-30 | 1988-07-30 | バイポーラトランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0240921A JPH0240921A (ja) | 1990-02-09 |
| JPH0691101B2 true JPH0691101B2 (ja) | 1994-11-14 |
Family
ID=16277773
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63191626A Expired - Lifetime JPH0691101B2 (ja) | 1988-07-30 | 1988-07-30 | バイポーラトランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0691101B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3152959B2 (ja) * | 1991-07-12 | 2001-04-03 | 富士通株式会社 | 半導体装置及びその製造方法 |
-
1988
- 1988-07-30 JP JP63191626A patent/JPH0691101B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0240921A (ja) | 1990-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4830972A (en) | Method of manufacturing bipolar transistor | |
| JPH02264437A (ja) | 半導体デバイスの製造方法 | |
| US4408387A (en) | Method for producing a bipolar transistor utilizing an oxidized semiconductor masking layer in conjunction with an anti-oxidation mask | |
| JPH0658912B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPH05206451A (ja) | Ｍｏｓｆｅｔおよびその製造方法 | |
| JPH06101473B2 (ja) | 半導体装置 | |
| JPH01274470A (ja) | バイポーラ・トランジスタ装置及びその製造方法 | |
| JPH0241170B2 (ja) | ||
| JPH0786296A (ja) | 高速バイポーラトランジスタの製造方法 | |
| US4755863A (en) | Semiconductor device having a semiconductor substrate with a high impurity concentration | |
| JP2565162B2 (ja) | バイポ−ラトランジスタおよびその製造方法 | |
| JPH0691101B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP2540912B2 (ja) | バイポ―ラ・トランジスタ及びその製造方法 | |
| JPS5856436A (ja) | 半導体装置の製造方法 | |
| JPH0722431A (ja) | バイポ−ラトランジスタの製造方法 | |
| JPH06275633A (ja) | バイポーラ型半導体装置およびその製造方法 | |
| JP2556155B2 (ja) | 半導体装置の製造方法 | |
| JP2718101B2 (ja) | 半導体装置の製造方法 | |
| JP3176606B2 (ja) | バイポーラ型半導体集積回路装置の製造方法 | |
| JPH0239093B2 (ja) | ||
| JPS6117144B2 (ja) | ||
| JPS6295871A (ja) | 半導体装置の製造方法 | |
| JPH0628262B2 (ja) | 半導体装置の製造方法 | |
| JPS60244036A (ja) | 半導体装置とその製造方法 | |
| JPH0466100B2 (ja) |