JPH0466100B2 - - Google Patents
Info
- Publication number
- JPH0466100B2 JPH0466100B2 JP59236208A JP23620884A JPH0466100B2 JP H0466100 B2 JPH0466100 B2 JP H0466100B2 JP 59236208 A JP59236208 A JP 59236208A JP 23620884 A JP23620884 A JP 23620884A JP H0466100 B2 JPH0466100 B2 JP H0466100B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- polycrystalline silicon
- film
- forming
- selectively
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
- H10D48/30—Devices controlled by electric currents or voltages
- H10D48/32—Devices controlled by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H10D48/34—Bipolar devices
- H10D48/345—Bipolar transistors having ohmic electrodes on emitter-like, base-like, and collector-like regions
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】
（技術分野）
本発明は、半導体装置の製造方法に関し、特に
自己整合的にエミツタ−ベース分離がなされる半
導体装置の製造方法に関する。
自己整合的にエミツタ−ベース分離がなされる半
導体装置の製造方法に関する。
（従来技術）
バイポーラ型トランジスタで構成される半導体
集積回路、特に高速デバイスを開発するにあた
り、自己整合的にエミツタ−ベース分離がなされ
る方法がとられている。特にElectronics
Letters 19283（1983）及びSympo.VLSI Tech
Dig.Papers 16（1983）において、T.Sakaiらによ
つて示されたAdvahced Super Self−aligued
process Technology（以下SST−1Aと記す）が
その一例としてあげられる。従来技術としてこの
SST−1Aの製造工程を第２図を用いて簡単に説
明する。
集積回路、特に高速デバイスを開発するにあた
り、自己整合的にエミツタ−ベース分離がなされ
る方法がとられている。特にElectronics
Letters 19283（1983）及びSympo.VLSI Tech
Dig.Papers 16（1983）において、T.Sakaiらによ
つて示されたAdvahced Super Self−aligued
process Technology（以下SST−1Aと記す）が
その一例としてあげられる。従来技術としてこの
SST−1Aの製造工程を第２図を用いて簡単に説
明する。
まず、Ｐ型シリコン基板であるＰ型半導体基板
２０１に選択的にn+型埋込みコレクタ２０２を
形成し、該n+型埋込みコレクタ２０２を含むＰ
型シリコン基板にn-型エピタキシヤル層２０３
を1μm乃至2μm成長し、熱酸化により形成された
厚いシリコン酸化膜２１０により素子形成領域を
分離し、n-型エピタキシヤル領域２０３を第１
の領域と第２の領域に分離する。次に該第２の領
域に、該埋込みコレクタ２０２迄到達するn+型
コレクタコンタクト領域２０４を形成する。然る
後、該第１及び第２の領域の主面部を露出させ、
該主面部を薄く酸化後（図示せず）シリコン窒化
膜２１８を成長し、該第２の領域のシリコン窒化
膜２１８、及び薄い酸化膜を順次除去し該主面部
を再び露出する。然る後、多結晶シリコン２２１
を成長させ少なくとも該第１の領域及び該第２の
領域上を残して、他の領域を選択酸化することに
より、該第１、第２領域を絶縁分離する。該第１
の領域上の多結晶シリコン２２１ａには、高濃度
のボロンを注入することによりP+型に変換する。
次に第１領域上の該P+型多結晶シリコン２２１
ａの一部を選択的にエツチング除去する。以上の
工程は第２図ａに示されている。
２０１に選択的にn+型埋込みコレクタ２０２を
形成し、該n+型埋込みコレクタ２０２を含むＰ
型シリコン基板にn-型エピタキシヤル層２０３
を1μm乃至2μm成長し、熱酸化により形成された
厚いシリコン酸化膜２１０により素子形成領域を
分離し、n-型エピタキシヤル領域２０３を第１
の領域と第２の領域に分離する。次に該第２の領
域に、該埋込みコレクタ２０２迄到達するn+型
コレクタコンタクト領域２０４を形成する。然る
後、該第１及び第２の領域の主面部を露出させ、
該主面部を薄く酸化後（図示せず）シリコン窒化
膜２１８を成長し、該第２の領域のシリコン窒化
膜２１８、及び薄い酸化膜を順次除去し該主面部
を再び露出する。然る後、多結晶シリコン２２１
を成長させ少なくとも該第１の領域及び該第２の
領域上を残して、他の領域を選択酸化することに
より、該第１、第２領域を絶縁分離する。該第１
の領域上の多結晶シリコン２２１ａには、高濃度
のボロンを注入することによりP+型に変換する。
次に第１領域上の該P+型多結晶シリコン２２１
ａの一部を選択的にエツチング除去する。以上の
工程は第２図ａに示されている。
第２図ｂは、エミツタ及びベース形成前の状態
を示す。ここでは、該P+型多結晶シリコン２２
１ａの露出部を酸化し、シリコン酸化膜２１１ａ
を形成する。その後、熱リン酸を用いて、該シリ
コン窒化膜２１８の露出部をエツチング除去し、
更に該多結晶シリコン２２１ａに被覆されている
領域までアンダーカツトを施こす。そして、該主
面を覆う薄い酸化膜をエツチング除去し、該アン
ダーカツト領域を埋め戻すように第２の多結晶シ
リコンを成長し、再び該主面が露出するまで該多
結晶シリコンをエツチバツクする。
を示す。ここでは、該P+型多結晶シリコン２２
１ａの露出部を酸化し、シリコン酸化膜２１１ａ
を形成する。その後、熱リン酸を用いて、該シリ
コン窒化膜２１８の露出部をエツチング除去し、
更に該多結晶シリコン２２１ａに被覆されている
領域までアンダーカツトを施こす。そして、該主
面を覆う薄い酸化膜をエツチング除去し、該アン
ダーカツト領域を埋め戻すように第２の多結晶シ
リコンを成長し、再び該主面が露出するまで該多
結晶シリコンをエツチバツクする。
第２図ｃにおいて、ベース及びエミツタを形成
したものを示す。第２図ｃは該露出主面を酸化す
ることにより、エミツタ−ベース分離膜を形成す
る。その後、ベースをイオン注入法により形成、
更に異方性イオンエツチング装置（以下RIEと記
す）を用いて、エミツタコンタクトを開孔し、第
３の多結晶シリコン２２１ｄを成長する。そし
て、ヒ素をイオン注入することにより、エミツタ
を形成し、各コンタクト部にそれぞれ電極配線を
施すことによつて形成される。
したものを示す。第２図ｃは該露出主面を酸化す
ることにより、エミツタ−ベース分離膜を形成す
る。その後、ベースをイオン注入法により形成、
更に異方性イオンエツチング装置（以下RIEと記
す）を用いて、エミツタコンタクトを開孔し、第
３の多結晶シリコン２２１ｄを成長する。そし
て、ヒ素をイオン注入することにより、エミツタ
を形成し、各コンタクト部にそれぞれ電極配線を
施すことによつて形成される。
以上のようなSST−1Aプロセスは、エミツタ
−ベース分離が自己整合的に形成され、かつ、微
細化が可能であるが、大きな問題点が露顕してき
た。第１の問題点は、多結晶シリコン膜２２１ａ
を酸化することによる抵抗値のバラツキあるいは
ベース引き出し抵抗の増大であり、第２の問題点
は、該シリコン窒化膜２１８のアンダーカツト部
の加工精度が悪い点であり、第３の問題点は第２
の多結晶シリコン膜のエツチバツク時におけるコ
レクタ・コンタクト部の該多結晶シリコン膜２２
１ｂのオーバーエツチングの発生がある点であ
る。
−ベース分離が自己整合的に形成され、かつ、微
細化が可能であるが、大きな問題点が露顕してき
た。第１の問題点は、多結晶シリコン膜２２１ａ
を酸化することによる抵抗値のバラツキあるいは
ベース引き出し抵抗の増大であり、第２の問題点
は、該シリコン窒化膜２１８のアンダーカツト部
の加工精度が悪い点であり、第３の問題点は第２
の多結晶シリコン膜のエツチバツク時におけるコ
レクタ・コンタクト部の該多結晶シリコン膜２２
１ｂのオーバーエツチングの発生がある点であ
る。
（発明の目的）
本発明の目的は、以上の問題点がなく、かつ
SST−1Aの製造工程の優れた特徴を損なわない
半導体装置の製造方法を提供するにある。
SST−1Aの製造工程の優れた特徴を損なわない
半導体装置の製造方法を提供するにある。
（発明の構成）
本発明によれば、一導電型の半導体基板の一主
面の表面に選択的に反対導電型の埋込み層を形成
する工程と、半導体基板および埋込み層を覆つて
反対導電型のエピタキシヤル層を形成する工程
と、エピタキシヤル層のあらかじめ定められた第
１の領域と第２の領域との間を誘電体で分離する
工程と、第１の領域のエピタキシヤル層の表面に
選択的に第１のシリコン酸化膜を形成する工程
と、第２の領域のエピタキシヤル層の上面と第１
のシリコン酸化膜の上面と誘電体の上面とを覆う
第１の多結晶シリコン膜を形成する工程と、第１
の多結晶シリコン膜を第１の領域と第２の領域と
の間で選択的に分離する工程と、第２の領域の第
１の多結晶シリコン膜および第２の領域のエピタ
キシヤル層に反対導電型の不純物を選択的に拡散
する工程と、第１の領域の第１の多結晶シリコン
膜に一導電型の不純物を添加する工程と、第１の
多結晶シリコン膜の上面や誘電体の上面を覆つて
絶縁層を形成する工程と、第１の領域の中央部の
絶縁層および第１の多結晶シリコン膜を選択的に
除去して第１の開孔を形成して第１のシリコン酸
化膜の上面の一部を露出する工程と、絶縁層の表
面と第１の開孔内に露出した第１の多結晶シリコ
ン膜の側面と第１のシリコン酸化膜の上面の一部
とを覆つてシリコン窒化膜を形成する工程と、シ
リコン窒化膜を異方性エツチングして第１の開孔
の側壁にシリコン窒化膜を残して第２の開孔を形
成しかつ第２の開孔の底のシリコン窒化膜を除去
する工程と、第２の開孔の側壁のシリコン窒化膜
および絶縁層をマスクとして第２の開孔の底に露
出した第１のシリコン酸化膜を第１の多結晶シリ
コン膜の下面の一部が露出するまで選択的にエツ
チング除去してアンダーカツトする工程とを有す
る半導体装置の製造方法を得る。
面の表面に選択的に反対導電型の埋込み層を形成
する工程と、半導体基板および埋込み層を覆つて
反対導電型のエピタキシヤル層を形成する工程
と、エピタキシヤル層のあらかじめ定められた第
１の領域と第２の領域との間を誘電体で分離する
工程と、第１の領域のエピタキシヤル層の表面に
選択的に第１のシリコン酸化膜を形成する工程
と、第２の領域のエピタキシヤル層の上面と第１
のシリコン酸化膜の上面と誘電体の上面とを覆う
第１の多結晶シリコン膜を形成する工程と、第１
の多結晶シリコン膜を第１の領域と第２の領域と
の間で選択的に分離する工程と、第２の領域の第
１の多結晶シリコン膜および第２の領域のエピタ
キシヤル層に反対導電型の不純物を選択的に拡散
する工程と、第１の領域の第１の多結晶シリコン
膜に一導電型の不純物を添加する工程と、第１の
多結晶シリコン膜の上面や誘電体の上面を覆つて
絶縁層を形成する工程と、第１の領域の中央部の
絶縁層および第１の多結晶シリコン膜を選択的に
除去して第１の開孔を形成して第１のシリコン酸
化膜の上面の一部を露出する工程と、絶縁層の表
面と第１の開孔内に露出した第１の多結晶シリコ
ン膜の側面と第１のシリコン酸化膜の上面の一部
とを覆つてシリコン窒化膜を形成する工程と、シ
リコン窒化膜を異方性エツチングして第１の開孔
の側壁にシリコン窒化膜を残して第２の開孔を形
成しかつ第２の開孔の底のシリコン窒化膜を除去
する工程と、第２の開孔の側壁のシリコン窒化膜
および絶縁層をマスクとして第２の開孔の底に露
出した第１のシリコン酸化膜を第１の多結晶シリ
コン膜の下面の一部が露出するまで選択的にエツ
チング除去してアンダーカツトする工程とを有す
る半導体装置の製造方法を得る。
（実施例）
以下、本発明の実施例について、図面を参照し
て詳細に説明する。
て詳細に説明する。
第１図ａ〜ｋは本発明の第一の実施例を説明す
るための工程順に示した断面図である。
るための工程順に示した断面図である。
本発明の一実施例の半導体装置は次の工程によ
り製造することができる。
り製造することができる。
まず、第１図ａに示すように、一導電型半導体
基板としてのＰ型シリコン基板１０１に選択的に
反対導電型のn+型埋込みコレクタ１０２を形成
し、次いでn+型埋込みコレクタ１０２を含むＰ
型シリコン基板１０１にn-型エピタキシヤル層
１０３を1μm乃至2μm成長する。次いで選択酸化
法により誘電体としてのシリコン酸化膜１１０を
形成しトランジスタ形成領域の第１の領域と第２
の領域を分離する。次いで第１の領域上の耐酸化
性被膜１１５をエツチング除去し、露出主面を酸
化することにより第１のシリコン酸化膜１１０ａ
を1000乃至2000Å形成する。
基板としてのＰ型シリコン基板１０１に選択的に
反対導電型のn+型埋込みコレクタ１０２を形成
し、次いでn+型埋込みコレクタ１０２を含むＰ
型シリコン基板１０１にn-型エピタキシヤル層
１０３を1μm乃至2μm成長する。次いで選択酸化
法により誘電体としてのシリコン酸化膜１１０を
形成しトランジスタ形成領域の第１の領域と第２
の領域を分離する。次いで第１の領域上の耐酸化
性被膜１１５をエツチング除去し、露出主面を酸
化することにより第１のシリコン酸化膜１１０ａ
を1000乃至2000Å形成する。
次いで、第１図ｂに示すように、該第２の領域
上の耐酸化性被膜１１５をエツチング除去し、全
面に第１の多結晶シリコン膜１２１を2000乃至
5000Å成長し、更に第２の耐酸化性被膜１１６を
成長する。
上の耐酸化性被膜１１５をエツチング除去し、全
面に第１の多結晶シリコン膜１２１を2000乃至
5000Å成長し、更に第２の耐酸化性被膜１１６を
成長する。
次いで、第１図ｃに示すように、この第２の耐
酸化性被膜１１６は、少なくとも該第１及び第２
の領域を覆い、かつ該第１の領域と該第２の領域
との間を分離すべく選択酸化（または選択的にエ
ツチング除去しても良い）を行なう。
酸化性被膜１１６は、少なくとも該第１及び第２
の領域を覆い、かつ該第１の領域と該第２の領域
との間を分離すべく選択酸化（または選択的にエ
ツチング除去しても良い）を行なう。
第１図ｄに示すように、前述の分離された第２
の領域を覆う多結晶シリコン１２１ｂ上の耐酸化
性被膜１１６をエツチング除去し、高濃度のリン
を拡散し、コレクタ電極部１０４を形成後、表面
部を1000乃至2000Å酸化する。然る後、該第１の
領域を覆う多結晶シリコン１２１ａ上の耐酸化性
被膜１１６をエツチング除去し、高濃度のボロン
をイオン注入あるいは拡散する。更に、絶縁層と
して全面にシリコン酸化膜１１２を1000乃至2000
Å、第１のシリコン窒化膜１１３を1000乃至2000
Å成長する。
の領域を覆う多結晶シリコン１２１ｂ上の耐酸化
性被膜１１６をエツチング除去し、高濃度のリン
を拡散し、コレクタ電極部１０４を形成後、表面
部を1000乃至2000Å酸化する。然る後、該第１の
領域を覆う多結晶シリコン１２１ａ上の耐酸化性
被膜１１６をエツチング除去し、高濃度のボロン
をイオン注入あるいは拡散する。更に、絶縁層と
して全面にシリコン酸化膜１１２を1000乃至2000
Å、第１のシリコン窒化膜１１３を1000乃至2000
Å成長する。
次いで、第１図ｅに示すように、該第１の領域
の中央部上のシリコン窒化膜１１３、シリコン酸
化膜１１２及び多結晶シリコン膜のある領域をフ
オトレジストをマスクにしてRIEを用いて順次異
方性エツチング除去して第１の開孔を形成し、該
シリコン酸化膜１１０ａを露出させる。
の中央部上のシリコン窒化膜１１３、シリコン酸
化膜１１２及び多結晶シリコン膜のある領域をフ
オトレジストをマスクにしてRIEを用いて順次異
方性エツチング除去して第１の開孔を形成し、該
シリコン酸化膜１１０ａを露出させる。
次いで、第１図ｆに示すように、第２のシリコ
ン窒化膜１１３ａを1000乃至2000Å成長し、再び
RIEを用いて、該第２のシリコン窒化膜１１３ａ
のみを異方性エツチングして第１の開孔の側壁に
残し、第２の開孔を形成する。
ン窒化膜１１３ａを1000乃至2000Å成長し、再び
RIEを用いて、該第２のシリコン窒化膜１１３ａ
のみを異方性エツチングして第１の開孔の側壁に
残し、第２の開孔を形成する。
第１図ｇに示すように該シリコン窒化膜１１
３，１１３ａをマスクにして、露出した該シリコ
ン酸化膜１１０ａをフツ酸でエツチング除去し、
更に該多結晶シリコン膜１２１ａにより覆われた
領域の所定の所迄、おおよそ5000乃至10000Åア
ンダーカツトさせる。然る後、第２の多結晶シリ
コン１２１ｃ、1000乃至3000Å成長させ、アンダ
ーカツト部を第２の多結晶シリコン膜である多結
晶シリコン１２１ｃで埋め戻し、該多結晶シリコ
ン１２１ａと接続させる。
３，１１３ａをマスクにして、露出した該シリコ
ン酸化膜１１０ａをフツ酸でエツチング除去し、
更に該多結晶シリコン膜１２１ａにより覆われた
領域の所定の所迄、おおよそ5000乃至10000Åア
ンダーカツトさせる。然る後、第２の多結晶シリ
コン１２１ｃ、1000乃至3000Å成長させ、アンダ
ーカツト部を第２の多結晶シリコン膜である多結
晶シリコン１２１ｃで埋め戻し、該多結晶シリコ
ン１２１ａと接続させる。
次いで、第１図ｈで示すように該多結晶シリコ
ン１２１ｃを酸化し、多結晶シリコン１２１ｃの
アンダーカツト部以外とアンダーカツト部のボロ
ンが添加されなかつた部分とをエツチング除去す
る。この酸化時における熱処理によつて、該多結
晶シリコン１２１ａ中の高濃度のボロンは、該埋
め戻し領域の多結晶シリコン１２１ｃを通つて、
更に該n-型エピタキシヤル層１０３に拡散され、
ベースコンタクト部１０７が形成される。
ン１２１ｃを酸化し、多結晶シリコン１２１ｃの
アンダーカツト部以外とアンダーカツト部のボロ
ンが添加されなかつた部分とをエツチング除去す
る。この酸化時における熱処理によつて、該多結
晶シリコン１２１ａ中の高濃度のボロンは、該埋
め戻し領域の多結晶シリコン１２１ｃを通つて、
更に該n-型エピタキシヤル層１０３に拡散され、
ベースコンタクト部１０７が形成される。
次いで、第１図ｉ及び第１図ｊに示すように、
露出多結晶シリコン１２１ｃ及び該n-型エピタ
キシヤル層１０３を酸化し、シリコン酸化膜１１
０ｂを形成する。あるいは、シリコン酸化膜１１
７を全面に成長することにより、エミツターベー
ス間の絶縁離を施こす。これらの工程の次に、活
性ベース領域１０８をイオン注入により2000乃至
4000Åの深さで形成する。
露出多結晶シリコン１２１ｃ及び該n-型エピタ
キシヤル層１０３を酸化し、シリコン酸化膜１１
０ｂを形成する。あるいは、シリコン酸化膜１１
７を全面に成長することにより、エミツターベー
ス間の絶縁離を施こす。これらの工程の次に、活
性ベース領域１０８をイオン注入により2000乃至
4000Åの深さで形成する。
最後に、第１図ｋに示すように、RIEを用いて
該シリコン酸化膜１１０ｂあるいは該シリコン酸
化膜１１７を第２の多結晶シリコンの表面に形成
した部分を少なくとも残して異方性エツチング除
去し、ヒ素添加した第３の多結晶シリコン１２１
ｄにより、エミツタを形成する。その後、ベース
電極配線取り出し口及びコレクタ電極配線取り出
し口を開口するため、フオトレジストをマスクに
して、該シリコン窒化膜１１３及び該シリコン酸
化膜１１２を順次エツチング除去する。そして、
各電極配線１２２を各取り出し口に形成する。あ
るいは、第１図ｋのように、電極配線１２２を形
成する前に、例えば、リン珪酸ガラス膜１１４を
2000乃至5000Å形成してもよい。
該シリコン酸化膜１１０ｂあるいは該シリコン酸
化膜１１７を第２の多結晶シリコンの表面に形成
した部分を少なくとも残して異方性エツチング除
去し、ヒ素添加した第３の多結晶シリコン１２１
ｄにより、エミツタを形成する。その後、ベース
電極配線取り出し口及びコレクタ電極配線取り出
し口を開口するため、フオトレジストをマスクに
して、該シリコン窒化膜１１３及び該シリコン酸
化膜１１２を順次エツチング除去する。そして、
各電極配線１２２を各取り出し口に形成する。あ
るいは、第１図ｋのように、電極配線１２２を形
成する前に、例えば、リン珪酸ガラス膜１１４を
2000乃至5000Å形成してもよい。
以上、説明したように、本実施例によればベー
スコンタクトとエミツタの分離が、自己整合的に
形成されかつ微細化が可能なSST−1Aプロセス
の優れた特徴を損なわずに、第１の問題点である
多結晶シリコン膜２２１ａを酸化することによる
抵抗値のバラツキあるいはベース引き出し抵抗の
増大を解決することができる。また、第２の問題
点である該シリコン窒化膜２１８のアンダーカツ
ト部の加工精度に関しても、シリコン酸化膜のア
ンダーカツトを利用することによつて大幅な改善
が得られた。そして、最後に第３の問題点である
該第２の多結晶シリコン膜のエツチバツク時にお
けるコレクタコンタクト部の該多結晶シリコン膜
２２１ｂのオーバーエツチの問題も該コレクタコ
ンタクト部がシリコン窒化膜１１３及びシリコン
酸化膜１１２によつて覆われていることにより解
決せられた。
スコンタクトとエミツタの分離が、自己整合的に
形成されかつ微細化が可能なSST−1Aプロセス
の優れた特徴を損なわずに、第１の問題点である
多結晶シリコン膜２２１ａを酸化することによる
抵抗値のバラツキあるいはベース引き出し抵抗の
増大を解決することができる。また、第２の問題
点である該シリコン窒化膜２１８のアンダーカツ
ト部の加工精度に関しても、シリコン酸化膜のア
ンダーカツトを利用することによつて大幅な改善
が得られた。そして、最後に第３の問題点である
該第２の多結晶シリコン膜のエツチバツク時にお
けるコレクタコンタクト部の該多結晶シリコン膜
２２１ｂのオーバーエツチの問題も該コレクタコ
ンタクト部がシリコン窒化膜１１３及びシリコン
酸化膜１１２によつて覆われていることにより解
決せられた。
次に、第３図ａ〜ｃにおいて本発明の第２の実
施例を説明する。
施例を説明する。
第３図ａに示すように前述の第１図ａの工程を
経たものに、多結晶シリコン膜３２１を2000乃至
5000Å成長し、高濃度のボロンをイオン注入ある
いは拡散し引き続き該多結晶シリコン３２１を、
該第１の領域上及びその周縁の領域のみを残し
て、少なくとも該第２の領域上はエツチング除去
する。
経たものに、多結晶シリコン膜３２１を2000乃至
5000Å成長し、高濃度のボロンをイオン注入ある
いは拡散し引き続き該多結晶シリコン３２１を、
該第１の領域上及びその周縁の領域のみを残し
て、少なくとも該第２の領域上はエツチング除去
する。
次いで、第３図ｂに示すように、該第２の領域
上の耐酸化性被膜３１５をエツチング除去し、全
面にシリコン酸化膜３１２を1000乃至2000Å、第
１のシリコン窒化膜３１３を1000乃至2000Å成長
し、該第２の領域上の該第１のシリコン窒化膜３
１３及び該シリコン酸化膜３１２をフオトレジス
トをマスクにして選択的にエツチング除去し、開
孔された該第２の領域に高濃度のリンを拡散する
ことによりコレクタコンタクト部を形成する。
上の耐酸化性被膜３１５をエツチング除去し、全
面にシリコン酸化膜３１２を1000乃至2000Å、第
１のシリコン窒化膜３１３を1000乃至2000Å成長
し、該第２の領域上の該第１のシリコン窒化膜３
１３及び該シリコン酸化膜３１２をフオトレジス
トをマスクにして選択的にエツチング除去し、開
孔された該第２の領域に高濃度のリンを拡散する
ことによりコレクタコンタクト部を形成する。
以下の工程は前述の第１図ｅ〜ｋで説明した工
程を繰り返すことにより第３図ｃの状態を得るこ
とができる。
程を繰り返すことにより第３図ｃの状態を得るこ
とができる。
以上、説明したように、本実施例において、ベ
ースコンタクトとエミツタの分離が自己整合的に
形成され、かつ微細化が可能なSST−1Aの優れ
た特徴を損なわず、前述の３つの問題点を第１の
実施例と同様に全て斯決することが可能になつ
た。
ースコンタクトとエミツタの分離が自己整合的に
形成され、かつ微細化が可能なSST−1Aの優れ
た特徴を損なわず、前述の３つの問題点を第１の
実施例と同様に全て斯決することが可能になつ
た。
最後に、前述の第１の問題点としてあげられた
ベース引き出し抵抗に関して、第１及び第２の実
施例においても十分な低抵抗化が達成されるもの
の更に大幅な低抵抗化の方法について説明する。
ベース引き出し抵抗に関して、第１及び第２の実
施例においても十分な低抵抗化が達成されるもの
の更に大幅な低抵抗化の方法について説明する。
第１図ｄあるいは第３図ａにおいて、高濃度の
ボロンが注入された多結晶シリコン１２１ａある
いは３２１の表面層を高融点金属によるポリサイ
ド化を施こすことにより、達成される。ここで、
用いられる高融点金属としては、Ti，Ｗ，Pt，
Moなどがあげられるが本第３の実施例において
は、Tiを用いて層抵抗５乃至10Ω／口が達成され
大幅なベース抵抗の低減化が得られた。
ボロンが注入された多結晶シリコン１２１ａある
いは３２１の表面層を高融点金属によるポリサイ
ド化を施こすことにより、達成される。ここで、
用いられる高融点金属としては、Ti，Ｗ，Pt，
Moなどがあげられるが本第３の実施例において
は、Tiを用いて層抵抗５乃至10Ω／口が達成され
大幅なベース抵抗の低減化が得られた。
（発明のまとめ）
以上説明したとおり、本発明によれば、バイポ
ーラ型トランジスタで構成される半導体装置にお
いて、エミツタ−ベースコンタクト分離が自己整
合的に形成できるSST−1Aの優れた特徴を損な
わずに、まず第１の問題点である多結晶シリコン
膜の酸化による抵抗値のバラツキ、あるいはベー
ス引き出し抵抗の増大第２の問題点である。アン
ダーカツトの加工精度の問題そして、第３の問題
点であるコレクタコンタクト部でのオーバーエツ
チの問題全てにおいて解決し、大幅な改善が得ら
れる。
ーラ型トランジスタで構成される半導体装置にお
いて、エミツタ−ベースコンタクト分離が自己整
合的に形成できるSST−1Aの優れた特徴を損な
わずに、まず第１の問題点である多結晶シリコン
膜の酸化による抵抗値のバラツキ、あるいはベー
ス引き出し抵抗の増大第２の問題点である。アン
ダーカツトの加工精度の問題そして、第３の問題
点であるコレクタコンタクト部でのオーバーエツ
チの問題全てにおいて解決し、大幅な改善が得ら
れる。
第１図ａ〜ｋは本発明の第１の実施例を説明す
るための工程順に示した断面図、第２図ａ〜ｃは
従来の半導体装置の製造方法の一例を説明するた
めの工程順に示した断面図、第３図ａ〜ｃは本発
明の第２の実施例を説明するための工程順に示し
た断面図である。 １０１，２０１，３０１……Ｐ型シリコン基
板、１０２，２０２，３０２……n+型埋め込み
コレクタ、１０３，２０３，３０３……n-型エ
ピタキシヤル層、１０４，２０４，３０４……コ
レクタコンタクト部、１０７，２０７，３０７…
…ベースコンタクト部、１０８，２０８，３０８
……活性ベース、１０９，２０９，３０９……エ
ミツタ、１１０，１１０ａ，１１０ｂ，１１１，
１１２，２１０，２１１，２１１ａ，３１０，３
１０ａ，３１２……シリコン酸化膜、１１３，１
１３ａ，２１８，３１３……シリコン窒化膜、１
１５，１１６，２１６，３１５……耐酸化性被
膜、１２１，１２１ａ，１２１ｂ，１２１ｃ，１
２１ｄ，２２１，２２１ａ，２２１ｂ，２２１
ｄ，３２１，３２１ａ，３２１ｄ……多結晶シリ
コン膜、１２２，２２２，３２２……電極配線。
るための工程順に示した断面図、第２図ａ〜ｃは
従来の半導体装置の製造方法の一例を説明するた
めの工程順に示した断面図、第３図ａ〜ｃは本発
明の第２の実施例を説明するための工程順に示し
た断面図である。 １０１，２０１，３０１……Ｐ型シリコン基
板、１０２，２０２，３０２……n+型埋め込み
コレクタ、１０３，２０３，３０３……n-型エ
ピタキシヤル層、１０４，２０４，３０４……コ
レクタコンタクト部、１０７，２０７，３０７…
…ベースコンタクト部、１０８，２０８，３０８
……活性ベース、１０９，２０９，３０９……エ
ミツタ、１１０，１１０ａ，１１０ｂ，１１１，
１１２，２１０，２１１，２１１ａ，３１０，３
１０ａ，３１２……シリコン酸化膜、１１３，１
１３ａ，２１８，３１３……シリコン窒化膜、１
１５，１１６，２１６，３１５……耐酸化性被
膜、１２１，１２１ａ，１２１ｂ，１２１ｃ，１
２１ｄ，２２１，２２１ａ，２２１ｂ，２２１
ｄ，３２１，３２１ａ，３２１ｄ……多結晶シリ
コン膜、１２２，２２２，３２２……電極配線。
Claims (1)
- 【特許請求の範囲】 １ 一導電型の半導体基板の一主面の表面に選択
的に反対導電型の埋込み層を形成する工程と、前
記半導体基板および前記埋込み層を覆つて前記反
対導電型のエピタキシヤル層を形成する工程と、
前記エピタキシヤル層のあらかじめ定められた第
１の領域と第２の領域との間を誘電体で分離する
工程と、前記第１の領域の前記エピタキシヤル層
の表面に選択的に第１のシリコン酸化膜を形成す
る工程と、前記第２の領域の前記エピタキシヤル
層の上面と前記第１のシリコン酸化膜の上面と前
記誘電体の上面とを覆う第１の多結晶シリコン膜
を形成する工程と、前記第１の多結晶シリコン膜
を前記第１の領域と前記第２の領域との間で選択
的に分離する工程と、前記第２の領域の前記第１
の多結晶シリコン膜および前記第２の領域の前記
エピタキシヤル層に反対導電型の不純物を選択的
に拡散する工程と、前記第１の領域の前記第１の
多結晶シリコン膜に一導電型の不純物を添加する
工程と、前記第１の多結晶シリコン膜の上面や前
記誘電体の上面を覆つて絶縁層を形成する工程
と、前記第１の領域の中央部の前記絶縁層および
前記第１の多結晶シリコン膜を選択的に除去して
第１の開孔を形成して前記第１のシリコン酸化膜
の上面の一部を露出する工程と、前記絶縁層の表
面と前記第１の開孔内に露出した前記第１の多結
晶シリコン膜の側面と前記第１のシリコン酸化膜
の上面の一部とを覆つてシリコン窒化膜を形成す
る工程と、前記シリコン窒化膜を異方性エツチン
グして前記第１の開孔の側壁に前記シリコン窒化
膜を残して第２の開孔を形成しかつ前記第２の開
孔の底の前記シリコン窒化膜を除去する工程と、
前記第２の開孔の側壁の前記シリコン窒化膜およ
び前記絶縁層をマスクとして前記第２の開孔の底
に露出した前記第１のシリコン酸化膜を前記第１
の多結晶シリコン膜の下面の一部が露出するまで
選択的にエツチング除去してアンダーカツトする
工程とを有することを特徴とする半導体装置の製
造方法。 ２ 前記第１の多結晶シリコン膜を前記第１の領
域と前記第２の領域との間で選択的に分離する工
程において、前記第１の多結晶シリコンを選択酸
化によつて分離することを特徴とする特許請求の
範囲第１項記載の半導体装置の製造方法。 ３ 前記第１の多結晶シリコン膜を前記第１の領
域と前記第２の領域との間で選択的に分離する工
程において、前記第１の多結晶シリコンをエツチ
ング除去することによつて分離することを特徴と
する特許請求の範囲第１項記載の半導体装置の製
造方法。 ４ 前記第１の領域の前記第１の多結晶シリコン
膜に一導電型の不純物を添加する工程と前記第１
の多結晶シリコン膜や前記第１の多結晶シリコン
膜間の誘電体を覆つて絶縁層を形成する工程との
間に、前記第１の領域の第１の多結晶シリコン膜
の表面層に高融点金属によるポリサイドを形成す
る工程を有することを特徴とする特許請求の範囲
第１項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59236208A JPS61114575A (ja) | 1984-11-09 | 1984-11-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59236208A JPS61114575A (ja) | 1984-11-09 | 1984-11-09 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61114575A JPS61114575A (ja) | 1986-06-02 |
| JPH0466100B2 true JPH0466100B2 (ja) | 1992-10-22 |
Family
ID=16997376
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59236208A Granted JPS61114575A (ja) | 1984-11-09 | 1984-11-09 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61114575A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0616512B2 (ja) * | 1986-11-07 | 1994-03-02 | 三菱電機株式会社 | 半導体集積回路装置およびその製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54155778A (en) * | 1978-05-30 | 1979-12-08 | Nippon Telegr & Teleph Corp <Ntt> | Semiconductor device and its manufacture |
| JPS5694770A (en) * | 1979-12-28 | 1981-07-31 | Nec Corp | Transistor |
-
1984
- 1984-11-09 JP JP59236208A patent/JPS61114575A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61114575A (ja) | 1986-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0170250A2 (en) | Bipolar transistor and method for producing the bipolar transistor | |
| JP2762851B2 (ja) | 半導体装置の製造方法 | |
| JPH0466100B2 (ja) | ||
| JPH06291178A (ja) | 半導体装置の製造方法 | |
| JPS5856436A (ja) | 半導体装置の製造方法 | |
| US4677456A (en) | Semiconductor structure and manufacturing method | |
| JP3190144B2 (ja) | 半導体集積回路の製造方法 | |
| JPH0126184B2 (ja) | ||
| JP2707646B2 (ja) | 半導体装置の製造方法 | |
| JPH0523495B2 (ja) | ||
| JPS6122866B2 (ja) | ||
| JP2626300B2 (ja) | 半導体装置の製造方法 | |
| JPH06275633A (ja) | バイポーラ型半導体装置およびその製造方法 | |
| JP2630275B2 (ja) | 半導体装置の製造方法 | |
| JP2836393B2 (ja) | 半導体装置およびその製造方法 | |
| JP2745946B2 (ja) | 半導体集積回路の製造方法 | |
| JPS61283167A (ja) | 半導体装置の製造方法 | |
| JPS6295871A (ja) | 半導体装置の製造方法 | |
| JP2718101B2 (ja) | 半導体装置の製造方法 | |
| JP2556155B2 (ja) | 半導体装置の製造方法 | |
| JPH0154864B2 (ja) | ||
| JPS60165757A (ja) | 半導体装置の製造方法 | |
| JPH05235009A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0691101B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPH0766214A (ja) | バイポーラ型半導体集積回路装置の製造方法 |