JPH0691625B2 - クランプ回路 - Google Patents
クランプ回路Info
- Publication number
- JPH0691625B2 JPH0691625B2 JP59115708A JP11570884A JPH0691625B2 JP H0691625 B2 JPH0691625 B2 JP H0691625B2 JP 59115708 A JP59115708 A JP 59115708A JP 11570884 A JP11570884 A JP 11570884A JP H0691625 B2 JPH0691625 B2 JP H0691625B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- collector
- emitter
- video signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Picture Signal Circuits (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】 〔発明の技術分野〕 この発明は映像信号のクランプ回路に関する。
映像信号のクランプ回路としては、第３図に示すものが
ある。このクランプ回路は1983年11月発行の“電気・電
子工学大百科事典（25）オーディオ・ビデオ”（編者辻
重夫，発行者田中久雄，電気書院）に記載されているも
のである。
ある。このクランプ回路は1983年11月発行の“電気・電
子工学大百科事典（25）オーディオ・ビデオ”（編者辻
重夫，発行者田中久雄，電気書院）に記載されているも
のである。
第３図において、トランジスタQ11のエミッタはトラン
ジスタQ12のコレクタに接続され、コレクタは電源VCCに
接続されている。トランジスタQ12のエミッタは抵抗R11
を介して接地されている。
ジスタQ12のコレクタに接続され、コレクタは電源VCCに
接続されている。トランジスタQ12のエミッタは抵抗R11
を介して接地されている。
トランジスタQ11のエミッタとトランジスタQ12のコレク
タの接続点はコンデンサC11を介して映像信号の入力端
子11に接続されている。また、この接続点は映像信号の
出力端子12に接続されている。トランジスタQ12のベー
スはクランプパルスPCの入力端子13に接続されている。
タの接続点はコンデンサC11を介して映像信号の入力端
子11に接続されている。また、この接続点は映像信号の
出力端子12に接続されている。トランジスタQ12のベー
スはクランプパルスPCの入力端子13に接続されている。
トランジスタQ11のベースはバイアス回路に接続されて
いる。図示のバイアス回路は３つの抵抗R12〜R14を直列
接続して成り、電源VCCとアース間に挿入されている。
そして、トランジスタQ11のベースは抵抗R12とR13の共
通接続点に接続されている。なお、抵抗R13とR14の共通
接続点に導びかれる電圧はクランプ回路以外の回路のバ
イアス電圧として利用されている。
いる。図示のバイアス回路は３つの抵抗R12〜R14を直列
接続して成り、電源VCCとアース間に挿入されている。
そして、トランジスタQ11のベースは抵抗R12とR13の共
通接続点に接続されている。なお、抵抗R13とR14の共通
接続点に導びかれる電圧はクランプ回路以外の回路のバ
イアス電圧として利用されている。
入力端子11には例えば正極性の映像信号が入力される。
端子13に印加されるクランプパルスPCは映像信号の同期
信号に同期した正極性の一定振幅のパルスである。
端子13に印加されるクランプパルスPCは映像信号の同期
信号に同期した正極性の一定振幅のパルスである。
上記構成において動作を説明する。
入力端子11に印加された映像信号はコンデンサC11を介
して出力端子12に導びかれる。今、トランジスタQ12の
ベース電圧がハイレベルVH、つまりトランジスタQ12の
ベースにクランプパルスPCが入力されると、トランジス
タQ12,Q11がオンとなり、出力電圧V0は、 但し、VJ1:トランジスタQ11のベース・エミッタ間電圧 である。
して出力端子12に導びかれる。今、トランジスタQ12の
ベース電圧がハイレベルVH、つまりトランジスタQ12の
ベースにクランプパルスPCが入力されると、トランジス
タQ12,Q11がオンとなり、出力電圧V0は、 但し、VJ1:トランジスタQ11のベース・エミッタ間電圧 である。
トランジスタQ12のベース電圧がロウレベルVLになる
と、トランジスタQ12がカットオフしてトランジスタQ11
もカットオフする。このため、コンデンサC11の端子間
電圧はトランジスタQ1,Q2がカットオフする直前の電圧
で一定となり、次のクランプパルスPCまで保持される。
したがって、出力端子12には、同期信号の先端がV0にク
ランプされた映像信号が得られる。
と、トランジスタQ12がカットオフしてトランジスタQ11
もカットオフする。このため、コンデンサC11の端子間
電圧はトランジスタQ1,Q2がカットオフする直前の電圧
で一定となり、次のクランプパルスPCまで保持される。
したがって、出力端子12には、同期信号の先端がV0にク
ランプされた映像信号が得られる。
しかしながら、上記構成の場合、トランジスタQ11がオ
ン時とオフ時で、バイアス回路からトランジスタQ11の
ベースに流れる電流IBが大きく異なる。すなわち、トラ
ンジスタQ11がオフのとき（トランジスタQ12のベース電
位がロウレベル“VL"のとき）、IBは０である。トラン
ジスタQ11がオンのとき（トランジスタQ12のベース電位
がハイレベル“VH"のとき）,IBは、 と表わされる。ここで、hFE1はエミッタ接地電流増幅率
である。また、I0は抵抗R11を流れる電流で、次式
（３）で表わされるような定数である。
ン時とオフ時で、バイアス回路からトランジスタQ11の
ベースに流れる電流IBが大きく異なる。すなわち、トラ
ンジスタQ11がオフのとき（トランジスタQ12のベース電
位がロウレベル“VL"のとき）、IBは０である。トラン
ジスタQ11がオンのとき（トランジスタQ12のベース電位
がハイレベル“VH"のとき）,IBは、 と表わされる。ここで、hFE1はエミッタ接地電流増幅率
である。また、I0は抵抗R11を流れる電流で、次式
（３）で表わされるような定数である。
但し、VJ2:トランジスタQ12のベース・エミッタ間電圧 これにより、トランジスタQ11がオンのときとオフのと
きで、第４図に示すように、バイアス回路の抵抗R12とR
13の共通接続点の電位V1や抵抗R13とR12の共通接続点の
電位V2が大きく変化する問題を有する。そして、この電
圧V2,V3の変動分ΔV1,ΔV2は次式（４），（５）で示さ
れるように、抵抗R12,R13,R14及びトランジスタQ11のh
FE1に依存して変動するという欠点がある。
きで、第４図に示すように、バイアス回路の抵抗R12とR
13の共通接続点の電位V1や抵抗R13とR12の共通接続点の
電位V2が大きく変化する問題を有する。そして、この電
圧V2,V3の変動分ΔV1,ΔV2は次式（４），（５）で示さ
れるように、抵抗R12,R13,R14及びトランジスタQ11のh
FE1に依存して変動するという欠点がある。
〔発明の目的〕 この発明は上記の事情に対処すべくなされたもので、バ
イアス回路のバイアス電圧に変動を与えないクランプ回
路を提供することを目的とする。
イアス回路のバイアス電圧に変動を与えないクランプ回
路を提供することを目的とする。
この発明に係るクランプ回路は、ベースに映像信号の同
期信号に同期したクランプパルスが入力される第１のト
ランジスタと、この第１のトランジスタと差動対を成
し、ベースに第１の基準電圧が印加される第２のトラン
ジスタと、第１及び第２のトランジスタのエミッタの共
通接続点に接続された定電流源と、エミッタが第１のト
ランジスタのコレクタに接続され、コレクタが電源に接
続され、ベースがバイアス回路に接続された第３のトラ
ンジスタと、エミッタが第２のトランジスタのコレクタ
に接続され、コレクタが電源に接続され、ベースが第３
のトランジスタのベースに接続された第４のトランジス
タと、一端が第１のトランジスタのコレクタと第３のト
ランジスタのエミッタとの共通接続点に接続されたコン
デンサとを備え、コンデンサの他端より映像信号を入力
し、第１のトランジスタのコレクタと第３のトランジス
タのエミッタとの共通接続点より映像信号のクランプ出
力を得るように構成することによって、クランプパルス
が入力されることによるトランジスタのオン，オフにか
かわらず、バイアス回路からの引き込み電流を一定と
し、バイアス回路のバイアス電圧に変動を与えないよう
にしたものである。
期信号に同期したクランプパルスが入力される第１のト
ランジスタと、この第１のトランジスタと差動対を成
し、ベースに第１の基準電圧が印加される第２のトラン
ジスタと、第１及び第２のトランジスタのエミッタの共
通接続点に接続された定電流源と、エミッタが第１のト
ランジスタのコレクタに接続され、コレクタが電源に接
続され、ベースがバイアス回路に接続された第３のトラ
ンジスタと、エミッタが第２のトランジスタのコレクタ
に接続され、コレクタが電源に接続され、ベースが第３
のトランジスタのベースに接続された第４のトランジス
タと、一端が第１のトランジスタのコレクタと第３のト
ランジスタのエミッタとの共通接続点に接続されたコン
デンサとを備え、コンデンサの他端より映像信号を入力
し、第１のトランジスタのコレクタと第３のトランジス
タのエミッタとの共通接続点より映像信号のクランプ出
力を得るように構成することによって、クランプパルス
が入力されることによるトランジスタのオン，オフにか
かわらず、バイアス回路からの引き込み電流を一定と
し、バイアス回路のバイアス電圧に変動を与えないよう
にしたものである。
以下、図面を参照してこの発明の一実施例を詳細に説明
する。
する。
第１図は一実施例の構成を示す回路図である。なお、第
１図において、第３図と同一部には同一符号を付す。
１図において、第３図と同一部には同一符号を付す。
第１図において、トランジスタQ13,Q14は差動対を成
し、エミッタの共通接続点は定電流源I0を介して接地さ
れている。トランジスタQ13のベースはクランプパルスP
Cの入力端子14に接続され、トランジスタQ14のベースは
基準電圧V3の入力端子15に接続されている。トランジス
タQ13,Q14のコレクタはそれぞれトランジスタQ15,Q16の
エミッタに接続されている。トランジスタQ15,Q16のコ
レクタは電源VCCに接続されている。トランジスタQ15,Q
16のベースは共通接続され、その接続点はバイアス回路
の抵抗R12とR13の共通接続点に接続されている。
し、エミッタの共通接続点は定電流源I0を介して接地さ
れている。トランジスタQ13のベースはクランプパルスP
Cの入力端子14に接続され、トランジスタQ14のベースは
基準電圧V3の入力端子15に接続されている。トランジス
タQ13,Q14のコレクタはそれぞれトランジスタQ15,Q16の
エミッタに接続されている。トランジスタQ15,Q16のコ
レクタは電源VCCに接続されている。トランジスタQ15,Q
16のベースは共通接続され、その接続点はバイアス回路
の抵抗R12とR13の共通接続点に接続されている。
コンデンサC12の一端はトランジスタQ13のコレクタとト
ランジスタQ15のエミッタの共通接続点に接続されてい
る。コンデンサC12の他端は映像信号の入力端子16に接
続されている。また、トランジスタQ13のコレクタとト
ランジスタQ15のエミッタの共通接続点は映像信号の出
力端子17に接続されている。
ランジスタQ15のエミッタの共通接続点に接続されてい
る。コンデンサC12の他端は映像信号の入力端子16に接
続されている。また、トランジスタQ13のコレクタとト
ランジスタQ15のエミッタの共通接続点は映像信号の出
力端子17に接続されている。
上記構成において動作を説明する。
入力端子16には正極性の映像信号が入力される。入力端
子14には、この映像信号の同期信号に同期した一定振幅
のクランプパルスPCが入力される。このクランプパルス
PCのハイレベルをVH、ロウレベルをVLとすると、基準電
圧V3は次式６を満たすように設定されている。
子14には、この映像信号の同期信号に同期した一定振幅
のクランプパルスPCが入力される。このクランプパルス
PCのハイレベルをVH、ロウレベルをVLとすると、基準電
圧V3は次式６を満たすように設定されている。
０≦V2＜V3＜VH ………（６） トランジスタQ13のベース電位がハイレベルのとき（入
力端子14にクランプパルスPCが入力されたとき）は、ト
ランジスタQ13,Q15がオンとなり、トランジスタQ14,Q16
はオフとなる。このとき、出力端子17の電位V0は、 但し、VJ3:トランジスタQ15のベース・エミッタ間電圧 となる。このとき、抵抗R12とR13の共通接続点から引き
込まれる電流IBHは、 但し、hFE3:トランジスタQ15のエミッタ接地電流増幅率
である。
力端子14にクランプパルスPCが入力されたとき）は、ト
ランジスタQ13,Q15がオンとなり、トランジスタQ14,Q16
はオフとなる。このとき、出力端子17の電位V0は、 但し、VJ3:トランジスタQ15のベース・エミッタ間電圧 となる。このとき、抵抗R12とR13の共通接続点から引き
込まれる電流IBHは、 但し、hFE3:トランジスタQ15のエミッタ接地電流増幅率
である。
となる。トランジスタQ13のベース電位がロウレベルの
ときは、トランジスタQ13,Q15がオフとなるため、コン
デンサC12の端子間電圧はトランジスタQ13,Q15がカット
オフする直前の電圧で一定となり、次のクランプパルス
PCまで保持される。したがって、出力端子17には、同期
信号の先端がV0にクランプされた映像信号が得られる。
ときは、トランジスタQ13,Q15がオフとなるため、コン
デンサC12の端子間電圧はトランジスタQ13,Q15がカット
オフする直前の電圧で一定となり、次のクランプパルス
PCまで保持される。したがって、出力端子17には、同期
信号の先端がV0にクランプされた映像信号が得られる。
ところで、トランジスタQ13のベース電位がロウレベル
のときは、トランジスタQ14,Q16がオンとなり、抵抗R12
とR13の共通接続点から、 但し、hFE4:トランジスタQ16のエミッタ接地電流増幅率 なる電流を引き込むことになる。
のときは、トランジスタQ14,Q16がオンとなり、抵抗R12
とR13の共通接続点から、 但し、hFE4:トランジスタQ16のエミッタ接地電流増幅率 なる電流を引き込むことになる。
したがって、hFE3≒hFE4とすることにより、クランプ回
路のオン，オフにかかわらず、抵抗R12とR13の共通接続
点より引き込む電流は一定となり、バイアス電位の変動
は起こらない。第２図は、第３図と第１図の構成におけ
るバイアス電圧V1,V2を比較して示すもので、実線がこ
の実施例によるものであり、破線が第３図の構成による
ものである。この実施例によるバイアス電圧V1,V2は、h
FE3≒hFE4としてこれをhFEとおくと、それぞれ次式（1
0），（11）で表わされる。
路のオン，オフにかかわらず、抵抗R12とR13の共通接続
点より引き込む電流は一定となり、バイアス電位の変動
は起こらない。第２図は、第３図と第１図の構成におけ
るバイアス電圧V1,V2を比較して示すもので、実線がこ
の実施例によるものであり、破線が第３図の構成による
ものである。この実施例によるバイアス電圧V1,V2は、h
FE3≒hFE4としてこれをhFEとおくと、それぞれ次式（1
0），（11）で表わされる。
以上詳述したようにこの実施例によれば、バイアスポー
ルからの電流引出し量が常に一定とされるため、クラン
プ動作のオン，オフによって、バイアス電圧V1,V2が変
動することはない。
ルからの電流引出し量が常に一定とされるため、クラン
プ動作のオン，オフによって、バイアス電圧V1,V2が変
動することはない。
また、先の第３図に示す従来の回路では、トランジスタ
Q11のベース電位を安定化させるために、電圧V1をバッ
ファアンプを介してトランジスタQ11のベースに供給し
ていた。これに対し、第１図のような構成では、トラン
ジスタQ15に対するバイアス入力略にバッファアンプを
必要としない利点がある。
Q11のベース電位を安定化させるために、電圧V1をバッ
ファアンプを介してトランジスタQ11のベースに供給し
ていた。これに対し、第１図のような構成では、トラン
ジスタQ15に対するバイアス入力略にバッファアンプを
必要としない利点がある。
このようにこの発明によれば、バイアス回路のバイアス
電圧に変動を与えないクランプ回路を提供することがで
きる。
電圧に変動を与えないクランプ回路を提供することがで
きる。
第１図はこの発明の一実施例の回路構成を示す回路図、
第２図は第１図の動作説明に供する信号波形図、第３図
は従来のクランプ回路を示す図、第４図は第３図の問題
を説明するための信号波形図である。 Q13〜Q16……トランジスタ、R12〜R14……抵抗、I0……
定電流源、VCC……電源、C12……コンデンサ、14……ク
ランプパルス入力端子、15……基準電圧入力端子、16…
…映像信号入力端子、17……映像信号出力端子。
第２図は第１図の動作説明に供する信号波形図、第３図
は従来のクランプ回路を示す図、第４図は第３図の問題
を説明するための信号波形図である。 Q13〜Q16……トランジスタ、R12〜R14……抵抗、I0……
定電流源、VCC……電源、C12……コンデンサ、14……ク
ランプパルス入力端子、15……基準電圧入力端子、16…
…映像信号入力端子、17……映像信号出力端子。
Claims (1)
- 【請求項１】ベースに映像信号の同期信号に同期したク
ランプパルスが入力される第１のトランジスタと、 この第１のトランジスタと差動対を成し、ベースに第１
の基準電圧が印加される第２のトランジスタと、 前記第１及び第２のトランジスタのエミッタの共通接続
点に接続された定電流源と、 エミッタが前記第１のトランジスタのコレクタに接続さ
れ、コレクタが電源に接続され、ベースがバイアス回路
に接続された第３のトランジスタと、 エミッタが前記第２のトランジスタのコレクタに接続さ
れ、コレクタが前記電源に接続され、ベースが前記第３
のトランジスタのベースに接続された第４のトランジス
タと、 一端が前記第１のトランジスタのコレクタと前記第３の
トランジスタのエミッタとの共通接続点に接続されたコ
ンデンサとを具備し、 前記コンデンサの他端より映像信号を入力し、前記第１
のトランジスタのコレクタと前記第３のトランジスタの
エミッタとの共通接続点より前記映像信号のクランプ出
力を得るように構成されたことを特徴とするクランプ回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59115708A JPH0691625B2 (ja) | 1984-06-06 | 1984-06-06 | クランプ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59115708A JPH0691625B2 (ja) | 1984-06-06 | 1984-06-06 | クランプ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60259068A JPS60259068A (ja) | 1985-12-21 |
| JPH0691625B2 true JPH0691625B2 (ja) | 1994-11-14 |
Family
ID=14669233
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59115708A Expired - Lifetime JPH0691625B2 (ja) | 1984-06-06 | 1984-06-06 | クランプ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0691625B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5846772A (ja) * | 1981-09-14 | 1983-03-18 | Hitachi Ltd | 映像クランプ回路 |
-
1984
- 1984-06-06 JP JP59115708A patent/JPH0691625B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60259068A (ja) | 1985-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0691625B2 (ja) | クランプ回路 | |
| US4485352A (en) | Current amplifier | |
| KR850000869A (ko) | 키네스크프 구동 증폭단 | |
| JP2504075B2 (ja) | トランジスタ増幅器 | |
| JPS6316775A (ja) | クランプ回路 | |
| GB1267979A (en) | Synchronizing separator circuits | |
| JPH0533105Y2 (ja) | ||
| JP3107590B2 (ja) | 電流極性変換回路 | |
| JP2572758B2 (ja) | 直流再生回路 | |
| JPH057887B2 (ja) | ||
| SU1141563A1 (ru) | Дифференциальный усилитель тока | |
| JPS60236507A (ja) | 増幅回路 | |
| JPS596676A (ja) | 情報信号插入回路 | |
| JPH0139014Y2 (ja) | ||
| JP2739953B2 (ja) | ビデオ信号クランプ装置 | |
| JPH02304371A (ja) | ピークホールド回路 | |
| JPH0582679B2 (ja) | ||
| JPH01200708A (ja) | 差動増幅装置 | |
| JPS58128698A (ja) | 放電電流制御回路 | |
| JPH056391B2 (ja) | ||
| JPS63317813A (ja) | 電圧制限回路 | |
| JPS61184909A (ja) | 信号処理回路 | |
| JPH0618299B2 (ja) | 増幅器 | |
| JPH08204994A (ja) | クランプ回路およびそれを用いた同期分離回路 | |
| JPH0646519B2 (ja) | サンプル・ホ−ルド回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |