JPS63317813A - 電圧制限回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、出力電流を制限する回路を備えた電圧制限回
路に関するものである。

従来の技術 従来の電流制限回路を備えた電圧制限回路は、第２図に
示す回路図のような構成であった。この回路は、入力端
子１．トランジスタ２，３，４゜５および定電流源６か
ら構成される差動増幅回路と、エミッタフォロワトラン
ジスタ９と定電流源１０からなるエミッタフォロワ回路
と、ダイオード１１．１２からなる電圧制限回路と抵抗
１３とバッファアンプ１４からなる電流制限回路と、抵
抗１５と出力端子１６からなる出力負荷回路から構成さ
れる。なお、１７は正電源端子、１８は負電源端子であ
る。この回路の入力端子１に振幅が±Ｖ　（ｖ）の信号
を入力すると、出力端子１６からは、ダイオードの順方
向電圧をＤ　（Ｖ）として±Ｄ　（Ｖ）の振幅をもつ波
形が出力される。ただしＶ≧Ｄとする。

発明が解決しようとする問題点 従来の電圧制限回路では、ダイオード１１が導通ずると
エミッタフォロワトランジスタ９に過大電流が流れて回
路特性が劣化することを防ぐために出力電流を制限する
抵抗１３とそれによって出力電圧が変化しないようにす
るためのバッファアンプ１４が必要であり、素子数が増
加してしまうという不都合があった。また、入力周波数
が高周波領域ではバッファアンプによる位相遅れが生じ
る不都合もあった。

問題点を解決するための手段 本発明の電圧制限回路は、差動増幅回路と、同差動増幅
回路の出力点に接続されたエミッタフォロワ回路と、同
エミッタフォロワ回路の出力端子と基準電位点の間に、
二個の第１と第２のダイオードを互いに極性を逆にして
並列に接続された電圧制限回路と、エミッタフォロワ回
路の入力点と前記基準電位点の間に、第３のダイオード
とバイアス電圧源が直列に接続された電流制限回路を備
えたものである。

作用 この回路構成によれば、電圧制限回路のダイオードが導
通したときエミッタフォロワトランジスタのベース電流
が電流制限回路のダイオードを通してバイパスされるの
でエミッタフォロワトランジスタのコレクタに過大電流
が流れることはな（なる。

実施例 本発明の電圧制限回路の一実施例を第１図に示した回路
図を参照して説明する。

この回路は、入力端子１がＮＰＮトランジスタ２のベー
スに接続され、ＰＮＰトランジスタ３のエミッタが正電
源端子１７に、ベースとコレクタが共通にＮＰＮ　トラ
ンジスタ２のコレクタに接続され、ＰＮＰ　トランジス
タ４のエミッタが正電源端子１７に、ベースがＰＮＰト
ランジスタ３のへ−スに接続され、ＮＰＮ　トランジス
タ５のコレクタをＰＮＰ　トランジスタ４のコレクタに
接続され、ＮＰＮ　トランジスタ２と５のエミッタを共
通に電流源６に接続され、電流源６が負電源端子１８に
接続された差動増幅回路と、エミッタフォロワトランジ
スタ９のコレクタが正電源端子１７に、ベースがＰＮＰ
　トランジスタ４のコレクタに、エミッタが電流源１０
に接続され、電流源１０が負電源端子１８に接続された
エミッタフォロワ回路と、ダイオード１１のアノードが
エミッタフォロワトランジスタ９のエミッタに、カソー
ドを接地点に接続され、ダイオード１２のアノードが接
地点に、カソードがエミッタフォロワトランジスタ９の
エミッタに接続された電圧制限回路と、出力端子１６が
エミッタフォロワトランジスタ９のエミッタに接続され
、出力端子１６と接地点間に抵抗１５が接続された出力
負荷回路およびダイオード１９のアノードがエミッタフ
ォロワトランジスタ９のベースに、カソードがバイアス
電圧源２０に接続された電流制限回路を備えた構成であ
る。

次に、この回路の機能を説明する。入力端子１に正電圧
が入力され、電圧制限回路のダイオード１１が導通する
と同時に電流制限回路のダイオード１９が導通ずるよう
にバイアス電圧源２０の電位を設定すると、 ＶＤＩＩ　＋　ＶＢｇ９”’　ＶＤＩ９＋　Ｖ２Ｏ°０
−−−−　（１）の関係が成り立つ。

ここで、ＶＤＩＩ　、　ＶＤＩ９はダイオード１１と１
９の導通時の順方向電圧、ｖＢＥ９はトランジスタ９の
ベース・エミッタ間電圧、Ｖ２Ｏはバイアス電圧源２０
の電圧である。通常のシリコンバイポーラプロセスでは
、 ＶＤｌｌ＝ＶＢＥ９＝ＶＤ＋９＝Ｄ　　　　　　　−”
・（２）であるので（１）式よりｖ２ｏ＝Ｄとなる。

したがって、バイアス電圧源の電圧をダイオードの順方
向電圧りにすることにより、ダイオード１９とトランジ
スタ９はカレントミラー回路となり、各々に流れる電流
値は等しくなり、その最大値は定電流源６の電流値を越
えることはな（なる。この結果、ダイオード１１が導通
したときエミッタフォロワトランジスタ９に過大電流が
流れることがな（電流は制限される。

発明の効果 本発明の電圧制限回路によれば、ダイオードとバイアス
電源で構成された簡単な電流制限回路を付加するだけで
過大なエミッタフォロワ電流を流すことなく、シかもバ
ッファアンプを付ける必要がないので高周波数特性の劣
化をまね（ことなく安定に動作させることができる。

【図面の簡単な説明】

第１図は本発明の電圧制限回路の一実施例を示す回路図
、第２図は従来例の電圧制限回路の回路図である。 １・・・・・・入力端子、２，３．４．５・・・・・・
トランジスタ、９・・・・・・エミッタフォロワトラン
ジスタ、６．１０・・・・・・定電流源、１１，１２．
１９・・・・・・ダイオード、１５・・・・・・負荷抵
抗、１６・・・・・・出力端子、１７・・・・・・正電
源端子、１８・・・・・・負電源端子、２０・・・・・
・バイアス電圧源。 代理人の氏名　弁理士　中尾敏男　ほか１名塚

Claims (2)

【特許請求の範囲】
1. （１）差動増幅回路と、同差動増幅回路の出力点に接続
   されたエミッタフォロワ回路と、同エミッタフォロワ回
   路の出力端子と基準電位点の間に二個の第１と第２のダ
   イオードが互いに極性を反対にして並列に接続された電
   圧制限回路と、エミッタフォロワ回路の入力点と前記基
   準電位点の間に第３のダイオードとバイアス電圧源が直
   列に接続された電流制限回路を備えたことを特徴とする
   電圧制限回路。
2. （２）電流制限回路が第３のダイオードのアノードをエ
   ミッタフォロワ回路の入力点に、カソードをバイアス電
   圧源の正電極側に接続した回路より構成されていること
   を特徴とする特許請求の範囲第（１）項記載の電圧制限
   回路。