JPH069209B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH069209B2 JPH069209B2 JP62050612A JP5061287A JPH069209B2 JP H069209 B2 JPH069209 B2 JP H069209B2 JP 62050612 A JP62050612 A JP 62050612A JP 5061287 A JP5061287 A JP 5061287A JP H069209 B2 JPH069209 B2 JP H069209B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- forming
- collector
- silicon oxide
- extraction opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 22
- 239000004065 semiconductor Substances 0.000 title claims description 16
- 238000004519 manufacturing process Methods 0.000 title description 12
- 238000000605 extraction Methods 0.000 claims description 23
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 22
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 20
- 239000012535 impurity Substances 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 11
- 238000002955 isolation Methods 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 6
- 239000010410 layer Substances 0.000 description 22
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 6
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 239000007788 liquid Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 238000001947 vapour-phase growth Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特に半導体基板
上に平坦なる電極配線面を備えたバイポーラ・トランジ
スタ半導体装置の製造方法に関する。
上に平坦なる電極配線面を備えたバイポーラ・トランジ
スタ半導体装置の製造方法に関する。
現今、半導体装置取り分けバイポーラ・トランジスタの
全ては所謂プレーナー構造であるが、これを製造するに
際しては、まず最初コレクタの取出部が半導体基板上の
エピタキシャル層に開口され不純物の高濃度領域が形成
された後熱酸化工程を加えてこの開口部をシリコンの熱
酸化膜で一旦塞ぎつぎのベース領域およびエミッタ領域
の形成工程に移るのが通常である。この不純物高濃度領
域は周知の通りコレクタ領域の抵抗を下げる作用をする
もので半導体基板とエピタキシャル層との接続面に形成
されている埋込層に達する深さまで延びる高濃度不純物
の拡散層である。
全ては所謂プレーナー構造であるが、これを製造するに
際しては、まず最初コレクタの取出部が半導体基板上の
エピタキシャル層に開口され不純物の高濃度領域が形成
された後熱酸化工程を加えてこの開口部をシリコンの熱
酸化膜で一旦塞ぎつぎのベース領域およびエミッタ領域
の形成工程に移るのが通常である。この不純物高濃度領
域は周知の通りコレクタ領域の抵抗を下げる作用をする
もので半導体基板とエピタキシャル層との接続面に形成
されている埋込層に達する深さまで延びる高濃度不純物
の拡散層である。
しかしながら、この従来の製造方法によると、最後にコ
レクタ電極を形成するために開口部を塞ぐシリコンの熱
酸化膜を除去すると、この酸化膜は元々エピタキシャル
層の熱酸化膜から成っているので開口部には深い段差が
生じることとなり、電極配線形成後ではコレクタ電極配
線のみがベース，エミッタの各電極配線より一段低く形
成され高さが極めて不揃いな電極配線面を形成するよう
になる。このようにコレクタ取出開口部に深い段差が生
じるとアルミ電極配線のカバレージが悪くなり断線事故
の要因となるのでトランジスタ装置の信頼性および製造
歩留りを大きく低下させる。従来、コレクタ取出開口部
の垂直段差を解消する手段が諸々講ぜられ、例えば開口
部を開孔する際等方性エッチングを用いてテーパー・エ
ッヂを長く形成する方法であるとか、または層間絶縁膜
の膜厚を薄くしてエッチング段差を小さくするとかの方
法が行なわれる。しかし、前者の方法では電極配線のカ
バレージ性は向上するものの集積度を高くすることがで
きず、また後者の方法では高集積化を防げることはない
が層間絶縁膜にピンホールが多発して絶縁耐圧に問題が
生じ製造歩留りを低下させる。
レクタ電極を形成するために開口部を塞ぐシリコンの熱
酸化膜を除去すると、この酸化膜は元々エピタキシャル
層の熱酸化膜から成っているので開口部には深い段差が
生じることとなり、電極配線形成後ではコレクタ電極配
線のみがベース，エミッタの各電極配線より一段低く形
成され高さが極めて不揃いな電極配線面を形成するよう
になる。このようにコレクタ取出開口部に深い段差が生
じるとアルミ電極配線のカバレージが悪くなり断線事故
の要因となるのでトランジスタ装置の信頼性および製造
歩留りを大きく低下させる。従来、コレクタ取出開口部
の垂直段差を解消する手段が諸々講ぜられ、例えば開口
部を開孔する際等方性エッチングを用いてテーパー・エ
ッヂを長く形成する方法であるとか、または層間絶縁膜
の膜厚を薄くしてエッチング段差を小さくするとかの方
法が行なわれる。しかし、前者の方法では電極配線のカ
バレージ性は向上するものの集積度を高くすることがで
きず、また後者の方法では高集積化を防げることはない
が層間絶縁膜にピンホールが多発して絶縁耐圧に問題が
生じ製造歩留りを低下させる。
本発明の目的は、上記の状況に鑑み、コレクタの取出開
口部に段差を生じることなき半導体装置の製造方法を提
供することである。
口部に段差を生じることなき半導体装置の製造方法を提
供することである。
本発明の半導体装置の製造方法は、一導電型の半導体基
板上に逆導電型の埋込層およびエピタキシャル層を順次
積層形成する工程と、前記エピタキシャル層内に素子分
離領域を形成する工程と、前記素子分離領域で取囲まれ
るエピタキシャル層上に第１のシリコン酸化膜を形成す
る工程と、前記第１のシリコン酸化膜を選択エツチング
するコレクタ取出開口部形成工程と、前記コレクタ取打
出口部から前記埋込層に達する深さに逆導電型の高濃度
不純物を拡散する高濃度不純物添加領域形成工程と、前
記コレクタ取出開口部の段差内に第２のシリコン酸化膜
をエッチ・バック法を利用して埋設する工程とを含むと
いうものである。
板上に逆導電型の埋込層およびエピタキシャル層を順次
積層形成する工程と、前記エピタキシャル層内に素子分
離領域を形成する工程と、前記素子分離領域で取囲まれ
るエピタキシャル層上に第１のシリコン酸化膜を形成す
る工程と、前記第１のシリコン酸化膜を選択エツチング
するコレクタ取出開口部形成工程と、前記コレクタ取打
出口部から前記埋込層に達する深さに逆導電型の高濃度
不純物を拡散する高濃度不純物添加領域形成工程と、前
記コレクタ取出開口部の段差内に第２のシリコン酸化膜
をエッチ・バック法を利用して埋設する工程とを含むと
いうものである。
すなわち、本発明によればエピタキシャル層に形成され
たコレクタ取出開口部は高濃度の不純物が拡散された
後、新らしいシリコン酸化膜で選択的に埋められ平坦化
される。
たコレクタ取出開口部は高濃度の不純物が拡散された
後、新らしいシリコン酸化膜で選択的に埋められ平坦化
される。
以下、図面を参照して本発明を詳細に説明する。
第１図（ａ）〜（ｄ）は本発明の一実施例を示す工程順
序図である。本実施例によれば、第１図（ａ）に示すよ
うにｐ型半導体基板１上には、ｎ型埋込み層２、ｎ型エ
ピタキシャル層３がまず形成され、ついでｐ型高濃度不
純物領域４および圧膜素子分離領域５がそれぞれ公知技
術により形成される。ここで、圧膜素子分離領域５で取
囲まれた素子形成領域を被覆するシリコン酸化膜６上に
はコレクタ取出開口部がシリコン窒化膜７をマスクとし
て開孔され、ｎ型高濃度不純物添加領域８が形成された
後基板全面には気相成長によるシリコン酸化膜９および
フォトレジスト材またはシリカなどの液体塗布膜１０が
順次形成される。この際、液体塗布膜１０はコレクタ取
出開口部の段差を埋めるので基板全体が平滑化される。
ここで基板全面はエッチ・バック法によってエッチング
される。このエッチング工程によってさきの気相成長工
程によって形成された厚膜素子分離領域５およびシリコ
ン酸化膜６上の薄いシリコン酸化膜９とこの上に塗布さ
れた液体塗布膜１０はシリコン窒化膜７と共に除去され
コレクタ取出開口部の段差内にのみ気相成長によるシリ
コン酸化膜９が残される。第１図（ｂ）はこの状態を示
したものである。
序図である。本実施例によれば、第１図（ａ）に示すよ
うにｐ型半導体基板１上には、ｎ型埋込み層２、ｎ型エ
ピタキシャル層３がまず形成され、ついでｐ型高濃度不
純物領域４および圧膜素子分離領域５がそれぞれ公知技
術により形成される。ここで、圧膜素子分離領域５で取
囲まれた素子形成領域を被覆するシリコン酸化膜６上に
はコレクタ取出開口部がシリコン窒化膜７をマスクとし
て開孔され、ｎ型高濃度不純物添加領域８が形成された
後基板全面には気相成長によるシリコン酸化膜９および
フォトレジスト材またはシリカなどの液体塗布膜１０が
順次形成される。この際、液体塗布膜１０はコレクタ取
出開口部の段差を埋めるので基板全体が平滑化される。
ここで基板全面はエッチ・バック法によってエッチング
される。このエッチング工程によってさきの気相成長工
程によって形成された厚膜素子分離領域５およびシリコ
ン酸化膜６上の薄いシリコン酸化膜９とこの上に塗布さ
れた液体塗布膜１０はシリコン窒化膜７と共に除去され
コレクタ取出開口部の段差内にのみ気相成長によるシリ
コン酸化膜９が残される。第１図（ｂ）はこの状態を示
したものである。
このようにコレクタ取出開口部が気相成長によるシリコ
ン酸化膜９で埋められた状態は、従来のｎ型エピタキシ
ャル層３の熱酸化膜によって塞がれた場合とは異なり、
ｎ型高濃度不純物添加領域８内への食い込みが全く生じ
ないのが特徴である。従って、第１図（ｃ）に示す如く
従来技術に従いベース領域１１およびエミッタ領域１２
をそれぞれ形成した後このシリコン酸化膜９を除去して
コレクタおよびエミッタの各取出電極１３および１４を
多結晶シリコンのパターニングによってそれぞれ形成す
れば、２つの多結晶シリコン電極１３および１４の高さ
を揃えることができる。すなわち、コレクタ取出開口部
に段差を生じることなく取出電極を形成することができ
る。以後、層間絶縁膜１５を被覆しコレクタ，エミッタ
およびベースの各アルミ電極１６，１７および１８をそ
れぞれ形成すれば第１図（ｄ）に示す如き本発明半導体
装置が完成する。第１図（ｄ）から明らかなように、本
発明の半導体装置ではコレクタ取出開口部に従来の如き
段差が形成されておらず各電極配線の形成面は平坦化さ
れているので、コレクタ取出開口部はもとより全てのア
ルミ電極のカバレージ特性を格段に改善することができ
信頼性および製造歩留りを著しく向上せしめ得る。
ン酸化膜９で埋められた状態は、従来のｎ型エピタキシ
ャル層３の熱酸化膜によって塞がれた場合とは異なり、
ｎ型高濃度不純物添加領域８内への食い込みが全く生じ
ないのが特徴である。従って、第１図（ｃ）に示す如く
従来技術に従いベース領域１１およびエミッタ領域１２
をそれぞれ形成した後このシリコン酸化膜９を除去して
コレクタおよびエミッタの各取出電極１３および１４を
多結晶シリコンのパターニングによってそれぞれ形成す
れば、２つの多結晶シリコン電極１３および１４の高さ
を揃えることができる。すなわち、コレクタ取出開口部
に段差を生じることなく取出電極を形成することができ
る。以後、層間絶縁膜１５を被覆しコレクタ，エミッタ
およびベースの各アルミ電極１６，１７および１８をそ
れぞれ形成すれば第１図（ｄ）に示す如き本発明半導体
装置が完成する。第１図（ｄ）から明らかなように、本
発明の半導体装置ではコレクタ取出開口部に従来の如き
段差が形成されておらず各電極配線の形成面は平坦化さ
れているので、コレクタ取出開口部はもとより全てのア
ルミ電極のカバレージ特性を格段に改善することができ
信頼性および製造歩留りを著しく向上せしめ得る。
第２図は本発明の他の実施例を示す部分工程図である。
本実施例によればコレクタ取出開口部にｎ型高濃度不純
物添加領域８が形成された後多結晶シリコン層１９が基
板全面に堆積される。ここで、多結晶シリコン層１９は
直ちに熱酸化されシリコン酸化層に変換された後前実施
例と同様にエッチ・バックされる。このエッチ・バック
工程によって変換されたシリコン酸化層の大部分は除去
されコレクタ取出開口部の段差内にのみ埋込まれるよう
に残される。すなわち、第１図（ｃ）と全く同じ状態と
なる。従って、このあと前実施例と同一手順の諸工程を
行えば第１図（ｄ）に示した本発明半導体装置の構造を
得ることができる。以上はＮＰＮトランジスタについて
説明したがＰＮＰトランジスタの製造についても全く同
様の効果を生じ得ることは明らかである。
本実施例によればコレクタ取出開口部にｎ型高濃度不純
物添加領域８が形成された後多結晶シリコン層１９が基
板全面に堆積される。ここで、多結晶シリコン層１９は
直ちに熱酸化されシリコン酸化層に変換された後前実施
例と同様にエッチ・バックされる。このエッチ・バック
工程によって変換されたシリコン酸化層の大部分は除去
されコレクタ取出開口部の段差内にのみ埋込まれるよう
に残される。すなわち、第１図（ｃ）と全く同じ状態と
なる。従って、このあと前実施例と同一手順の諸工程を
行えば第１図（ｄ）に示した本発明半導体装置の構造を
得ることができる。以上はＮＰＮトランジスタについて
説明したがＰＮＰトランジスタの製造についても全く同
様の効果を生じ得ることは明らかである。
また、以上は選択的除去手段によってコレクタ取出開口
部の段差をシリコン酸化膜で埋めたが、反対に選択的堆
積手段によって埋め込むことも勿論可能である。
部の段差をシリコン酸化膜で埋めたが、反対に選択的堆
積手段によって埋め込むことも勿論可能である。
以上詳細に説明したように本発明によれば、エピタキシ
ャル層を熱酸化することなく不純物拡散を終えたコレク
タ取出開口部をシリコン酸化膜で塞ぎ得るので、従来生
じていた熱酸化膜の不純物拡散添加領域内への食い込み
に因る段差問題を完全に解決することができる。すな
わ、コレクタ取出開口部におけるカバレージ特性を格段
に改善して信頼性および製造歩留りを高め得る他トラン
ジスタの各電極配線の形成面を平坦化し得るので、集積
度を著しく向上させるなど顕著なる効果を奏し得る。
ャル層を熱酸化することなく不純物拡散を終えたコレク
タ取出開口部をシリコン酸化膜で塞ぎ得るので、従来生
じていた熱酸化膜の不純物拡散添加領域内への食い込み
に因る段差問題を完全に解決することができる。すな
わ、コレクタ取出開口部におけるカバレージ特性を格段
に改善して信頼性および製造歩留りを高め得る他トラン
ジスタの各電極配線の形成面を平坦化し得るので、集積
度を著しく向上させるなど顕著なる効果を奏し得る。
【図面の簡単な説明】 第１図（ａ）〜（ｄ）は本発明の一実施例を示す工程順
序図、第２図は本発明の他の実施例を示す部分工程図で
ある。 １…ｐ型半導体基板、２…ｎ型埋込み層、３…ｎ型エピ
タキシャル層、４…ｐ型高濃度不純物領域、５…厚膜素
子分離領域、６…シリコン酸化膜、７…シリコン窒化
膜、８…ｎ型高濃度不純物添加領域、９…気相成長によ
るシリコン酸化膜、１０…液体塗布膜、１１…ベース領
域、１２…エミッタ領域、１３…（多結晶シリコンによ
る）コレクタ取出電極、１４…（多結晶シリコンによ
る）エミッタ取出電極、１５…層間絶縁膜、１６…コレ
クタ・アルミ電極、１７…エミッタ・アルミ電極、１８
…ベース・アルミ電極、１９…多結晶シリコン層。
序図、第２図は本発明の他の実施例を示す部分工程図で
ある。 １…ｐ型半導体基板、２…ｎ型埋込み層、３…ｎ型エピ
タキシャル層、４…ｐ型高濃度不純物領域、５…厚膜素
子分離領域、６…シリコン酸化膜、７…シリコン窒化
膜、８…ｎ型高濃度不純物添加領域、９…気相成長によ
るシリコン酸化膜、１０…液体塗布膜、１１…ベース領
域、１２…エミッタ領域、１３…（多結晶シリコンによ
る）コレクタ取出電極、１４…（多結晶シリコンによ
る）エミッタ取出電極、１５…層間絶縁膜、１６…コレ
クタ・アルミ電極、１７…エミッタ・アルミ電極、１８
…ベース・アルミ電極、１９…多結晶シリコン層。
Claims (1)
- 【請求項１】一導電型の半導体基板上に逆導電型の埋込
層およびエピタキシャル層を順次積層形成する工程と、
前記エピタキシャル層内に素子分離領域を形成する工程
と、前記素子分離領域で取囲まれるエピタキシャル層上
に第１のシリコン酸化膜を形成する工程と、前記第１の
シリコン酸化膜を選択エツチングするコレクタ取出開口
部形成工程と、前記コレクタ取出開口部から前記埋込層
に達する深さに逆導電型の高濃度不純物を拡散する高濃
度不純物添加領域形成工程と、前記コレクタ取出開口部
の段差内に第２のシリコン酸化膜をエッチ・バック法を
利用して埋設する工程とを含むことを特徴とする半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62050612A JPH069209B2 (ja) | 1987-03-04 | 1987-03-04 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62050612A JPH069209B2 (ja) | 1987-03-04 | 1987-03-04 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63216375A JPS63216375A (ja) | 1988-09-08 |
| JPH069209B2 true JPH069209B2 (ja) | 1994-02-02 |
Family
ID=12863796
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62050612A Expired - Lifetime JPH069209B2 (ja) | 1987-03-04 | 1987-03-04 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH069209B2 (ja) |
-
1987
- 1987-03-04 JP JP62050612A patent/JPH069209B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63216375A (ja) | 1988-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5432104A (en) | Method for fabricating a vertical bipolar transistor with reduced parasitic capacitance between base and collector regions | |
| US4504332A (en) | Method of making a bipolar transistor | |
| KR900001245B1 (ko) | 반도체장치의 제조방법 | |
| JPH0548936B2 (ja) | ||
| JPH07105436B2 (ja) | 半導体装置の製造方法 | |
| JPH07142498A (ja) | 半導体装置およびその製造方法 | |
| JP3176758B2 (ja) | 半導体装置の製造方法 | |
| JPH07106412A (ja) | 半導体装置およびその製造方法 | |
| JP3173430B2 (ja) | 半導体装置の製造方法 | |
| JP2565162B2 (ja) | バイポ−ラトランジスタおよびその製造方法 | |
| US5843828A (en) | Method for fabricating a semiconductor device with bipolar transistor | |
| JPH069209B2 (ja) | 半導体装置の製造方法 | |
| JPH0529603A (ja) | 半導体装置の製造方法 | |
| US4679306A (en) | Self-aligned process for forming dielectrically isolating regions formed in semiconductor device | |
| JPH0812866B2 (ja) | バイポーラ型半導体装置 | |
| JPH01117338A (ja) | 半導体装置の製造方法 | |
| JP2663632B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0136710B2 (ja) | ||
| JPH0626215B2 (ja) | 多結晶側壁接触トランジスタ並びに集積回路及びその製造方法 | |
| JPH0878433A (ja) | 半導体装置 | |
| JP3455282B2 (ja) | 半導体装置 | |
| JP2817184B2 (ja) | 半導体装置の製造方法 | |
| JP2718101B2 (ja) | 半導体装置の製造方法 | |
| JPH04294543A (ja) | 半導体装置の製造方法 | |
| JP2812282B2 (ja) | 半導体装置の製造方法 |