JPH0697112A - 半導体装置とその製造方法 - Google Patents
半導体装置とその製造方法Info
- Publication number
- JPH0697112A JPH0697112A JP4246967A JP24696792A JPH0697112A JP H0697112 A JPH0697112 A JP H0697112A JP 4246967 A JP4246967 A JP 4246967A JP 24696792 A JP24696792 A JP 24696792A JP H0697112 A JPH0697112 A JP H0697112A
- Authority
- JP
- Japan
- Prior art keywords
- film
- contact hole
- tin
- substrate
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 本発明は，コンタクトホールがバリアメタル
を使わなければならない程小さく，且つ，エレクトロ・
マイグレーションが問題になるほど配線の細い最新デバ
イスに関し，エレクトロ・マイグレーションが発生しに
くい電極構造の開発を目的とする。 【構成】 TiN膜５の上にAl膜６を積層した電極配線膜
を有する半導体装置において, Si基板１上の絶縁膜２に
開口したコンタクトホール３の領域に限って, Si基板１
と TiN膜５の間にTi膜４を有してなるように，また，Si
基板１上に絶縁膜２を被覆し, コンタクトホール３を開
口する工程と, Si基板１上にTi膜４を被覆し, 少なくと
もコンタクトホール３領域のみにTi膜４を残すようにパ
ターニングする工程と, Si基板１上にコンタクトホール
３領域を覆って TiN膜５，Al膜６を順次積層する工程
と, Al膜６，及び, TiN 膜５をパターニングして電極配
線膜７を形成する工程とを含むように構成する。
を使わなければならない程小さく，且つ，エレクトロ・
マイグレーションが問題になるほど配線の細い最新デバ
イスに関し，エレクトロ・マイグレーションが発生しに
くい電極構造の開発を目的とする。 【構成】 TiN膜５の上にAl膜６を積層した電極配線膜
を有する半導体装置において, Si基板１上の絶縁膜２に
開口したコンタクトホール３の領域に限って, Si基板１
と TiN膜５の間にTi膜４を有してなるように，また，Si
基板１上に絶縁膜２を被覆し, コンタクトホール３を開
口する工程と, Si基板１上にTi膜４を被覆し, 少なくと
もコンタクトホール３領域のみにTi膜４を残すようにパ
ターニングする工程と, Si基板１上にコンタクトホール
３領域を覆って TiN膜５，Al膜６を順次積層する工程
と, Al膜６，及び, TiN 膜５をパターニングして電極配
線膜７を形成する工程とを含むように構成する。
Description
【０００１】
【産業上の利用分野】本発明は，メモリ，ロジックを問
わず，コンタクトホールがバリアメタルを使わなければ
ならない程小さく，且つ，エレクトロ・マイグレーショ
ンが問題になるほど配線の細い最新デバイスに関する。
わず，コンタクトホールがバリアメタルを使わなければ
ならない程小さく，且つ，エレクトロ・マイグレーショ
ンが問題になるほど配線の細い最新デバイスに関する。
【０００２】
【従来の技術】図５は従来例の説明図である。図におい
て，21はシリコン(Si)基板, 22はフィールド二酸化シリ
コン(SiO2)膜, 23は拡散層, 24は燐珪酸ガラス（ＰＳ
Ｇ）膜，25はコンタクトホール, 26はチタン(Ti)膜, 27
は窒化チタン(TiN) 膜, 28はアルミニウム(Al)膜, 29は
電極配線膜である。
て，21はシリコン(Si)基板, 22はフィールド二酸化シリ
コン(SiO2)膜, 23は拡散層, 24は燐珪酸ガラス（ＰＳ
Ｇ）膜，25はコンタクトホール, 26はチタン(Ti)膜, 27
は窒化チタン(TiN) 膜, 28はアルミニウム(Al)膜, 29は
電極配線膜である。
【０００３】従来のSi基板を主体とする半導体装置にお
いては，電極配線膜のAlが基板のSiと反応して, ｐｎ接
合を破壊するのを防ぐために，Al中に１〜２％程度のSi
を含有させているが，熱処理を経るにつれて，Al中のSi
がSi基板にエピタキシャル成長して，コンタクト抵抗が
増大するといった問題を生じていた。
いては，電極配線膜のAlが基板のSiと反応して, ｐｎ接
合を破壊するのを防ぐために，Al中に１〜２％程度のSi
を含有させているが，熱処理を経るにつれて，Al中のSi
がSi基板にエピタキシャル成長して，コンタクト抵抗が
増大するといった問題を生じていた。
【０００４】従って，従来の技術では, 図５に示すよう
に，AlとSiの相互拡散を防いだり，ストレス・マイグレ
ーションを防止する対策として，Al膜28の下側に, Ti膜
26とTiN膜27とのTi＋TiN 二層膜を敷いて, Al, TiN, Ti
の三層の電極配線膜29とすることが最新デバイスの主
流となっている。
に，AlとSiの相互拡散を防いだり，ストレス・マイグレ
ーションを防止する対策として，Al膜28の下側に, Ti膜
26とTiN膜27とのTi＋TiN 二層膜を敷いて, Al, TiN, Ti
の三層の電極配線膜29とすることが最新デバイスの主
流となっている。
【０００５】
【発明が解決しようとする課題】しかし，Al膜28の下側
にTi膜26＋TiN 膜27を敷くと, Al膜28のグレイン・サイ
ズが小さくなり, エレクトロ・マイグレーションが発生
しやすくなるという問題が生じて, 電極配線膜29の断線
等の障害が製作中, 或いは使用時に発生して, 信頼性を
甚だしく損じる。
にTi膜26＋TiN 膜27を敷くと, Al膜28のグレイン・サイ
ズが小さくなり, エレクトロ・マイグレーションが発生
しやすくなるという問題が生じて, 電極配線膜29の断線
等の障害が製作中, 或いは使用時に発生して, 信頼性を
甚だしく損じる。
【０００６】本発明は，以上の点に鑑み，エレクトロ・
マイグレーションが発生しにくい電極構造の開発を目的
として提供されるものである。
マイグレーションが発生しにくい電極構造の開発を目的
として提供されるものである。
【０００７】
【課題を解決するための手段】図１は本発明の原理説明
図，図２は TiNの（２００）結晶配向性とAlのグレイン
・サイズの関係図である。
図，図２は TiNの（２００）結晶配向性とAlのグレイン
・サイズの関係図である。
【０００８】図において，１はSi基板，２は絶縁膜，３
はコンタクトホール，４はTi膜, ５は TiN膜, ６はAl膜
である。そこで, いろいろな TiN膜５について, 上層の
Al膜４と下層の TiN膜５との膜質の関係を調査したとこ
ろ, 図２に TiNの（２００）結晶配向性とAlのグレイン
・サイズの関係図で示すように, TiN 膜５の結晶配向性
に強い相関があることが分かった。
はコンタクトホール，４はTi膜, ５は TiN膜, ６はAl膜
である。そこで, いろいろな TiN膜５について, 上層の
Al膜４と下層の TiN膜５との膜質の関係を調査したとこ
ろ, 図２に TiNの（２００）結晶配向性とAlのグレイン
・サイズの関係図で示すように, TiN 膜５の結晶配向性
に強い相関があることが分かった。
【０００９】図２において，横軸は TiN膜５の結晶面全
体の（１１１）と（２００）の中から（２００）になっ
ている割合を示しており，縦軸はその場合に対応したAl
の平均的なグレイン・サイズを示している。
体の（１１１）と（２００）の中から（２００）になっ
ている割合を示しており，縦軸はその場合に対応したAl
の平均的なグレイン・サイズを示している。
【００１０】すなわち, TiN 膜５を（１１１）から（２
００）へ配向させる事で，Al膜６のグレイン・サイズが
大きくなることが分かった。また，TiN 膜５の下にTi膜
４があると TiN膜は（２００）に配向しにくい事も分か
った。
００）へ配向させる事で，Al膜６のグレイン・サイズが
大きくなることが分かった。また，TiN 膜５の下にTi膜
４があると TiN膜は（２００）に配向しにくい事も分か
った。
【００１１】要約すると，TiN 膜５の結晶配向を（２０
０）に向けることで，Al膜６のグレイン・サイズを大き
くし，エレクトロマイグレーションを防止することがで
きる。
０）に向けることで，Al膜６のグレイン・サイズを大き
くし，エレクトロマイグレーションを防止することがで
きる。
【００１２】そこで，TiN 膜５の下側のTi膜４はコンタ
クトメタルの働きをするために使用されているので, コ
ンタクトホール３の中だけにあれば良いことになり，一
方，エレクトロマイグレーションはAl膜のグレイン・サ
イズが大きい方が起こり難くなり，すなわち，TiN 膜５
の結晶配向性が（２００）になるようにするため，Ti膜
４が不用となるが，これは電極配線膜７の絶縁膜２上で
の問題である。
クトメタルの働きをするために使用されているので, コ
ンタクトホール３の中だけにあれば良いことになり，一
方，エレクトロマイグレーションはAl膜のグレイン・サ
イズが大きい方が起こり難くなり，すなわち，TiN 膜５
の結晶配向性が（２００）になるようにするため，Ti膜
４が不用となるが，これは電極配線膜７の絶縁膜２上で
の問題である。
【００１３】従って，コンタクトホール３の領域では，
Ti膜４が必要であり，絶縁膜３上ではＴi 膜４はない方
がよいこととなる。そのため, 問題解決の手段として，
本発明では，エレクトロ・マイグレーションが問題とな
る絶縁膜２上の電極配線膜７の部分だけは,Ti 膜４を無
くし, TiN膜５を（２００）に結晶配向させる事で, 上
層のAl膜６のグレイン・サイズを大きくして, エレクト
ロ・マイグレーションが発生しないようにしてやれば良
い。
Ti膜４が必要であり，絶縁膜３上ではＴi 膜４はない方
がよいこととなる。そのため, 問題解決の手段として，
本発明では，エレクトロ・マイグレーションが問題とな
る絶縁膜２上の電極配線膜７の部分だけは,Ti 膜４を無
くし, TiN膜５を（２００）に結晶配向させる事で, 上
層のAl膜６のグレイン・サイズを大きくして, エレクト
ロ・マイグレーションが発生しないようにしてやれば良
い。
【００１４】即ち, 本発明の目的は, 図１に示すよう
に， TiN膜５の上にAl膜６を積層した電極配線膜を有す
る半導体装置において, Si基板１上の絶縁膜２に開口し
たコンタクトホール３の領域に限って, Si基板１と TiN
膜５の間にTi膜４を有してなることにより，またSi基板
１上に絶縁膜２を被覆し, コンタクトホール３を開口す
る工程と,Si基板１上にTi膜４を被覆し, 少なくともコ
ンタクトホール３領域のみにTi膜４を残すようにパター
ニングする工程と,Si基板１上にコンタクトホール３領
域を覆って TiN膜５，Al膜６を順次積層する工程と,Al
膜６，及び, TiN 膜５をパターニングして電極配線膜７
を形成する工程とを含むことにより達成される。
に， TiN膜５の上にAl膜６を積層した電極配線膜を有す
る半導体装置において, Si基板１上の絶縁膜２に開口し
たコンタクトホール３の領域に限って, Si基板１と TiN
膜５の間にTi膜４を有してなることにより，またSi基板
１上に絶縁膜２を被覆し, コンタクトホール３を開口す
る工程と,Si基板１上にTi膜４を被覆し, 少なくともコ
ンタクトホール３領域のみにTi膜４を残すようにパター
ニングする工程と,Si基板１上にコンタクトホール３領
域を覆って TiN膜５，Al膜６を順次積層する工程と,Al
膜６，及び, TiN 膜５をパターニングして電極配線膜７
を形成する工程とを含むことにより達成される。
【００１５】
【作用】本発明によれば, Al膜６の下側のTiN 膜５が
（２００）に結晶配向することで，上層のAl膜６のグレ
イン・サイズが大きくなるため，エレクトロ・マイグレ
ーションに対して強くなる。
（２００）に結晶配向することで，上層のAl膜６のグレ
イン・サイズが大きくなるため，エレクトロ・マイグレ
ーションに対して強くなる。
【００１６】
【実施例】図３，図４は本発明の一実施例の工程順模式
断面図である。図において，11はSi基板, 12はフィール
ドSiO2膜, 13は拡散層, 14は低温SiO2膜, 15はＢＰＳＧ
膜，16はコンタクトホール, 17はTi膜, 18は TiN膜, 19
はAl膜, 20は電極配線である。
断面図である。図において，11はSi基板, 12はフィール
ドSiO2膜, 13は拡散層, 14は低温SiO2膜, 15はＢＰＳＧ
膜，16はコンタクトホール, 17はTi膜, 18は TiN膜, 19
はAl膜, 20は電極配線である。
【００１７】図３，図４により，本発明の一実施例につ
いて説明する。図３（ａ）に示すように，活性領域やコ
ンタクト領域がフィールドSiO2膜12で画定され, 拡散層
13が形成されたSi基板11上に低温SiO2膜14をＣＶＤ法に
より,2,000 Åの厚さに成長する。
いて説明する。図３（ａ）に示すように，活性領域やコ
ンタクト領域がフィールドSiO2膜12で画定され, 拡散層
13が形成されたSi基板11上に低温SiO2膜14をＣＶＤ法に
より,2,000 Åの厚さに成長する。
【００１８】図３（ｂ）に示すように，低温SiO2膜14上
に, ＣＶＤ法によりＢＰＳＧ膜15を4,000Åの厚さに成
長する。その後, 図３（ｃ）に示すように，コンタクト
ホール16を開口する。
に, ＣＶＤ法によりＢＰＳＧ膜15を4,000Åの厚さに成
長する。その後, 図３（ｃ）に示すように，コンタクト
ホール16を開口する。
【００１９】続いて, 図３（ｄ）に示すように，弗酸系
のエッチング液でコンタクトホール16表面の自然酸化膜
を除去し, Ti膜17を 200Åの厚さにスパッタ法によりSi
基板11上全面に被覆する。
のエッチング液でコンタクトホール16表面の自然酸化膜
を除去し, Ti膜17を 200Åの厚さにスパッタ法によりSi
基板11上全面に被覆する。
【００２０】図３（ｅ）に示すように，図示しないレジ
スト膜をマスクとして，Ti膜17をコンタクトホールの領
域のみを残し, 他の部分をドライエッチングにより除去
する。
スト膜をマスクとして，Ti膜17をコンタクトホールの領
域のみを残し, 他の部分をドライエッチングにより除去
する。
【００２１】その後，図４（ｆ）に示すように， TiN膜
18をスパッタ法により 1,000Åの厚さにSi基板11上全面
に被覆する。図４（ｇ）に示すように，Al膜19を 4,500
Åの厚さにスパッタ法により TiN膜18上に積層するる。
18をスパッタ法により 1,000Åの厚さにSi基板11上全面
に被覆する。図４（ｇ）に示すように，Al膜19を 4,500
Åの厚さにスパッタ法により TiN膜18上に積層するる。
【００２２】最後に, 図４（ｈ）に示すように，図示し
ないレジスト膜をマスクとして，Al膜28, TiN 膜27, Ti
膜26をＲＩＥによる異方性ドライエッチングによりパタ
ーニングして, 電極配線20を形成する。
ないレジスト膜をマスクとして，Al膜28, TiN 膜27, Ti
膜26をＲＩＥによる異方性ドライエッチングによりパタ
ーニングして, 電極配線20を形成する。
【００２３】
【発明の効果】以上説明した様に，本発明によれば，コ
ンタクトホール領域のみにコンタクト抵抗低減のための
Ti膜を残し, 絶縁膜上はTi膜を除去して TiN膜を（２０
０）に結晶配向しているので，Al膜のグレイン・サイズ
が大きくなってエレクトロマイグレーションが生じない
ようなる。これにより，最新半導体デバイスの品質や信
頼性の向上に寄与するところが大きい。
ンタクトホール領域のみにコンタクト抵抗低減のための
Ti膜を残し, 絶縁膜上はTi膜を除去して TiN膜を（２０
０）に結晶配向しているので，Al膜のグレイン・サイズ
が大きくなってエレクトロマイグレーションが生じない
ようなる。これにより，最新半導体デバイスの品質や信
頼性の向上に寄与するところが大きい。
【図１】 本発明の原理説明図
【図２】 TiNの（２００）結晶配向性とAlのグレイン
・サイズ
・サイズ
【図３】 本発明の一実施例の工程順模式断面図（その
１）
１）
【図４】 本発明の一実施例の工程順模式断面図（その
２）
２）
【図５】 従来例の説明図
１ Si基板 ２ 絶縁膜 ３ コンタクトホール ４ Ti膜 ５ TiN膜 ６ Al膜 11 Si基板 12 フィールドSiO2膜 13 拡散層 14 低温SiO2膜 15 ＢＰＳＧ膜 16 コンタクトホール 17 Ti膜 18 TiN膜 19 Al膜 20 電極配線
Claims (2)
- 【請求項１】 窒化チタン膜(5) の上にアルミニウム膜
(6) を積層した電極配線膜(7) を有する半導体装置にお
いて, シリコン基板(1) 上の絶縁膜(2) に開口したコンタクト
ホール(3) の領域に限って, 該シリコン基板(1) と該窒
化チタン膜(5) の間にチタン膜(4) を有してなることを
特徴とする半導体装置。 - 【請求項２】 シタコン基板(1) 上に絶縁膜(2) を被覆
し, コンタクトホール(3) を開口する工程と, 該シリコン基板(1) 上にチタン膜(4) を被覆し, 少なく
ともコンタクトホール(3) 領域のみにチタン膜(4) を残
すようにパターニングする工程と, 該シリコン基板(1) 上にコンタクトホール(3) 領域を覆
って窒化チタン膜(5),, アルミニウムAl膜(6) を順次積
層する工程と, 該アルミニウム膜(6), 及び, 該窒化チタン膜(5) をパ
ターニングして電極配線膜(7) を形成する工程とを含む
ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4246967A JPH0697112A (ja) | 1992-09-17 | 1992-09-17 | 半導体装置とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4246967A JPH0697112A (ja) | 1992-09-17 | 1992-09-17 | 半導体装置とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0697112A true JPH0697112A (ja) | 1994-04-08 |
Family
ID=17156393
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4246967A Withdrawn JPH0697112A (ja) | 1992-09-17 | 1992-09-17 | 半導体装置とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0697112A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5773890A (en) * | 1995-12-28 | 1998-06-30 | Nippon Steel Corporation | Semiconductor device that prevents peeling of a titanium nitride film |
-
1992
- 1992-09-17 JP JP4246967A patent/JPH0697112A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5773890A (en) * | 1995-12-28 | 1998-06-30 | Nippon Steel Corporation | Semiconductor device that prevents peeling of a titanium nitride film |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5498571A (en) | Method of manufacturing a semiconductor device having reliable multi-layered wiring | |
| JPH06318590A (ja) | 半導体装置の製造方法 | |
| JPH04186657A (ja) | コンタクト配線の作製方法 | |
| JPH04199628A (ja) | 半導体装置の製造方法 | |
| JPH04355951A (ja) | 半導体装置及びその製造方法 | |
| JPH02239625A (ja) | 半導体装置 | |
| JPS6254427A (ja) | 半導体装置の製造方法 | |
| JP2745550B2 (ja) | 多層配線の形成方法 | |
| JPH1167908A (ja) | 半導体装置およびその製法 | |
| JP2602574B2 (ja) | 半導体装置の製造方法 | |
| JPH11121458A (ja) | 半導体装置 | |
| JP2867443B2 (ja) | 半導体装置の製造方法 | |
| JPH07326668A (ja) | 半導体装置の製造方法 | |
| JPH07130732A (ja) | 半導体装置及びその製造方法 | |
| JP3149169B2 (ja) | 半導体装置の製造方法 | |
| JP2953016B2 (ja) | 半導体装置の製造方法 | |
| JPH04109654A (ja) | 半導体装置及びその製造方法 | |
| JPH0689941A (ja) | 半導体装置及びその製造方法 | |
| JPH036827A (ja) | 半導体装置の製造方法 | |
| JPH1145936A (ja) | 半導体装置およびその製造方法 | |
| JPS63262856A (ja) | 半導体装置の製造方法 | |
| JPS63182838A (ja) | 半導体装置の製造方法 | |
| JPH0574959A (ja) | 半導体装置及びその製造方法 | |
| JPH11214513A (ja) | 集積回路の配線構造と配線形成法 | |
| JPH06252024A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991130 |