JPH0697299A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0697299A JPH0697299A JP26941492A JP26941492A JPH0697299A JP H0697299 A JPH0697299 A JP H0697299A JP 26941492 A JP26941492 A JP 26941492A JP 26941492 A JP26941492 A JP 26941492A JP H0697299 A JPH0697299 A JP H0697299A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- metal wiring
- interlayer insulating
- organic
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 層間絶縁膜に有機絶縁膜を用いた多層配線構
造を持つ半導体装置において、ビアホール部での金属配
線間のコンタミを防ぎ接続抵抗の増大を防ぐ。 【構成】 半導体基板１上に、拡散層２、ゲート電極３
等からなる素子を形成した後、無機層間絶縁膜４、第１
層金属配線６ａを形成する。第１有機層間絶縁膜７ａを
形成し、ビアホール８を形成した後、窒化膜の堆積とエ
ッチバックによりビアホールの側壁に無機絶縁膜９を形
成する。その後、第２層金属配線６ｂを形成し、さらに
その上に第２、第３有機層間絶縁膜７ｂ、７ｃ、ビアホ
ール８、無機絶縁膜９、第３、第４金属配線６ｃ、６ｄ
を形成する。
造を持つ半導体装置において、ビアホール部での金属配
線間のコンタミを防ぎ接続抵抗の増大を防ぐ。 【構成】 半導体基板１上に、拡散層２、ゲート電極３
等からなる素子を形成した後、無機層間絶縁膜４、第１
層金属配線６ａを形成する。第１有機層間絶縁膜７ａを
形成し、ビアホール８を形成した後、窒化膜の堆積とエ
ッチバックによりビアホールの側壁に無機絶縁膜９を形
成する。その後、第２層金属配線６ｂを形成し、さらに
その上に第２、第３有機層間絶縁膜７ｂ、７ｃ、ビアホ
ール８、無機絶縁膜９、第３、第４金属配線６ｃ、６ｄ
を形成する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置に関し、特
に、有機絶縁膜を層間絶縁膜とした多層金属配線構造を
有する半導体装置に関する。
に、有機絶縁膜を層間絶縁膜とした多層金属配線構造を
有する半導体装置に関する。
【０００２】
【従来の技術】有機層間絶縁膜を用いた多層配線は、プ
ロセスが簡易である、平坦化が容易である、ストレスマ
イグレーションが発生しにくい、等の利点により注目さ
れている。図２は、この種従来の半導体装置の断面図で
ある。同図において、１は半導体基板、２は、半導体基
板１の表面領域内に形成されてた拡散層、３はゲート電
極、４はＣＶＤ法により形成されたＳｉＯ2 膜からなる
無機層間絶縁膜、５はフォトエッチング法により無機層
間絶縁膜４に形成されたコンタクトホール、６ａは、コ
ンタクトホール５を介して拡散層２と接触している第１
層金属配線、７ａ（７ｂ、７ｃ）は、第１（第２、第
３）有機層間絶縁膜、８は、有機層間絶縁膜７ａ〜７ｃ
に開孔されたビアホール、６ｂ（６ｃ、６ｄ）は、ビア
ホール８を介して第１（第２、第３）層金属配線６ａ
（６ｂ、６ｃ）と接続された第２（第３、第４）層金属
配線である。
ロセスが簡易である、平坦化が容易である、ストレスマ
イグレーションが発生しにくい、等の利点により注目さ
れている。図２は、この種従来の半導体装置の断面図で
ある。同図において、１は半導体基板、２は、半導体基
板１の表面領域内に形成されてた拡散層、３はゲート電
極、４はＣＶＤ法により形成されたＳｉＯ2 膜からなる
無機層間絶縁膜、５はフォトエッチング法により無機層
間絶縁膜４に形成されたコンタクトホール、６ａは、コ
ンタクトホール５を介して拡散層２と接触している第１
層金属配線、７ａ（７ｂ、７ｃ）は、第１（第２、第
３）有機層間絶縁膜、８は、有機層間絶縁膜７ａ〜７ｃ
に開孔されたビアホール、６ｂ（６ｃ、６ｄ）は、ビア
ホール８を介して第１（第２、第３）層金属配線６ａ
（６ｂ、６ｃ）と接続された第２（第３、第４）層金属
配線である。
【０００３】この多層配線構造は、第１層金属配線６ａ
−第２層金属配線６ｂ間を例にとると、次のように作製
される。半導体基板１上に金属膜を堆積しこれをフォト
リソグラフィ法にてパターニングして第１層金属配線６
ａを形成した後、液状の有機樹脂をスピンコート法にて
塗布し、これをベークして第１有機層間絶縁膜７ａを形
成する。次にフォトリソグラフィ法にて第１有機層間絶
縁膜７ａの所定の箇所を開孔して第１層金属配線６ａの
表面を露出させるビアホール８を形成する。続いて、Ｐ
ＶＤ法またはＣＶＤ法にて全面に金属被膜を成膜し、こ
れをパターニングしてビアホール８を介して第１層金属
配線６ａに接続された第２層金属配線６ｂを形成する。
−第２層金属配線６ｂ間を例にとると、次のように作製
される。半導体基板１上に金属膜を堆積しこれをフォト
リソグラフィ法にてパターニングして第１層金属配線６
ａを形成した後、液状の有機樹脂をスピンコート法にて
塗布し、これをベークして第１有機層間絶縁膜７ａを形
成する。次にフォトリソグラフィ法にて第１有機層間絶
縁膜７ａの所定の箇所を開孔して第１層金属配線６ａの
表面を露出させるビアホール８を形成する。続いて、Ｐ
ＶＤ法またはＣＶＤ法にて全面に金属被膜を成膜し、こ
れをパターニングしてビアホール８を介して第１層金属
配線６ａに接続された第２層金属配線６ｂを形成する。
【０００４】
【発明が解決しようとする課題】上述した従来の半導体
装置では、ビアホールの側壁に有機絶縁膜が剥き出しに
なっているため、ビアホール形成後に金属配線用の金属
膜をＰＶＤ法またはＣＶＤ法にて成膜する際、ビアホー
ル側壁の有機物がスパッタリングされ、また有機絶縁膜
中のガス成分がビアホール側壁から噴出する。そして、
これらの汚染物質はビアホール底部の下層金属配線表面
に吸着して下層金属配線と上層金属配線との間の導通を
阻害する。特に、半導体装置の集積化・微細化が進み、
ビアホール径が１μｍ以下になった場合、金属配線間の
接触抵抗が急激に増大するため、上記した従来の構成で
は歩留りが著しく低下するという問題点があった。
装置では、ビアホールの側壁に有機絶縁膜が剥き出しに
なっているため、ビアホール形成後に金属配線用の金属
膜をＰＶＤ法またはＣＶＤ法にて成膜する際、ビアホー
ル側壁の有機物がスパッタリングされ、また有機絶縁膜
中のガス成分がビアホール側壁から噴出する。そして、
これらの汚染物質はビアホール底部の下層金属配線表面
に吸着して下層金属配線と上層金属配線との間の導通を
阻害する。特に、半導体装置の集積化・微細化が進み、
ビアホール径が１μｍ以下になった場合、金属配線間の
接触抵抗が急激に増大するため、上記した従来の構成で
は歩留りが著しく低下するという問題点があった。
【０００５】
【課題を解決するための手段】本発明の半導体装置は、
有機絶縁膜を層間絶縁膜とした配線構造を有するもので
あって、上層配線層を下層導電体層に接続するために有
機絶縁膜に設けられた開口の側壁が無機絶縁膜で覆われ
ていることを特徴としている。
有機絶縁膜を層間絶縁膜とした配線構造を有するもので
あって、上層配線層を下層導電体層に接続するために有
機絶縁膜に設けられた開口の側壁が無機絶縁膜で覆われ
ていることを特徴としている。
【０００６】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図１は、本発明の一実施例を示す断面図で
ある。同図において、図２の部分と共通する部分には同
一の参照番号が付されている。本実施例の図２に示した
従来例と相違する点は、第１〜第３有機層間絶縁膜７ａ
〜７ｃに開孔されたビアホール８の側壁に無機絶縁膜９
が形成されている点である。
て説明する。図１は、本発明の一実施例を示す断面図で
ある。同図において、図２の部分と共通する部分には同
一の参照番号が付されている。本実施例の図２に示した
従来例と相違する点は、第１〜第３有機層間絶縁膜７ａ
〜７ｃに開孔されたビアホール８の側壁に無機絶縁膜９
が形成されている点である。
【０００７】本実施例の半導体装置は以下のように作製
される。半導体基板１上にゲート電極３を形成し、イオ
ン注入法等を用いて拡散層２を形成した後、ＣＶＤ法に
より半導体基板上に全面に膜厚０．８μｍのＳｉＯ2 膜
を成膜して無機層間絶縁膜４を形成する。
される。半導体基板１上にゲート電極３を形成し、イオ
ン注入法等を用いて拡散層２を形成した後、ＣＶＤ法に
より半導体基板上に全面に膜厚０．８μｍのＳｉＯ2 膜
を成膜して無機層間絶縁膜４を形成する。
【０００８】次に、フォトリソグラフィ法により無機層
間絶縁膜４を選択的にエッチング除去して拡散層２上に
コンタクトホール５を形成する。続いて、スパッタ法に
より全面にＡｌ−Ｓｉ−Ｃｕ合金（Ｓｉ：１％、Ｃｕ：
０．５％）を堆積し、これをフォトリソグラフィ法によ
りパターニングして第１層金属配線６ａを形成する。
間絶縁膜４を選択的にエッチング除去して拡散層２上に
コンタクトホール５を形成する。続いて、スパッタ法に
より全面にＡｌ−Ｓｉ−Ｃｕ合金（Ｓｉ：１％、Ｃｕ：
０．５％）を堆積し、これをフォトリソグラフィ法によ
りパターニングして第１層金属配線６ａを形成する。
【０００９】次に、液状のシリコン系ポリマーをスピン
塗布しベークして膜厚約１μｍの第１有機層間絶縁膜７
ａを形成する。次にフォトリソグラフィ法にて第１層金
属配線６ａ上の所定の位置にビアホール８を開孔する。
塗布しベークして膜厚約１μｍの第１有機層間絶縁膜７
ａを形成する。次にフォトリソグラフィ法にて第１層金
属配線６ａ上の所定の位置にビアホール８を開孔する。
【００１０】続いて、プラズマＣＶＤ法により窒化シリ
コン膜を膜厚約０．１５μｍに成膜し、次に、この窒化
シリコン膜をリアクティブイオンエッチ等にてエッチバ
ックし、ビアホール８の側壁を覆う膜厚約０．１μｍの
無機絶縁膜９を形成する。その後、スパッタ法によりＡ
ｌ−Ｓｉ−Ｃｕ合金膜を成膜し、これをパターニングし
て第２層金属配線６ｂを形成する。以下、同様の工程に
より、第２、第３有機層間絶縁膜７ｂ、７ｃ、無機絶縁
膜９、第３、第４層金属配線６ｃ、６ｄを順次形成し
て、図１に示す半導体装置を得る。
コン膜を膜厚約０．１５μｍに成膜し、次に、この窒化
シリコン膜をリアクティブイオンエッチ等にてエッチバ
ックし、ビアホール８の側壁を覆う膜厚約０．１μｍの
無機絶縁膜９を形成する。その後、スパッタ法によりＡ
ｌ−Ｓｉ−Ｃｕ合金膜を成膜し、これをパターニングし
て第２層金属配線６ｂを形成する。以下、同様の工程に
より、第２、第３有機層間絶縁膜７ｂ、７ｃ、無機絶縁
膜９、第３、第４層金属配線６ｃ、６ｄを順次形成し
て、図１に示す半導体装置を得る。
【００１１】上記工程中、第２〜第４層金属配線６ｂ〜
６ｄの成膜工程において、ビアホール８は、その側壁が
無機絶縁膜９により覆われているため、ビアホール中の
有機絶縁膜がスパッタリングされたり、ビアホール中に
ガス成分が噴出したりすることが防止される。そのた
め、ビアホール底部の下層金属配線の表面が汚染される
ことがなくなり、常に、クリーンな状態で上層金属配線
との接触が行われることになり、良好な導通が得られ
る。なお、窒化シリコン膜成膜時に下層金属配線の表面
に形成される汚染層は、窒化シリコン膜のエッチバック
時に同時に除去される。
６ｄの成膜工程において、ビアホール８は、その側壁が
無機絶縁膜９により覆われているため、ビアホール中の
有機絶縁膜がスパッタリングされたり、ビアホール中に
ガス成分が噴出したりすることが防止される。そのた
め、ビアホール底部の下層金属配線の表面が汚染される
ことがなくなり、常に、クリーンな状態で上層金属配線
との接触が行われることになり、良好な導通が得られ
る。なお、窒化シリコン膜成膜時に下層金属配線の表面
に形成される汚染層は、窒化シリコン膜のエッチバック
時に同時に除去される。
【００１２】以上好ましい実施例について説明したが、
本発明は上記実施例に限定されるものではなく各種の改
変が可能である。例えば、金属配線の材料としてはＡｌ
系に代えてＴｉ系材料を用いることができ、その成膜法
もスパッタ法以外のＰＶＤ法あるいはＣＶＤ法等を用い
ることができる。また、有機層間絶縁膜材料としてポリ
イミド等の他の材料を用いることができる。さらに、無
機層間絶縁膜４をも有機層間絶縁膜に代えることでき
る。
本発明は上記実施例に限定されるものではなく各種の改
変が可能である。例えば、金属配線の材料としてはＡｌ
系に代えてＴｉ系材料を用いることができ、その成膜法
もスパッタ法以外のＰＶＤ法あるいはＣＶＤ法等を用い
ることができる。また、有機層間絶縁膜材料としてポリ
イミド等の他の材料を用いることができる。さらに、無
機層間絶縁膜４をも有機層間絶縁膜に代えることでき
る。
【００１３】
【発明の効果】以上説明したように、本発明の半導体装
置では、有機絶縁膜に形成された開口の側壁が無機絶縁
膜で覆われているため、配線用の金属を成膜する際に開
口中の有機物がスパッタリングされたりガス成分が開口
中へ噴出したりすることがなくなり、下層の導電体層を
上層の金属配線とクリーンな状態で接触させることがで
きるようになる。従って、本発明によれば、サブミクロ
ン以下の開口においても下層導電体層と上層配線層との
接触抵抗を低く抑えることができるようになり、製造工
程での歩留りが改善されまた製品の信頼性も向上する。
置では、有機絶縁膜に形成された開口の側壁が無機絶縁
膜で覆われているため、配線用の金属を成膜する際に開
口中の有機物がスパッタリングされたりガス成分が開口
中へ噴出したりすることがなくなり、下層の導電体層を
上層の金属配線とクリーンな状態で接触させることがで
きるようになる。従って、本発明によれば、サブミクロ
ン以下の開口においても下層導電体層と上層配線層との
接触抵抗を低く抑えることができるようになり、製造工
程での歩留りが改善されまた製品の信頼性も向上する。
【図１】本発明の一実施例を示す断面図。
【図２】従来例の断面図。
１ 半導体基板 ２ 拡散層 ３ ゲート電極 ４ 無機層間絶縁膜 ５ コンタクトホール ６ａ〜６ｄ 第１〜第４層金属配線 ７ａ〜７ｃ 第１〜第３有機層間絶縁膜 ８ ビアホール ９ 無機絶縁膜
Claims (1)
- 【請求項１】 所定の位置に開口を有する有機絶縁膜
と、前記開口を介して下層の導電体層に接続された、前
記有機絶縁膜上に延在する金属配線と、を有する半導体
装置において、前記開口の側壁は無機絶縁膜によって覆
われていることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26941492A JPH0697299A (ja) | 1992-09-11 | 1992-09-11 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26941492A JPH0697299A (ja) | 1992-09-11 | 1992-09-11 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0697299A true JPH0697299A (ja) | 1994-04-08 |
Family
ID=17472089
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26941492A Pending JPH0697299A (ja) | 1992-09-11 | 1992-09-11 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0697299A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0680085A1 (en) * | 1994-04-28 | 1995-11-02 | Texas Instruments Incorporated | Via formation in polymeric materials |
| KR100435262B1 (ko) * | 1997-08-13 | 2004-07-16 | 삼성전자주식회사 | 다층 배선 구조를 갖는 반도체 소자 및 그 제조방법 |
| WO2015079648A1 (ja) * | 2013-11-29 | 2015-06-04 | パナソニックＩｐマネジメント株式会社 | 半導体装置 |
-
1992
- 1992-09-11 JP JP26941492A patent/JPH0697299A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0680085A1 (en) * | 1994-04-28 | 1995-11-02 | Texas Instruments Incorporated | Via formation in polymeric materials |
| US6188125B1 (en) | 1994-04-28 | 2001-02-13 | Texas Instruments Incorporated | Via formation in polymeric materials |
| KR100435262B1 (ko) * | 1997-08-13 | 2004-07-16 | 삼성전자주식회사 | 다층 배선 구조를 갖는 반도체 소자 및 그 제조방법 |
| WO2015079648A1 (ja) * | 2013-11-29 | 2015-06-04 | パナソニックＩｐマネジメント株式会社 | 半導体装置 |
| US9570412B2 (en) | 2013-11-29 | 2017-02-14 | Panasonic Intellectual Property Management Co., Ltd. | Semiconductor device |
| JPWO2015079648A1 (ja) * | 2013-11-29 | 2017-03-16 | パナソニックＩｐマネジメント株式会社 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06120351A (ja) | 半導体装置の製造方法 | |
| JPH01302842A (ja) | 多層配線構造の半導体装置 | |
| KR100225554B1 (ko) | 배리어메탈구조의 형성방법 | |
| JPH05235184A (ja) | 半導体装置の多層配線構造体の製造方法 | |
| JPH0697299A (ja) | 半導体装置 | |
| US5091340A (en) | Method for forming multilayer wirings on a semiconductor device | |
| JPS5950544A (ja) | 多層配線の形成方法 | |
| US6593172B2 (en) | Design and processing of antifuse structure | |
| JPH11289012A (ja) | 半導体装置及びその製造方法 | |
| JPH05251566A (ja) | 多層配線構造 | |
| JPH11251433A (ja) | 半導体装置およびその製法 | |
| JP3167455B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0570301B2 (ja) | ||
| JPS62155537A (ja) | 半導体装置の製造方法 | |
| TWI701793B (zh) | 電子元件及其製造方法 | |
| JPH0786209A (ja) | 半導体装置の製造方法 | |
| JPH02183536A (ja) | 半導体装置 | |
| JPH04188753A (ja) | 多層配線半導体装置 | |
| JPH0917868A (ja) | 半導体集積回路装置の配線接続構造及びその製造方法 | |
| JPS62136857A (ja) | 半導体装置の製造方法 | |
| JPH10173051A (ja) | 配線形成方法 | |
| JPH06177260A (ja) | 半導体装置 | |
| JPH098134A (ja) | 半導体装置およびその製造方法 | |
| JPH06177255A (ja) | 半導体集積回路装置の製造方法 | |
| JPH08139185A (ja) | 半導体装置の製造方法 |