JPH0699567A - 多連型チップ抵抗器における捺印方法 - Google Patents
多連型チップ抵抗器における捺印方法Info
- Publication number
- JPH0699567A JPH0699567A JP24939492A JP24939492A JPH0699567A JP H0699567 A JPH0699567 A JP H0699567A JP 24939492 A JP24939492 A JP 24939492A JP 24939492 A JP24939492 A JP 24939492A JP H0699567 A JPH0699567 A JP H0699567A
- Authority
- JP
- Japan
- Prior art keywords
- resistors
- chip resistor
- resistor
- screen mask
- resistance value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 5
- 238000007639 printing Methods 0.000 title abstract description 3
- 239000000758 substrate Substances 0.000 claims description 18
- 229910010293 ceramic material Inorganic materials 0.000 abstract description 15
- 238000004519 manufacturing process Methods 0.000 abstract description 9
- 239000003973 paint Substances 0.000 abstract description 4
- 230000009977 dual effect Effects 0.000 description 6
- 239000011521 glass Substances 0.000 description 6
- 238000007650 screen-printing Methods 0.000 description 3
- 238000005192 partition Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
Landscapes
- Screen Printers (AREA)
- Printing Methods (AREA)
Abstract
(57)【要約】
【目的】 抵抗体の数が異なる複数種類の多連型チップ
抵抗器に対して抵抗値を表す文字を、前記文字に対応す
る抜き孔C1を穿設したスクリーンマスクCを使用して
捺印する場合に、使用するスクリーンマスクの枚数を少
なくして、コストの低減を図る。 【構成】 前記スクリーンマスクCにおける抜き窓C1
を、前記各抵抗体の箇所ごとに穿設するか、或いは、二
つの抵抗体を一つの対としてその対の箇所に穿設し、こ
の抜き窓を通して捺印する。
抵抗器に対して抵抗値を表す文字を、前記文字に対応す
る抜き孔C1を穿設したスクリーンマスクCを使用して
捺印する場合に、使用するスクリーンマスクの枚数を少
なくして、コストの低減を図る。 【構成】 前記スクリーンマスクCにおける抜き窓C1
を、前記各抵抗体の箇所ごとに穿設するか、或いは、二
つの抵抗体を一つの対としてその対の箇所に穿設し、こ
の抜き窓を通して捺印する。
Description
【0001】
【産業上の利用分野】本発明は、一つのチップ型絶縁基
板の上面に、二つ又は四つ等の偶数個の抵抗体を並列状
に備えた多連型のチップ抵抗器において、その表面に、
各抵抗体における抵抗値を表すための標印を捺印する方
法に関するものである。
板の上面に、二つ又は四つ等の偶数個の抵抗体を並列状
に備えた多連型のチップ抵抗器において、その表面に、
各抵抗体における抵抗値を表すための標印を捺印する方
法に関するものである。
【0002】
【従来の技術】一般に、多連型チップ抵抗器のうち二連
型のチップ抵抗器Aaは、図14に示すように、略正方
形のチップ型にした絶縁基板1aの上面に、同じ抵抗値
の二つの抵抗体2a,3aを並列状に形成すると共に、
この両抵抗体2a,3aの両端に対する端子電極4a,
5aを形成し、更に、前記絶縁基板1aの上面に、ガラ
ス製のオーバーコート6aを、前記両抵抗体2a,3a
を覆うように形成したものに構成している。
型のチップ抵抗器Aaは、図14に示すように、略正方
形のチップ型にした絶縁基板1aの上面に、同じ抵抗値
の二つの抵抗体2a,3aを並列状に形成すると共に、
この両抵抗体2a,3aの両端に対する端子電極4a,
5aを形成し、更に、前記絶縁基板1aの上面に、ガラ
ス製のオーバーコート6aを、前記両抵抗体2a,3a
を覆うように形成したものに構成している。
【0003】また、四連型の抵抗器Abは、図15に示
すように、長方形のチップ型にした絶縁基板1bの上面
に、同じ抵抗値の四つの抵抗体2b,3b,4b,5b
を並列状に形成すると共に、この各抵抗体2b,3b,
4b,5bに両端に対する端子電極6b,7b,8b,
9bを形成し、更に、前記絶縁基板1bの上面に、ガラ
ス製のオーバーコート10bを、前記各抵抗体2b,3
b,4b,5bを覆うように形成したものに構成してい
る。
すように、長方形のチップ型にした絶縁基板1bの上面
に、同じ抵抗値の四つの抵抗体2b,3b,4b,5b
を並列状に形成すると共に、この各抵抗体2b,3b,
4b,5bに両端に対する端子電極6b,7b,8b,
9bを形成し、更に、前記絶縁基板1bの上面に、ガラ
ス製のオーバーコート10bを、前記各抵抗体2b,3
b,4b,5bを覆うように形成したものに構成してい
る。
【0004】ところで、これら多連型のチップ抵抗器に
は、そのオーバーコート6a,10b上面に対して、各
抵抗体2a,3a、2b,3b,4b,5bにおける抵
抗値を表わす三つ等の文字7a,11bを付すことが、
JIS規格にて決められている。そこで、従来は、前記
二連型のチップ抵抗器Aaでは、その平面視における略
中心の部位に、両抵抗体2a,3aの各々における抵抗
値を表す文字7aを、前記四連型のチップ抵抗器Abで
は、同じく、その平面視における略中心の部位に、各抵
抗体2b,3b,4b,5bの各々における抵抗値を表
す文字11bを、これら文字7a,11bに対応する抜
き窓を穿設したスクリーンマスクを使用したスクリーン
印刷によって捺印するようにしている。
は、そのオーバーコート6a,10b上面に対して、各
抵抗体2a,3a、2b,3b,4b,5bにおける抵
抗値を表わす三つ等の文字7a,11bを付すことが、
JIS規格にて決められている。そこで、従来は、前記
二連型のチップ抵抗器Aaでは、その平面視における略
中心の部位に、両抵抗体2a,3aの各々における抵抗
値を表す文字7aを、前記四連型のチップ抵抗器Abで
は、同じく、その平面視における略中心の部位に、各抵
抗体2b,3b,4b,5bの各々における抵抗値を表
す文字11bを、これら文字7a,11bに対応する抜
き窓を穿設したスクリーンマスクを使用したスクリーン
印刷によって捺印するようにしている。
【0005】
【発明が解決しようとする課題】しかし、前記のスクリ
ーン印刷による捺印は、オーバーコート7a,10bの
上面に、予め、文字に対応する抜き窓を穿設したスクリ
ーンマスクを重ねたのち、このスクリーンマスクの上面
から、塗料を塗布することによって行うものであるか
ら、前記従来のように、標印7a,11bを、その各々
のチップ抵抗器Aa,Abにおいてその平面視における
略中心の部位に捺印すると言う構成であると、この文字
7a,11bの捺印に際して、二連型のチップ抵抗器A
aに対するスクリーンマスクと、四連型のチップ抵抗器
Abに対するスクリーンマスクとを別々に使用するよう
にしなければならず、換言すると、文字を捺印するため
に使用するスクリーンマスクを、二連型チップ抵抗器A
aのものと、四連型チップ抵抗器Abのものとを、各抵
抗値の各々について、別々に、多数個製作しなければな
らず、これに多大の費用を必要とするから、文字の捺印
に要するコストが大幅にアップすると言う問題があっ
た。
ーン印刷による捺印は、オーバーコート7a,10bの
上面に、予め、文字に対応する抜き窓を穿設したスクリ
ーンマスクを重ねたのち、このスクリーンマスクの上面
から、塗料を塗布することによって行うものであるか
ら、前記従来のように、標印7a,11bを、その各々
のチップ抵抗器Aa,Abにおいてその平面視における
略中心の部位に捺印すると言う構成であると、この文字
7a,11bの捺印に際して、二連型のチップ抵抗器A
aに対するスクリーンマスクと、四連型のチップ抵抗器
Abに対するスクリーンマスクとを別々に使用するよう
にしなければならず、換言すると、文字を捺印するため
に使用するスクリーンマスクを、二連型チップ抵抗器A
aのものと、四連型チップ抵抗器Abのものとを、各抵
抗値の各々について、別々に、多数個製作しなければな
らず、これに多大の費用を必要とするから、文字の捺印
に要するコストが大幅にアップすると言う問題があっ
た。
【0006】本発明は、従来における二連型チップ抵抗
器Aaと、四連型チップ抵抗器Abとでは、その各抵抗
体におけるピッチ間隔を同じにすると共に、これらにお
ける幅寸法Wa,Wbを等しく、且つ、四連型チップ抵
抗器Abにおける長さ寸法Lbを、二連型チップ抵抗器
Aaにおける長さ寸法Laの二倍にしている点に着目
し、このことを利用して、多連型チップ抵抗器に対して
抵抗値を表す文字を捺印する場合において使用するスク
リーンマスクの枚数を少なくすることを技術的課題とす
るものである。
器Aaと、四連型チップ抵抗器Abとでは、その各抵抗
体におけるピッチ間隔を同じにすると共に、これらにお
ける幅寸法Wa,Wbを等しく、且つ、四連型チップ抵
抗器Abにおける長さ寸法Lbを、二連型チップ抵抗器
Aaにおける長さ寸法Laの二倍にしている点に着目
し、このことを利用して、多連型チップ抵抗器に対して
抵抗値を表す文字を捺印する場合において使用するスク
リーンマスクの枚数を少なくすることを技術的課題とす
るものである。
【0007】
【課題を解決するための手段】この技術的課題を達成す
るため本発明は、チップ型の絶縁基板の上面に、少なく
とも二つ以上の偶数個の抵抗体を並列状に備えた多連型
チップ抵抗器の表面に、前記各抵抗体における抵抗値を
表す文字を、この文字に対応する形状の抜き窓を備えた
スクリーンマスクを使用して捺印する方法において、前
記スクリーンマスクにおける抜き窓を、前記各抵抗体の
箇所ごとに穿設するか、或いは、二つの抵抗体を一つの
対としてその対の箇所に穿設し、この抜き窓を通して捺
印することにした。
るため本発明は、チップ型の絶縁基板の上面に、少なく
とも二つ以上の偶数個の抵抗体を並列状に備えた多連型
チップ抵抗器の表面に、前記各抵抗体における抵抗値を
表す文字を、この文字に対応する形状の抜き窓を備えた
スクリーンマスクを使用して捺印する方法において、前
記スクリーンマスクにおける抜き窓を、前記各抵抗体の
箇所ごとに穿設するか、或いは、二つの抵抗体を一つの
対としてその対の箇所に穿設し、この抜き窓を通して捺
印することにした。
【0008】
【実施例】以下、本発明の実施例を、図1〜図13の図
面について、二連型チップ抵抗器及び四連型チップ抵抗
器の製造方法と合わせて説明する。図1は、二連型のチ
ップ抵抗器Aaを示し、この二連型チップ抵抗器Aa
は、前記と同様に、略正方形のチップ型にした絶縁基板
1aの上面に、同じ抵抗値の二つの抵抗体2a,3aを
並列状に形成すると共に、この両抵抗体2a,3aの両
端に対する端子電極4a,5aを形成し、更に、前記絶
縁基板1aの上面に、ガラス製のオーバーコート6a
を、前記両抵抗体2a,3aを覆うように形成したもの
に構成されている。
面について、二連型チップ抵抗器及び四連型チップ抵抗
器の製造方法と合わせて説明する。図1は、二連型のチ
ップ抵抗器Aaを示し、この二連型チップ抵抗器Aa
は、前記と同様に、略正方形のチップ型にした絶縁基板
1aの上面に、同じ抵抗値の二つの抵抗体2a,3aを
並列状に形成すると共に、この両抵抗体2a,3aの両
端に対する端子電極4a,5aを形成し、更に、前記絶
縁基板1aの上面に、ガラス製のオーバーコート6a
を、前記両抵抗体2a,3aを覆うように形成したもの
に構成されている。
【0009】また、図2は、四連型のチップ抵抗器Ab
を示し、この四連型チップ抵抗器Abも、前記と同様
に、長方形のチップ型にした絶縁基板1bの上面に、同
じ抵抗値の四つの抵抗体2b,3b,4b,5bを並列
状に形成すると共に、この各抵抗体2b,3b,4b,
5bに両端に対する端子電極6b,7b,8b,9bを
形成し、更に、前記絶縁基板1bの上面に、ガラス製の
オーバーコート10bを、前記各抵抗体2b,3b,4
b,5bを覆うように形成したものに構成されている。
を示し、この四連型チップ抵抗器Abも、前記と同様
に、長方形のチップ型にした絶縁基板1bの上面に、同
じ抵抗値の四つの抵抗体2b,3b,4b,5bを並列
状に形成すると共に、この各抵抗体2b,3b,4b,
5bに両端に対する端子電極6b,7b,8b,9bを
形成し、更に、前記絶縁基板1bの上面に、ガラス製の
オーバーコート10bを、前記各抵抗体2b,3b,4
b,5bを覆うように形成したものに構成されている。
【0010】この場合において、二連型チップ抵抗器A
aと、四連型チップ抵抗器Abとでは、その各抵抗体に
おけるピッチ間隔を同じにすると共に、これらにおける
幅寸法Wa,Wbを等しく、且つ、四連型チップ抵抗器
Abにおける長さ寸法Lbを、二連型チップ抵抗器Aa
における長さ寸法Laの二倍に構成されている。すなわ
ち、四連型チップ抵抗器Abは、二連型チップ抵抗器A
aの二つ並べて一体化したものに構成されている。
aと、四連型チップ抵抗器Abとでは、その各抵抗体に
おけるピッチ間隔を同じにすると共に、これらにおける
幅寸法Wa,Wbを等しく、且つ、四連型チップ抵抗器
Abにおける長さ寸法Lbを、二連型チップ抵抗器Aa
における長さ寸法Laの二倍に構成されている。すなわ
ち、四連型チップ抵抗器Abは、二連型チップ抵抗器A
aの二つ並べて一体化したものに構成されている。
【0011】そして、前記二連型チップ抵抗器Aaの製
造に際しては、図4に示すように、その絶縁基板1aの
多数個を並べて一体化して成るセラミック素材板Baを
使用し、このセラミック素材板Baの上面における各絶
縁基板1aの箇所ごとに、図5に示すように、端子電極
4a,5a及び抵抗体2a,3aを形成したのち、ガラ
ス製のオーバーコート6aを形成する。
造に際しては、図4に示すように、その絶縁基板1aの
多数個を並べて一体化して成るセラミック素材板Baを
使用し、このセラミック素材板Baの上面における各絶
縁基板1aの箇所ごとに、図5に示すように、端子電極
4a,5a及び抵抗体2a,3aを形成したのち、ガラ
ス製のオーバーコート6aを形成する。
【0012】次いで、このセラミック素材板Baの上面
に、その各二連型チップ抵抗器Aaにおいて対をなす両
抵抗体2a,3aの箇所ごとに、各抵抗体における抵抗
値を表す文字に対応する形状の抜き窓C1を穿設して成
るスクリーンマスクCを重ねて、その上面から適宜の塗
料を塗布することにより、図6に示すように、セラミッ
ク素材板Baにおける各二連型チップ抵抗器Aaの各々
に、抵抗体における抵抗値を表す文字Dを捺印すること
ができる。 この文字Dの捺印を終わると、前記セラミ
ック素材板Baを、各二連型チップ抵抗器Aaに区画す
る縦筋目線Ba1及び横筋目線Ba2に沿ってブレイク
したのち、各絶縁基板1aの側面に、各出端子電極4
a,5aの側面部を形成することにより、図1に示すよ
うな二連型チップ抵抗器Aaを得ることができる。
に、その各二連型チップ抵抗器Aaにおいて対をなす両
抵抗体2a,3aの箇所ごとに、各抵抗体における抵抗
値を表す文字に対応する形状の抜き窓C1を穿設して成
るスクリーンマスクCを重ねて、その上面から適宜の塗
料を塗布することにより、図6に示すように、セラミッ
ク素材板Baにおける各二連型チップ抵抗器Aaの各々
に、抵抗体における抵抗値を表す文字Dを捺印すること
ができる。 この文字Dの捺印を終わると、前記セラミ
ック素材板Baを、各二連型チップ抵抗器Aaに区画す
る縦筋目線Ba1及び横筋目線Ba2に沿ってブレイク
したのち、各絶縁基板1aの側面に、各出端子電極4
a,5aの側面部を形成することにより、図1に示すよ
うな二連型チップ抵抗器Aaを得ることができる。
【0013】一方、前記四連型のチップ抵抗器Abの製
造に際しては、図8に示すように、その絶縁基板1bの
多数個を並べて一体化して成るセラミック素材板Bbを
使用し、このセラミック素材板Bbの上面における各絶
縁基板1bの箇所ごとに、図9に示すように、端子電極
6b,7b,8b,9b及び抵抗体2a,3a,4b,
5bを形成したのち、ガラス製のオーバーコート10a
を形成する。
造に際しては、図8に示すように、その絶縁基板1bの
多数個を並べて一体化して成るセラミック素材板Bbを
使用し、このセラミック素材板Bbの上面における各絶
縁基板1bの箇所ごとに、図9に示すように、端子電極
6b,7b,8b,9b及び抵抗体2a,3a,4b,
5bを形成したのち、ガラス製のオーバーコート10a
を形成する。
【0014】次いで、このセラミック素材板Bbの上面
に、前記二連型チップ抵抗器Aaの製造に際して使用し
たスクリーンマスクCを、そのまま使用して重ねること
により、四連型のチップ抵抗器Abにおける各抵抗体2
b,3b,4b,5bのうち二つの抵抗体を一つの対と
してその箇所に、前記スクリーンマスクCにおける各抜
き窓C1が位置することになるから、このスクリーンマ
スクCの上面から適宜の塗料を塗布することにより、図
10に示すように、セラミック素材板Bbにおける各四
連型チップ抵抗器Abの各々に、抵抗体における抵抗値
を表す文字Dを、二個ずつ捺印することができる。
に、前記二連型チップ抵抗器Aaの製造に際して使用し
たスクリーンマスクCを、そのまま使用して重ねること
により、四連型のチップ抵抗器Abにおける各抵抗体2
b,3b,4b,5bのうち二つの抵抗体を一つの対と
してその箇所に、前記スクリーンマスクCにおける各抜
き窓C1が位置することになるから、このスクリーンマ
スクCの上面から適宜の塗料を塗布することにより、図
10に示すように、セラミック素材板Bbにおける各四
連型チップ抵抗器Abの各々に、抵抗体における抵抗値
を表す文字Dを、二個ずつ捺印することができる。
【0015】そして、この文字Dの捺印を終わると、前
記セラミック素材板Bbを、各四連型チップ抵抗器Ab
に区画する縦筋目線Bb1及び横筋目線Bb2に沿って
ブレイクしたのち、各絶縁基板1bの側面に、各出端子
電極6b,7b,8b,9bの側面部を形成することに
より、図2に示すような四連型チップ抵抗器Abを得る
ことができる。
記セラミック素材板Bbを、各四連型チップ抵抗器Ab
に区画する縦筋目線Bb1及び横筋目線Bb2に沿って
ブレイクしたのち、各絶縁基板1bの側面に、各出端子
電極6b,7b,8b,9bの側面部を形成することに
より、図2に示すような四連型チップ抵抗器Abを得る
ことができる。
【0016】すなわち、前記二連型チップ抵抗器Aaに
対して、その各抵抗体における抵抗値を表す文字Dを捺
印する場合にした使用したスクリーンマスクCを、その
まま使用して、四連型チップ抵抗器Abに対して、その
各抵抗体における抵抗値を表す文字Dを捺印することが
でき、換言すると、一つのスクリーンマスクCによっ
て、抵抗値を表す文字Dを、二連型チップ抵抗器Aa
と、四連型チップ抵抗器Abとの両方に捺印できるので
ある。
対して、その各抵抗体における抵抗値を表す文字Dを捺
印する場合にした使用したスクリーンマスクCを、その
まま使用して、四連型チップ抵抗器Abに対して、その
各抵抗体における抵抗値を表す文字Dを捺印することが
でき、換言すると、一つのスクリーンマスクCによっ
て、抵抗値を表す文字Dを、二連型チップ抵抗器Aa
と、四連型チップ抵抗器Abとの両方に捺印できるので
ある。
【0017】図11は、他の実施例に使用するスクリー
ンマスクC′を示す、このスクリーンマスクC′は、二
連型チップ抵抗器Aaにおける各抵抗体2a,3aの箇
所ごとに、捺印用の抜き窓C1′を穿設したものであ
り、このスクリーンマスクC′を使用してスクリーン印
刷を行うことにより、図12に示すように、二連型チッ
プ抵抗器Aaにおける各抵抗体2a,3aの箇所の各々
に、その抵抗値を表す文字D′を捺印することができる
一方、図13に示すように、四連型チップ抵抗器Abに
も、その各2b,3b,4b,5bの箇所の各々に、そ
の抵抗値を表す文字D′を捺印することができると言う
ように、一つのスクリーンマスクCによって、抵抗値を
表す文字Dを、二連型チップ抵抗器Aaと、四連型チッ
プ抵抗器Abとの両方に捺印できるのである。
ンマスクC′を示す、このスクリーンマスクC′は、二
連型チップ抵抗器Aaにおける各抵抗体2a,3aの箇
所ごとに、捺印用の抜き窓C1′を穿設したものであ
り、このスクリーンマスクC′を使用してスクリーン印
刷を行うことにより、図12に示すように、二連型チッ
プ抵抗器Aaにおける各抵抗体2a,3aの箇所の各々
に、その抵抗値を表す文字D′を捺印することができる
一方、図13に示すように、四連型チップ抵抗器Abに
も、その各2b,3b,4b,5bの箇所の各々に、そ
の抵抗値を表す文字D′を捺印することができると言う
ように、一つのスクリーンマスクCによって、抵抗値を
表す文字Dを、二連型チップ抵抗器Aaと、四連型チッ
プ抵抗器Abとの両方に捺印できるのである。
【0018】なお、前記各実施例は、二連型チップ抵抗
器Aaと、四連型チップ抵抗器Abとの場合について説
明したが、本発明は、これに限らず、四連以上の六連型
チップ抵抗器及び八連型チップ抵抗器に対しても同様に
適用できることは言うまでもない。
器Aaと、四連型チップ抵抗器Abとの場合について説
明したが、本発明は、これに限らず、四連以上の六連型
チップ抵抗器及び八連型チップ抵抗器に対しても同様に
適用できることは言うまでもない。
【0019】
【発明の作用・効果】以上の通り、本発明によると、一
つのスクリーンマスクによって、抵抗体の数が異なる複
数種類の多連型チップ抵抗器に対して抵抗値を表す文字
を捺印することができることにより、スクリーンマスク
の枚数を、従来よりも大幅に少なくすることができるか
ら、スクリーンマスクの製作に必要な費用を節約でき
て、コストを確実に低減できる効果を有する。
つのスクリーンマスクによって、抵抗体の数が異なる複
数種類の多連型チップ抵抗器に対して抵抗値を表す文字
を捺印することができることにより、スクリーンマスク
の枚数を、従来よりも大幅に少なくすることができるか
ら、スクリーンマスクの製作に必要な費用を節約でき
て、コストを確実に低減できる効果を有する。
【図1】本発明による二連型チップ抵抗器の平面図であ
る。
る。
【図2】本発明による四連型チップ抵抗器の平面図であ
る。
る。
【図3】図1及び図2のIII −III 視拡大断面図であ
る。
る。
【図4】二連型チップ抵抗器の製造に際して使用するセ
ラミック素材板の斜視図である。
ラミック素材板の斜視図である。
【図5】前記図4のセラミック素材板に抵抗体及びオー
バーコートを形成した状態の平面図である。
バーコートを形成した状態の平面図である。
【図6】抵抗値を表す文字を捺印するために使用するス
クリーンマスクの平面図である。
クリーンマスクの平面図である。
【図7】前記図5における各二連型チップ抵抗器に抵抗
値を表す文字を捺印した状態の平面図である。
値を表す文字を捺印した状態の平面図である。
【図8】四連型チップ抵抗器の製造に際して使用するセ
ラミック素材板の斜視図である。
ラミック素材板の斜視図である。
【図9】前記図8のセラミック素材板に抵抗体及びオー
バーコートを形成した状態の平面図である。
バーコートを形成した状態の平面図である。
【図10】前記図8における各四連型チップ抵抗器に抵
抗値を表す文字を捺印した状態の平面図である。
抗値を表す文字を捺印した状態の平面図である。
【図11】本発明における別の実施例に使用するスクリ
ーンマスクの平面図である。
ーンマスクの平面図である。
【図12】前記図11のスクリーンマスクを使用して抵
抗値を表す文字を捺印した二連型チップ抵抗器の平面図
である。
抗値を表す文字を捺印した二連型チップ抵抗器の平面図
である。
【図13】前記図11のスクリーンマスクを使用して抵
抗値を表す文字を捺印した四連型チップ抵抗器の平面図
である。
抗値を表す文字を捺印した四連型チップ抵抗器の平面図
である。
【図14】従来における二連型チップ抵抗器の平面図で
ある。
ある。
【図15】従来における四連型チップ抵抗器の平面図で
ある。
ある。
【図16】図14及び図15のXVI −XVI 視拡大断面図
である。
である。
Aa 二連型チップ抵抗器 1a 絶縁基板 2a,3a 抵抗体 4a,5a 端子電極 6a オーバーコート Ab 四連型チップ抵抗器 1b 絶縁基板 2b,3b,4b,5b 抵抗体 6b,7b,8b,9b 端子電極 10b オーバーコート C,C′ スクリーンマスク C1,C1′ 抜き窓 D,D′ 抵抗値を表す文字
Claims (1)
- 【請求項1】チップ型の絶縁基板の上面に、少なくとも
二つ以上の偶数個の抵抗体を並列状に備えた多連型チッ
プ抵抗器の表面に、前記各抵抗体における抵抗値を表す
文字を、この文字に対応する形状の抜き窓を備えたスク
リーンマスクを使用して捺印する方法において、前記ス
クリーンマスクにおける抜き窓を、前記各抵抗体の箇所
ごとに穿設するか、或いは、二つの抵抗体を一つの対と
してその対の箇所に穿設し、この抜き窓を通して捺印す
ることを特徴とする多連型チップ抵抗器における捺印方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4249394A JP2788156B2 (ja) | 1992-09-18 | 1992-09-18 | 多連型チップ抵抗器における捺印方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4249394A JP2788156B2 (ja) | 1992-09-18 | 1992-09-18 | 多連型チップ抵抗器における捺印方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0699567A true JPH0699567A (ja) | 1994-04-12 |
| JP2788156B2 JP2788156B2 (ja) | 1998-08-20 |
Family
ID=17192344
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4249394A Expired - Lifetime JP2788156B2 (ja) | 1992-09-18 | 1992-09-18 | 多連型チップ抵抗器における捺印方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2788156B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6727111B2 (en) | 2001-06-12 | 2004-04-27 | Rohm Co., Ltd. | Process for making electronic chip device incorporating plural elements |
| JP2007189255A (ja) * | 2007-04-02 | 2007-07-26 | Nichia Chem Ind Ltd | セラミックス基板の製造方法 |
| US11302462B2 (en) | 2018-06-25 | 2022-04-12 | Vishay Electronic Gmbh | Method for producing a plurality of resistance modular units over a ceramic substrate |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0345344A (ja) * | 1989-07-13 | 1991-02-26 | Rohm Co Ltd | 厚膜型抵抗器における標印方法 |
| JPH0438001U (ja) * | 1990-07-26 | 1992-03-31 |
-
1992
- 1992-09-18 JP JP4249394A patent/JP2788156B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0345344A (ja) * | 1989-07-13 | 1991-02-26 | Rohm Co Ltd | 厚膜型抵抗器における標印方法 |
| JPH0438001U (ja) * | 1990-07-26 | 1992-03-31 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6727111B2 (en) | 2001-06-12 | 2004-04-27 | Rohm Co., Ltd. | Process for making electronic chip device incorporating plural elements |
| JP2007189255A (ja) * | 2007-04-02 | 2007-07-26 | Nichia Chem Ind Ltd | セラミックス基板の製造方法 |
| US11302462B2 (en) | 2018-06-25 | 2022-04-12 | Vishay Electronic Gmbh | Method for producing a plurality of resistance modular units over a ceramic substrate |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2788156B2 (ja) | 1998-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3829764A1 (de) | Platin-temperatursensor | |
| JP4078042B2 (ja) | 複数の素子を有するチップ型電子部品の製造方法 | |
| JPH0699567A (ja) | 多連型チップ抵抗器における捺印方法 | |
| WO1988010193A1 (fr) | Procede de production de motifs en relief | |
| FI64312C (fi) | Kommersiell kontinuerlig affaersblankett | |
| JPH11340002A (ja) | チップ型抵抗器用集合基板 | |
| JPH067307Y2 (ja) | 多色表示板 | |
| JPH07201505A (ja) | 複合電子部品 | |
| JPS6325719Y2 (ja) | ||
| JPS5812775A (ja) | サ−マルヘツドの製造方法 | |
| JP2521340Y2 (ja) | スクリーンマスク | |
| JPH0294506A (ja) | マーキング磁器コンデンサ及びその製法 | |
| JPS6342536Y2 (ja) | ||
| JPH03256301A (ja) | 角形チップ抵抗器 | |
| JPH03163801A (ja) | 厚膜抵抗の形成方法 | |
| JP2585679B2 (ja) | 抵抗器における基板の製造方法 | |
| JPH02192707A (ja) | 積層セラミックコンデンサの製造方法 | |
| JPH0521940A (ja) | プリント基板及びその製造方法 | |
| JPS58158902A (ja) | 印刷抵抗装置 | |
| JPS62161226U (ja) | ||
| JPH0415636B2 (ja) | ||
| JPS6190566U (ja) | ||
| JPH05135918A (ja) | 抵抗体の表示部形成方法 | |
| JPS60192383A (ja) | ロツト番号表示方法 | |
| JPS6269377A (ja) | バ−コ−ド |