JPH07101352B2

JPH07101352B2 - 楽音信号発生装置

Info

Publication number: JPH07101352B2
Application number: JP62237720A
Authority: JP
Inventors: 利文国本
Original assignee: Yamaha Corp
Current assignee: Yamaha Corp
Priority date: 1987-09-22
Filing date: 1987-09-22
Publication date: 1995-11-01
Anticipated expiration: 2010-11-01
Also published as: JPS6479795A

Description

【発明の詳細な説明】（産業上の利用分野）本発明は、電子楽器、ゲーム機器等に利用される楽音信
号発生装置に係り、特に時間経過に従って波形が徐々に
変化する楽音信号を発生する楽音信号発生装置に関す
る。

（従来技術）従来、この種の装置は、例えば特開昭61−107298号公報
に示されるように、異なる楽音波形を表す楽音波形デー
タを時間経過に従って順次切換え出力する楽音波形デー
タ発生手段と、楽音波形データを発生すべき楽音の音高
周期に対応した遅延時間をもって循環記憶する記憶手段
と、楽音波形データ発生手段からの楽音波形データと記
憶手段に循環記憶されている楽音波形データとの差に応
じて記憶手段に記憶されている楽音波形データを徐々に
変更修正するデータ修正手段と、記憶手段に記憶されて
いる波形データを楽音信号として出力する出力手段とを
有し、出力手段から時間経過に従って波形が徐々に変化
する楽音信号を発生するようにしている。

（発明が解決しようとする問題点）しかるに、上記従来の装置にあっては、記憶手段に循環
記憶されている楽音波形データは常に発生すべき楽音の
音高周期に対応して出力されるので、ビブラート効果等
の音楽効果を付与した楽音を発生できないという問題が
ある。

本発明は上記問題に鑑み案出されたもので、その目的と
するところは、時間経過に従って波形が徐々に変化する
楽音信号を発生する楽音信号発生装置において、ビブラ
ート効果等の音楽効果の付与された楽音を発生できる楽
音信号発生装置を提供することにある。

（問題点を解決するための手段）上記問題を解決して本発明の目的を達成するために、本
発明の構成上の特徴は、異なる楽音波形を表す楽音波形
データを時間経過に従って順次切換え出力する楽音波形
データ発生手段と、楽音波形データを発生すべき楽音の
音高周期に対応した遅延時間をもって循環記憶する記憶
手段と、楽音波形データ発生手段からの楽音波形データ
と記憶手段に循環記憶されている楽音波形データとの差
に応じて記憶手段に記憶されている楽音波形データを徐
々に変更修正するデータ修正手段と、記憶手段に記憶さ
れている波形データを記憶手段の循環記憶動作に応じて
楽音信号として出力する出力手段とを有する楽音信号発
生装置において、記憶手段による波形データの遅延時間
を変調する変調手段を設けたことにある。

（発明の作用）上記のように構成した本発明においては、波形データ発
生手段から異なる楽音波形を表す楽音波形データが時間
経過に従って順次切換え出力されると、記憶手段は該波
形データを発生すべき楽音の音高周期に対応した遅延時
間をもって循環記憶するとともに、データ修正手段との
協働により記憶波形データを徐々に変更していき、該変
更された波形データが出力手段を介して楽音信号として
出力される。かかる楽音信号の発生中、変調手段は記憶
手段による波形データの遅延時間を変調するので、記憶
手段に循環記憶される波形データの循環記憶時間が変調
信号に応じて変化し、記憶手段の循環記憶動作に応じて
出力手段を介して出力される楽音信号にはビブラート効
果のような周波数変調効果が付与される。

（発明の効果）上記作用説明からも理解できる通り、本発明によれば、
時間経過に従って波形が徐々に変化する楽音信号を発生
する楽音信号発生装置において、ビブラート効果等の音
楽効果の付与された楽音を発生できるので、当該楽音信
号発生装置の品質が向上する。

（実施例）以下、本発明の一実施例を図面を用いて説明すると、第
１図はこの発明に係る楽音信号発生装置の適用された電
子楽器をブロック図にて示している。

この電子楽器は鍵スイッチ回路11及び音色選択スイッチ
回路12を有する。鍵スイッチ回路11は鍵盤の各種に各々
対応した複数の鍵スイッチにより構成されており、同ス
イッチは各鍵の押離鍵に応じて各々開閉成する。鍵スイ
ッチ回路11には押鍵検出回路13が接続されており、同検
出回路13は鍵スイッチ回路11内の各鍵スイッチの開閉成
を検出することにより鍵盤の各鍵の押離鍵を検出して、
鍵盤にて押されている鍵を表すキーコードKC及び鍵が押
されるとハイレベル“1"（以下単に“1"という）とな
り、かつ鍵が離されるとローレベル“0"（以下単に“0"
という）となるキーオン信号KONを出力する。音色選択
スイッチ回路12は電子楽器の前面パネル上に設けられた
音色選択操作子群の各操作子に各々対応した複数の音色
選択スイッチにより構成されており、同スイッチ回路12
は音色選択操作子群により選択された音色を表す音色選
択信号TSWを出力する。

これらの音色選択スイッチ回路12及び押鍵検出回路13に
はアドレス発生器20が接続されている。また、アドレス
発生器20にマスタクロック発生器14も接続されており、
同発生器14は一定の高い周波数のマスタクロック信号φ
_Ｃを出力する。

アドレス発生器20は波形メモリ30に記憶されている波形
データの読出しを制御する第１及び第２アドレス信号AD
1,AD2を出力するもので、第２図に詳細に示されるよう
に、可変分周器21を有する。可変分周器21はキーコード
KCに応じて分周比メモリ22から読出された分周比データ
によりマスタクロック信号φ_Ｃを分周して、押された鍵
の音高周波数のｍ（ｍは一周期分の楽音波形のサンプリ
ングデータ数に等しい）倍の周波数を有する第１ノート
クロック信号φ_n1を出力する。この第１ノートクロック
信号φ_n1はカウンタ23に入力され、同カウンタ23は第１
ノートクロック信号φ_n1をカウンタすることにより
「０」〜「ｍ−１」に渡り繰返し変化するカウント値を
第１アドレス信号AD1として出力する。このカウンタ23
のリセット端子Ｒには、微分回路24によりキーオン信号
KONを立ち上がり微分したキーオンパルス信号KONPが供
給されており、同カウンタ23はこのキーオンパルス信号
KONPの到来に応じて押鍵時にリセットされるようになっ
ている。

また、カウンタ23のカウンタ値「ｍ−１」から「０」に
変化する毎に同カウンタ23から発生されるキャリイ信号
CAはカウンタ25に入力されており、同カウンタ25はこの
キャリイ信号CAをカウンタすることにより第１アドレス
信号AD1の１周期毎に１ずつ増加するカウンタ値を出力
する。このカウンタ25のリセツト端子Ｒにはオア回路OR
を介してキーオンパルス信号KONP及び後述する比較器26
からの一致信号EQが供給されており、同カウンタ25はキ
ーオンパルス信号KONP又は一致信号EQの到来に応じて押
鍵時又は比較器26による一致信号EQの発生時にリセット
されるようになっている。カウンタ25から出力されるカ
ウント値は比較器26の一方の入力に供給され、同比較器
26の他方の入力には繰返し回数メモリ27から繰返し回数
値が供給されている。繰返し回数メモリ27は波形メモリ
30に記憶されている同一波形を繰返し出力する回数を各
波形毎に記憶するもので、音色選択スイッチ回路12から
出力される演奏者により選択された音色を表す音色選択
信号TSW及びカウンタ28からのカウント値（第２アドレ
ス信号AD2）に応じて前記繰返し回数を出力する。これ
により、比較器26は、カウンタ25からのカウント値が繰
返し回数メモリ27からの繰返し回数値に一致した時点
で、一致信号EQを出力して、カウンタ25をオア回路ORを
介してリセットすると同時に、同一致信号EQをアンド回
路ANDの一方の入力を介してカウンタ28に供給するよう
になっている。カウンタ28はこの供給された一致信号EQ
をカウントして１ずつ増加するカウント値を第２アドレ
ス信号AD2として出力する。アンド回路ANDの他方の入力
には、第２アドレス信号AD2の全ビットが“1"になった
ことを検知するナンド回路NANDの出力が供給されてお
り、第２アドレス信号AD2の全ビツトが“1"（この実施
例ではカウンタ28のカウント値が「７」）になったと
き、一致信号EQがアンド回路ANDを介してカウンタ28に
供給されないようになっている。これにより、カウンタ
28は一致信号EQの到来に応じてそのカウント値を１ずつ
増加させて、例えば「０」〜「７」まで変化する第２ア
ドレス信号AD2を出力する。またカウンタ28のリセット
端子Ｒにはキーオンパルス信号KONPが供給されており、
同カウンタ28は押鍵時にリセットされるようになってい
る。

また、アドレス発生器20はゲート制御回路29を有してお
り、同期制御回路29はカウンタ25のカウント値の所定値
毎、例えば“0,3,6・・・",“0,5,10・・・”にて“1"
となるゲート信号GONを出力する。このゲート制御回路2
9には音色選択スイッチ回路12からの音色選択信号TSWが
供給されており、ゲート信号GONが“1"となる頻度がこ
の音色選択信号TSWにより変更されるようになってい
る。

波形メモリ30はｎ個の音色に対応しかつ音色選択スイッ
チ回路12からの音色選択信号TSWにより指定される波形
データメモリ30−1,30−２・・・30−ｎを有する。各波
形データメモリ30−1,30−２・・・30−ｎは各々第２ア
ドレス信号AD2により指定される複数のエリア（この実
施例は８エリアE₀,E₁・・・E₇）に分割されている。各
エリアE₀,E₁・・・E₇は各々楽音の一周期分に相当する
異なる波形のｍ個のサンプリングデータを記憶してお
り、同データは第１アドレス信号AD1により読出され
る。

波形メモリ30には補間回路40が接続されており、同回路
40は波形メモリ30からの波形データを循環記憶する手段
としてのシフトレジスタ41と、減算器42、ゲート回路4
3、乗算器44及び加算器45からなって同レジスタ41に記
憶されている波形データを徐々に修正変更するデータ修
正手段とを備えている。

シフトレジスタ41は楽音波形の一周期分に相当するｍ個
のサンブリングデータを記憶するｍステージを有し、各
ステージに記憶されているサンプリングデータはキーオ
ンパルス信号KONPによりリセットされるとともに、可変
分周器51から供給される第２ノートクロック信号φ_n2に
より順次シフトされるようになっている。可変分周器21
は加算器52からの分周比データによりマスタクロック発
生器14からのマスタクロック信号φ_ｃを分周して、押さ
れた鍵の音高周波数のｍ倍の周波数を中心周波数として
上下に若干変化する第２ノートクロック信号φ_n2を出力
する。加算器52には分周比メモリ53及び変調信号発生器
60が接続されており、同加算器52は分周比メモリ53及び
変調信号発生器60からの各データを加算して出力する。

分周比メモリ53は前記アドレス発生器20内の分周比メモ
リ22と同様に構成され、供給されるキーコードKCに応じ
た分周比データを出力する。なお、この分周比メモリ53
と前記分周比メモリ22とを共通に用いてもよい。変調信
号発生器60は、第３図に示すように、複数の変調波形デ
ータ発生器61,62,63を備えており、各発生器61,62,63は
低周波数例えば数Hz〜10数Hzの異なる波形例えば正弦
波、三角波、鋸歯状波等を表す波形データをそれぞれ出
力する。各発生器61,62,63にはセレクタ64が接続されて
おり、同セレクタ64は演奏者により選択される選択スイ
ッチ65からの選択信号に応じて前記各発生器61,62,63か
らのいずれかの波形データを選択出力する。

前記データ修正手段を構成する減算器42は波形メモリ30
から供給されるサンプリングデータから、シフトレジス
タ41の最終ステージから供給されるサンプリングデータ
を減算して、該減算による差データをゲート回路43に出
力する。ゲート回路43はアドレス発生器20からのゲート
信号GONにより導通又は非導通制御されるもので、同信
号GONが“1"のとき減算器42からの入力データを乗算器4
4に供給し、かつ同信号GONが“0"のとき前記供給を禁止
する。乗算器44はゲート回路43からの入力データに利得
係数ｇを乗算して加算器45の一方の入力に供給する。こ
の利得係数ｇは利得係数メモリ54から供給されるもの
で、同メモリ54はｎ個の音色に対応しかつ音色選択スイ
ッチ12からの音色選択信号TSWにより指定される利得係
数データメモリ54−1,54−２・・・54−ｎを有する。各
利得係数データメモリ54−1,54−２・・・54−ｎは各々
第２アドレス信号AD2によりアドレス指定される複数の
利得係数データ（この実施例では８データg₀,g₁・・・g
₇）を記憶している。

加算器45の他方の入力にはシフトレジスタ41の最終ステ
ージからのサンプリングデータが供給されてあり、同加
算器45は該サンプリングデータと乗算器44からの入力デ
ータとを加算してシフトレジスタ41の第１ステージに供
給する。

また、加算器45の出力には乗算器71が接続されており、
同乗算器71は加算器45からのサンプリングデータとエン
ブロープ波形データを乗算して出力する。このエンベロ
ープ波形データはエンベロープ発生器72から供給される
もので、同発生器72は押鍵検出回路13からのキーオン信
号KONに応じて楽音のエンブロープ波形を表すエンブロ
ープ波形データを形成して出力する。また、このエンベ
ロープ波形は音色選択スイッチ回路12からの音色選択信
号TSWにより制御され、各楽音の音色に適した形状に形
成される。

乗算器71にはディジタルアナログ返還器73が接続されて
おり、同変換器73は乗算器71からのディジタル信号をア
ナログ信号に変換してサウンドシステム74に出力する。
サウンドシステム74はアンプ、スピーカー等により構成
されており、デイジタルアナログ変換器73から供給され
るアナログ信号に応じた楽音を発音する。

以上のように構成した実施例の動作を説明する。鍵盤に
ていずれかの鍵が押下されて、鍵スイッチ回路11内にお
ける前記押下鍵に対応した鍵スイッチが閉成すると、押
鍵検出回路13はこの押鍵を検出して、押された鍵を表す
キーコードKC及びキーオン信号KONをアドレス発生器20
に供給する。アドレス発生器20においては、マスタクロ
ック発生器14からのマスタクロック信号φ_ｃを入力する
可変分周器21が供給されたキーコードKCに基づき分周比
メモリ22と協働して第１ノートクロック信号φ_n1を出力
し始めるとともに、微分回路24がキーオン信号KONを微
分することによりキーオンパルス信号KONPを発生し、こ
のキーオンパルス信号KONPによりカウンタ23,25がそれ
ぞれリセットされる。このキーオンパルス信号KONPは補
間回路40のシフトレジスタ41にも供給され、シフトレジ
スタ41に記憶されている全サンプリングデータがクリア
される。

このクリア後、アドレス発生器20内のカウンタ23は１ノ
ートクロック信号φ_n1をカウントして、同信号φ_n1に同
期するとともに「０」〜「ｍ−１」に渡り繰り返し変化
する第１アドレス信号AD1を波形メモリ30に供給する。
この波形メモリ30には演奏者によって選択された音色を
表す音色選択信号TSWが音色選択スイッチ12から供給さ
れるとともに、前記リセットにより「０」に設定されて
いる第２アドレス信号AD2がカウンタ25から供給されて
おり、同メモリ30は選択音色に対応した波形データメモ
リ30−ｉ（ｉは１〜ｎのいずれかの整数）内の第１エリ
アE₀に記憶されているサンプリングデータを順次出力す
る。このサンプリングデータは減算器42に供給され、減
算器42は該サンプリングデータからシフトレジスタ41の
最終ステージからサンプリングデータを減算して、該減
算した差データをゲート回路43に出力する。なお、この
場合、シフトレジスタ41内のサンプリングデータはキー
オンパルス信号KONPによりクリアされているので、同レ
ジスタ41から減算器42に供給されるサンプリングデータ
は「０」であり、ゲート回路43に供給される前記差デー
タは波形メモリ30からのサンプリングデータと等しくな
る。ゲート回路43は最初“1"となるゲート信号GONによ
り導通状態に制御されているので、減算器42からのデー
タを乗算器44に供給する。

乗算器44には、音色選択信号TSWにより指定される利得
係数メモリ54内の利得係数データメモリ54−ｉ（ｉは１
〜ｎのいずれかの整数）から、「０」に設定されている
第２アドレス信号AD2により読出された利得係数データg
₀が供給されており、同乗算器44は前記供給データに利
得係数データg₀を乗算して加算器45の一方の入力に供給
する。この場合、加算器45の他方の入力には上述のよう
に「０」に設定されているサンプリングデータがシフト
レジスタ41の最終ステージから供給されているので、乗
算器44からのデータがシフトレジスタ41の第１ステージ
に入力され、同レジスタ41は同データを第２ノートクロ
ック信号φ_n2に同期して順次シフトしながら記憶する。
このようにして、カウンタ23が「ｍ−１」をカウントし
終えると、波形メモリ30は波形の一周期分のサンプリン
グデータを補間回路40に出力したことになり、シフトレ
ジスタ41の各ステージには前記一周期分のサンプリング
データが記憶される。

一方、加算器45からシフトレジスタ41の第１ステージに
入力されるサンプリングデータは乗算器71にも供給さ
れ、乗算器71にてエンブロープ発生器72から供給される
エンベロープ波形データと乗算されてデイジタルアナロ
グ変換器73に供給される。このエンベロープ流形データ
が乗算されたサンプリングデータはデイジタルアナログ
変換器73にてアナログ信号に変換され、このアナログ信
号はサウンドシステム74に供給されて、同システム74が
このアナログ信号に対応した楽音を発生し始める。

かかる状態で、カウンタ23に次の第１ノートクロック信
号φ_n1に入力されると、同カウンタ値は「ｍ−１」から
「０」になり、以降同カウンタ23は上記場合と同様
「０」〜「ｍ−１」に渡って変化する第１アドレス信号
AD1を繰返し出力する。また、前記カウンタ値「ｍ−
１」から「０」に変化するとき、同カウンタ23がキャリ
イ信号CAをカウンタ25に出力するので、同カウンタ25の
カウント値は「１」となる。この場合、ゲート制御回路
29は、前記「１」に設定されたカウント値に基づき、
“0"となるゲート信号GONを出力するので、ゲート回路4
3は非導通制御され、加算器45の一方の入力には「０」
を表すデータが供給される。

これにより、加算器45はシフトレジスタ41の最終ステー
ジから供給されるサンプリグデータをそのままシフトレ
ジスタ41の第１ステージに供給するので、同レジスタ41
は上記記憶したサンプリングデータを循環記憶する。

そして、かかるサンプルリングデータの記憶中において
も、前述のようにサンプリングデータは乗算器71にも供
給され、サウンドシステム74からは該循環記憶中のサン
プリングデータに対応した楽音信号が発生される。

かかる状態にてカウンタ25のカウント値が上昇して所定
値（例えば「３」又は「５」）に達するとゲート信号GO
Nが“1"になる。このように、ゲート信号GONが“1"にな
ると、ゲート回路43は導通状態に制御され、前述と同様
に、波形データメモリ30−ｉ内の第１エリアE₀から読出
されたサンプリングデータとシフトレジスタ41の最終ス
テージから出力されたサンプリングデータとの差データ
が、ゲート回路43及び乗算器44を介して加算器45の一方
の入力に供給される。加算器45の他方の入力には、シフ
トレジスタ41の最終ステージから出力されたサンプリン
グデータが供給されているので、同加算器45はシフトレ
ジスタ41に記憶されていたサンプリングデータを前記差
データに応じて修正し、シフトレジスタ41はこの修正し
たサンプリングデータを再び記憶することにより以前の
サンプリングデータを更新する。そして、再びカウンタ
25のカウント値が上昇してゲート信号GONが“0"になる
と、ゲート回路43は非導通状態に制御され、シフトレジ
スタ41は再びサンプリングデータを循環記憶するように
なる。以降、このゲート回路43の導通制御に伴うシフト
レジスタ41内のサンプリングデータの更新及びゲート回
路43の非導通制御に伴うシフトレジスタ41内のサンプリ
ングデータの記憶保持により、シフトレジスタ41に記憶
されるサンプリングデータが波形データメモリ30−ｉの
第１エリアE₀に記憶されているサンプリングデータに徐
々に近づく。このように徐々に変化するサンプリングデ
ータは、上記場合と同様に、乗算器71及びデイジタルア
ナログ変換器73を介してサウンドシステム74に供給さ
れ、同システム74がこのサンプリングデータに対応した
楽音が発生するので、発生楽音は波形データメモリ30−
ｉの第１エリアE₀に記憶されているサンプリングデータ
により表された波形に徐々に近づく。

さらに、押鍵からの時間が経過して、カウンタ25のカウ
ント値が、音色選択信号TSW及び第２アドレス信号AD2に
よりアドレス指定されて繰返し回数メモリ27から読出さ
れた繰返し回数値に等しくなると、比較器26は一致信号
EQを出力する。この一致信号EQによりカウンタ25はリセ
ットされて再び「０」からカウントを開始し、かつカウ
ンタ28はカウント値を「１」だけ上昇させて第２アドレ
ス信号AD2を「１」に変更する。この第２アドレス信号A
D2の変更により、波形データメモリ30−ｉは第２エリア
E₁に記憶しているサンプリングデータを繰返し出力する
ようになる。また、これと同時に、利得係数データメモ
リ54−ｉは利得係数データg₁を出力するようになる。こ
の場合も、補間回路40は、上記第２アドレス信号AD2が
「０」である場合と同様、ゲート回路43の導通制御に伴
うシフトレジスタ41内のサンプリングデータの更新、及
びゲート回路43の非導通制御に伴うシフトレジスタ41内
のサンプリングデータの循環記憶により、シフトレジス
タ41に記憶されているサンプリングデータを、波形デー
タメモリ30−ｉの第２エリアE₁に記憶されているサンプ
リングデータに徐々に近づける。これにより、サウンド
システム74から発生される楽音は、波形データメモリ30
−ｉの第１エリアE₀内のサンプリングデータにより表さ
れる波形から、同メモリ30−ｉの第２エリアE₁内のサン
プリングデータに徐々近づいていく。このようにして、
第２アドレス信号AD2が増加するに従って、サウンドシ
ステム74から発生される楽音の波形が波形データメモリ
30−ｉの各エリアE₀,E₁,・・・E₇内のサンプリングデー
タにより表された波形に従って徐々に変化する。そし
て、第２アドレス信号AD2が「７」に達すると、ナンド
回路NANDは“0"を出力するので、カウンタ28による第２
アドレス信号AD2の更新が停止する。

前述のような楽音信号の発生中において、シフトレジス
タ41内のサンプリングデータは第２ノートクロック信号
φ_n2により循環シフトされ、この第２ノートクロック信
号φ_n2の周波数は基本的にはキーコードKCに基づき分周
比メモリ53から読出される分周比データにより決定され
て鍵盤にて押された鍵の音高周波数のｍ倍（ｍはシフト
レジスタ41のステージ数）にほぼ等しいので、サウンド
システム74から出力される楽音信号の周波数は鍵盤にて
押された鍵の音高周波数に対応したものとなる。

しかし、この場合、変調信号発生器60はセレクタ64の作
用により選択スイッチ65の選択状態に応じて変調波形デ
ータ発生器61,62,63のいずれかからの変調波形データを
加算器52に供給しており、加算器52は該変調波形データ
を前記分周比データに加算して可変分周器52の分周比を
制御している。そして、この変調波形データは低周波数
の波形を表すとともに前記分周比データを上下に若干変
更するので、可変分周器51により分周されシフトレジス
タ41にシフトクロックとして供給される第２ノートクロ
ック信号φ_n2は前記音周波数のｍ倍の周波数を中心とし
て上下に低周波数で若干変動するもの、すなわち前記音
高周波数のｍ倍の周波数を低周波信号で周波数変調した
ものとなる。これにより、シフトレジスタ41によるサン
プリングデータの循環記憶時間（遅延時間）が前記変調
波形データにより表された変調信号によって変調され、
かかる循環記憶中に加算器45から出力されて乗算器71及
びディジタルアナログ変換器73を介してサウンドシステ
ム74から出力される楽音信号にはビブラート効果が付与
される。

なお、上記実施例を次のように変形しても本発明は実施
できるものである。

（１）上記実施例においては、シフトレジスタ41に供給
されるシフトクロックを周波数変調することにより出力
される楽音波形データの循環記憶における遅延時間を変
調するようにしたが、楽音波形データの循環記憶に実質
的に利用されるシフトレジスタ41のステージ数を変更制
御するようにしてもよい。すなわち、この変形例におい
ては、第４図に示すように、シフトレジスタ41の帰還路
に同レジスタ41の後段側における複数ステージからのサ
ンプリングデータを入力するセレクタ81を介装するとと
もに、上記実施例と同様に構成された変調信号発生器60
からの変調波形データをデコードしてセレクタ81の選択
動作を制御するデコーダ82を同セレクタ81に接続する。
なお、この場合、シフトレジスタ41に対するシフトクロ
ックとしてはアドレス発生器20から出力される第１ノー
トクロック信号φ_n1（鍵盤にて押された鍵の音高周波数
のｍ倍の周波数に対応）が利用される。他の回路は前記
実施例と同じである。

かかる構成によれば、セレクタ81が減算器42、加算器45
等からなるデータ修正手段を介してシフトレジスタ41の
第１ステージに帰還されるサンプリングデータの取出し
位置を変調信号発生器60からの変調信号に応じて変更制
御するので、楽音波形データの循環記憶に利用されるシ
フトレジスタ41のステージ数が前記変調信号に応じて変
更されることになる。これにより、シフトレジスタ41に
よるサンプリングデータの循環記憶時間（遅延時間）が
前記変調信号によって変調され、前記実施例の場合と同
様、この変形例においてもサウンドシステム74から出力
される楽音信号にビブラート効果が付与される。

（２）また、前記（１）の変形例においてはサンプリン
グデータのシフトレジスタ41における取出し位置を変更
制御するようにしたが、サンプリングデータのシフトレ
ジスタ41における入力位置を変更制御するようにしても
よい。すなわち、この変形例においては、第５図に示す
ように、加算器45からサンプリングデータを入力してシ
フトレジスタ41の前段側の複数のステージのいずれかに
分配する分配回路83を加算器45とシフトレジスタ41との
間に介装するとともに、上記変形例と同様に構成された
変調信号発生器60及びデコーダ82を分配器83の分配動作
を制御するために同分配器83に接続する。なお、この場
合も、シフトレジスタ41に対するシフトロックとしては
アドレス発生器20から出力される第１ノードクロック信
号φ_n1が利用される。他の回路は前記実施例と同じであ
る。

かかる構成によれば、分配器83が加算器45からのサンプ
リングデータのシフトレジスタ41に対する入力位置を変
調信号発生器60からの変調信号に応じて変更制御するの
で、楽音波形データの循環記憶に利用されるシフトレジ
スタ41のステージ数が、前記変形例と同様に、前記変調
信号に応じて変更されることになる。その結果、この変
形例においても、シフトレジスタ41によるサンプリング
データの循環記憶時間（遅延時間）が前記変調信号によ
って変調され、サウンドシステム74から出力される楽音
信号にビブラート効果が付与される。

（３）また、前記実施例及び変形例においては波形デー
タを循環記憶する手段としてシフトレジスタを用いた
が、このシフトレジスタに代えてアドレス信号によりデ
ータの記憶位置が指定されてデータの読出し及び書込み
が制御される記憶手段を用いるようにしてもよい。すな
わち、この変形例は、第６図に示すように、前記記憶手
段として楽音の１波形分のサンプリングデータ数に等し
いｍ個の記憶位置を有するとともに、アドレス発生器20
からの第１ノートクロック信号φ_n1の前半周期“1"にて
読出しモードとなりかつ同信号φ_n1の後半周期“0"にて
書込みモードとなるRAM84を備えている。RAM84の入出力
データバス84aには加算器45からのサンプリングデータ
を入力するゲート回路85が接続されており、同ゲート回
路85は第１ノートクロック信号φ_n1の後半周期にて加算
器45からのサンプリングデータを入出力データバス84a
に供給する。また、この入出力データバス84aにはラッ
チ回路86,87も接続されている。ラッチ86はRAM84から読
出されたサンプリングデータを第１ノートクロック信号
φ_n1の前半周期毎にラッチして減算器42及び加算器45に
供給する。ラッチ回路87はゲート回路85からのサンプリ
ングデータを第１ノートクロック信号φ_n1の後半周期毎
にラッチして乗算器71に供給する。RAM84のアドレス入
力端子ADには加算器88が接続されている。加算器88はア
ドレスカウンタ89からのアドレスデータと前述と同様に
構成された変調信号発生器60から供給される変調波形デ
ータとを加算してRAM84に供給する。アドレスカウンタ8
9は第１ノートクロック信号φ_n1をカウントするもの
で、キーオンパルス信号KONPによる押鍵時のリセット後
RAM84のアドレスを繰返し指定するカウント値（０〜ｍ
−１）を出力する。

かかる構成によれば、RAM84は、基本的には、アドレス
カウント89により０〜ｍ−１に渡り変化するカウント値
により第１ノートクロック信号φ_n1に同期して繰返しア
ドレス指定され、該クロック信号_n1の前半周期にて指定
アドレスに記憶されているサンプリングデータを入出力
データバス84aに読出し出力する。この読出し出力され
たサンプリングデータはラッチ回路86に供給され、同ラ
ッチ回路86は該サンプリングデータをラッチするととも
に減算器42及び加算器45に供給する。かかる場合、減算
器42、ゲート回路43、乗算器44及び加算器45からなるデ
ータ修正手段は第１ノートクロック信号φ_n1の後半周期
にて前記実施例の場合と同様にして前記サンプリングデ
ータを修正変更する。この時、導通状態にあるゲート回
路85は前記修正変更されたサンプリングデータを入出力
データバス84aに供給するとともに、書込みモード状態
にあるRAM84は同データを前半周期にてデータを読出し
たアドレスと同じアドレスに記憶する。これにより、RA
M84内のサンプリングデータは前記実施例の場合と同様
に修正変更される。また、かかる動作はアドレスカウン
タ89により指定されるアドレスに応じて楽音の１周期毎
に繰返し行われるので、RAM84内の楽音波形を表すサン
プリングデータは徐々に変更されながら雑音の１周期に
対応した遅延時間をもって循環記憶されることになる。

一方、かかる場合、アドレスカウンタ89から出力される
アドレスデータは加算器88の作用により変調信号発生器
60からの変調信号に応じてゆっくりした周期で増減さ
れ、RAM84におけるサンプリングデータの読出し及び書
込み位置が変調信号に応じて変更制御されるので、サン
プリングデータの前記循環記憶における遅延時間が変調
されることになる。そして、前述のように遅延時間が変
調されながらRAM84に循環記憶されるサンプリングデー
タは入出力バス84aからラッチ回路87に供給され、同ラ
ッチ回路87は第１ノートクロック信号φ_n1の後半周期で
該供給されたサンプリングデータをラッチするともに乗
算器71に供給するので、前記実施例及び変形例の場合と
同様、サウンドシステム74から出力される楽音信号にビ
ブラート効果が付与される。

（４）また、前記実施例及び変形例においては変調信号
として時間的に波形変化のないものを利用したが、変調
信号発生器として、第７図に示すように、前記実施例で
楽音波形データを発生するために利用したものと同一構
成のアドレス発生器20a、波形メモリ30a、補間回路40a
及び利得係数メモリ54aからなる波形データ発生器を用
いて、時間的に波形の変化する信号を変調信号として利
用してもよい。なお、同図においては、各回路に前記実
施例の対応する回路と同符号を付すとともに符号ａを追
記して示してある。この場合、前記実施例の音色選択ス
イッチ回路12及びマスタクロック発生器14、可変分周器
21、分周比メモリ22からなって第１ノートクロック信号
φ_n1を発生する手段において波形選択スイッチ回路91及
び低周波クロック発生器92を利用する。波形選択スイッ
チ回路91は変調波形の種類を選択する複数の波形選択ス
イッチからなり、波形メモリ30a、繰返し回数メモリ27
a、ゲート制御回路29a及び利得係数メモリ54aに波形選
択データWSを供給する。低周波クロック発生器92は低周
波数のクロック信号φ_Ｌを発生するもので、同信号φ_Ｌ
をカウンタ23a、シフトレジスタ41aに供給する。また、
カウンタ23a,25a,27a及びシフトレジスタ41aには前記実
施例のアドレス発生器20からキーオンパルス信号KONPが
供給されるようになっている。

かかる構成によれば、前記実施例の場合と同様に加算器
45aからは時間的に波形の変化する信号が得られるとと
もに、この信号は低周波クロック発生器92から供給され
るクロック信号φ_Ｌに応じた低周波数の信号であるの
で、発生される楽音には時間的に変化するビブラート効
果が付与される。

なお、この変形例の場合、発生する信号はビブラート効
果用のものであって、その波形は比較的単純なものでよ
いので、波形メモリ30a内の各波形データメモリ30a−1,
30a−２・・・30a−ｎ及び利得係数メモリ54a内の各利
得係数データメモリ54a−1,54a−２・・・54a−ｎの記
憶エリアE₀,E₁・・・E₇、g₀,g₁・・・g₇数を少なくして
もよい。また、シフトレジスタ41aのステージ数ｍを少
なくしてもよい。

さらに、この変形例において、低周波クロック発生器92
にカーコードKCを供給することによって同発生器92から
発生されるクロック信号φ_Ｌを鍵盤にて押された鍵音高
に応じて制御すれば、発生楽音に音高に応じたビブラー
ト効果が付与される。

（５）前記実施例においては、波形データを発生する手
段として波形メモリ30を用いるようにしたが、この波形
データを発生する手段として、演算、発振等の方法によ
り波形データを発生する回路を用いてもよい。

【図面の簡単な説明】

第１図は本発明の一実施例に係る楽音信号発生装置の適
用された電子楽器の全体ブロック図、第２図は第１図の
アドレス発生器の詳細例を示すブロック図、第３図は第
１図の変調信号発生器の一例を示すブロック図、第４図
乃至第７図はそれぞれ前記実施例の変形例を示すブロッ
ク図である。符号の説明 20……アドレス発生器、30……波形メモリ、40……補間
回路、41……シフトレジスタ、42……減算器、43……ゲ
ート回路、44……乗算器、45,52,88……加算器、51……
可変分周器、53……分周比メモリ、54……利得係数メモ
リ、60……変調信号発生器、81……セレクタ、83……分
配回路、84……RAM、89……アドレスカウンタ。

Claims

【特許請求の範囲】

【請求項１】異なる楽音波形を表す楽音波形データを時
間経過に従って順次切換え出力する楽音波形データ発生
手段と、楽音波形データを発生すべき楽音の音高周期に対応した
遅延時間をもって循環記憶する記憶手段と、前記楽音波形データ発生手段からの楽音波形データと前
記記憶手段に循環記憶されている楽音波形データとの差
に応じて前記記憶手段に記憶されている楽音波形データ
を徐々に変更修正するデータ修正手段と、前記記憶手段に記憶されている波形データを前記記憶手
段の循環記憶動作に応じて楽音信号として出力する出力
手段とを有する楽音信号発生装置において、前記記憶手段による波形データの遅延時間を変調する変
調手段を設けたことを特徴とする楽音信号発生装置。
【請求項２】前記記憶手段を、記憶データが発生すべき楽音の音高周期に反比例した周
波数のクロック信号で順次シフトされるシフトレジスタ
で構成するとともに、前記変調手段を、低周波数の変調信号を発生する変調信号発生手段と、該変調信号に応じて前記クロック信号の周波数を変調す
る周波数変調手段とで構成した前記特許請求の範囲第１項記載の楽音信号発
生装置。
【請求項３】前記記憶手段を、記憶データが発生すべき楽音の音高周期に反比例した周
波数のクロック信号で順次シフトされるシフトレジスタ
で構成するとともに、前記変調手段を、低周波数の変調信号を発生する変調信号発生手段と、前記シフトレジスタから前記データ修正手段への帰還路
に設けられ該データ修正手段に供給される波形データの
該シフトレジスタにおける取出し位置を前記変調信号に
応じて変更する出力位置変更手段とで構成した前記特許請求の範囲第１項記載の楽音信号発
生装置。
【請求項４】前記記憶手段を、記憶データが発生すべき楽音の音高周期に反比例した周
波数のクロック信号で順次シフトされるシフトレジスタ
で構成するとともに、前記変調手段を、低周波数の変調信号を発生する変調信号発生手段と、前記データ修正手段から前記シフトレジスタへの入力路
に設けられ該データ修正手段から供給される波形データ
の該シフトレジスタに対する入力位置を前記変調信号に
応じて変更する入力位置変更手段とで構成した前記特許請求の範囲第１項記載の楽音信号発
生装置。
【請求項５】前記記憶手段を、発生すべき楽音の音高周期に対応した周期で変化するア
ドレス信号によって指定される番地にデータを記憶する
メモリで構成するとともに、前記変調手段を、低周波数の変調信号を発生する変調信号発生手段と、前記アドレス信号を前記変調信号に応じて変更制御する
アドレス信号変更制御手段とで構成した前記特許請求の範囲第１項記載の楽音信号発
生装置。