JPH067338B2

JPH067338B2 - 楽音合成のための波形デ−タ形成回路

Info

Publication number: JPH067338B2
Application number: JP61307276A
Authority: JP
Inventors: 利文国本
Original assignee: Yamaha Corp
Current assignee: Yamaha Corp
Priority date: 1986-12-23
Filing date: 1986-12-23
Publication date: 1994-01-26
Anticipated expiration: 2009-01-26
Also published as: JPS63158594A

Description

【発明の詳細な説明】（産業上の利用分野）この発明は、波形データ発生回路から選択的に出力され
る複数組の波形データに基づき、滑らかに変化する波形
を表す波形データを形成して楽音を合成する楽音合成の
ための波形データ形成回路に関する。

（従来技術）従来、この種の波形データ形成回路は、例えば特開昭６
１−１０７２９８号公報に示されるように、１組の波形
データを記憶可能な記憶手段，減算手段，加算手段及び
利得制御手段により構成され、波形データ発生回路にて
繰返し出力される波形データから記憶手段にて読出し出
力される波形データを減算し、該減算結果であって加算
手段に供給される差データの利得を制御し、かつ前記利
得の制御された差データを記憶手段にて読出し出力され
る波形データに加算するとともに該加算結果を記憶手段
に再び記憶される動作を繰返し行って、波形データ発生
回路から入力した波形データに徐々に近づく波形データ
を形成出力している。

（発明が解決しようとする問題点）しかるに、上記従来の波形データ形成回路にあっては、
形成出力される波形データは常に波形データ発生手段か
ら入力した波形データに徐々に近づいていくので、この
波形データ形成回路はごく限られた楽音合成方法にしか
適用できないという問題がある。すなわち、同回路は複
数の基準となる波形データを順次入力してこられの基準
となる波形を滑らかに補間しながら変化する波形を得る
楽音合成方法にしか適用できず、例えばインパルス応答
のように数ピッチに渡る波形を表す波形データを入力し
て該入力した波形データを畳み込んで（アキュムレート
して）楽音を合成する方法、ある基準波形から他の基準
波形までの差を表す差分データを入力して該差分データ
に基づき波形が変更される楽音を合成する方法等に適用
できない。

この発明は、上記問題に鑑み案出されたものであり、そ
の目的は種々の楽音合成方法に適用可能とする楽音合成
のための波形データ形成回路を提供することにある。

（問題点を解決するための手段）上記問題を解決してこの発明の目的を達成するために、
この発明の構成上の特徴は、波形データ発生回路から選
択的に出力される複数組の波形データに基づき、滑らか
に変化する波形を表す波形データを形成して楽音を合成
する波形データ形成回路であって、１組の波形データを
記憶する記憶手段と、前記波形データ発生回路にて出力
された波形データから前記記憶手段にて読出し出力され
た波形データを減算する減算手段と、前記減算手段から
の波形データと前記記憶手段にて読出し出力された波形
データとを加算して前記記憶手段に供給する加算手段
と、前記減算手段から前記加算手段へ供給される波形デ
ータの利得を制御する利得制御手段と、前記記憶手段か
ら前記減算手段への波形データの供給路に設けられると
ともに供給される制御信号に応じて前記記憶手段から前
記減算手段への波形データの供給を許容し又は禁止する
ゲート手段とを備えたことにある。

（発明の作用）上記のように構成したこの発明において、ゲート手段を
記憶手段から減算手段への波形データの供給を許容する
ように制御すれば、この発明に係る波形データ形成回路
は上記従来の波形データ形成回路と等価となり、上記従
来の場合と同様に、基準となる波形を滑らかに補間しな
がら変化する波形を得る楽音合成手段に適用できるよう
になる。また、前述の場合とは逆に、ゲート手段を記憶
手段から減算手段への波形データの供給を禁止するよう
に制御すれば、加算手段は記憶手段に記憶されていた波
形データと波形データ発生回路から出力されかつ利得制
御手段にて利得の制御された（利得「１」も含む）波形
データとを加算して記憶手段に供給するように作用する
ので、この発明に係る波形データ形成回路は上述した畳
み込み、差分データを利用した楽音合成方法にも適用で
きるようになる。

（発明の効果）上記作用説明からも理解できる通り、この発明による波
形データ形成回路は種々の楽音合成方法に適用できるよ
うになるので、同形成回路の利用価値が増すとともに、
単一の同形成回路を用いて種々の楽音を合成できるよう
になる。

（実施例）以下、この発明の一実施例を図面を用いて説明すると、
第１図はこの発明に係る波形データ形成回路の適用され
た電子楽器をブロック図にて示している。

この電子楽器は鍵スイッチ回路１１及び音色選択スイッ
チ回路１２を有する。鍵スイッチ回路１１は鍵盤の各鍵
に各々対応した複数の鍵スイッチにより構成されてお
り、同スイッチは各鍵の押離鍵に応じて各々開閉成す
る。鍵スイッチ回路１１には押鍵検出回路１３が接続さ
れており、同検出回路１３は鍵スイッチ回路１１内の各
鍵スイッチの開閉成を検出することにより鍵盤の各鍵の
押離鍵を検出して、鍵盤にて押されている鍵を表すキー
コードＫＣ及び鍵が押されるとハイレベル“１”（以下
単に“１”という）となり、かつ鍵が離れるとローレベ
ル“０”（以下単に“０”という）となるキーオーン信
号ＫＯＮを出力する。

音色選択スイッチ回路１２は電子楽器の前面パネル上に
設けられた音色選択操作子群の各操作子に各々対応した
複数の音色選択スイッチにより構成されており、同スイ
ッチは各々音色選択操作子の操作に応じて各々開閉成す
る。この音色選択操作子の操作に応じて各々開閉成す
る。この音色選択スイッチ回路１２には音色選択信号発
生回路１４が接続されており、同発生回路１４は音色選
択スイッチ回路１２内の各スイッチの開閉成を検出する
ことにより第１音色指定信号ＴＳ１，第２音色指定信号
ＴＳ２及び音群指定信号ＳＥＬを出力する。この場合、
第１音色指定信号ＴＳ１は音色選択スイッチ回路１２内
の第１音群（後述する第１波形メモリ４１からの出力デ
ータに基づき合成される楽音に対応）に属する音色選択
スイッチが閉成された場合に該閉成された音色選択スイ
ッチを表す信号であり、第２音色指定信号ＴＳ２は音色
選択スイッチ回路１２内の第２音群（後述する第２波形
メモリ４２からの出力データに基づき合成される楽音に
対応）に属する音色選択スイッチが閉成された場合に該
閉成された音色選択スイッチを表す信号である。また、
音群指定信号ＳＥＬはどちらの音群に属する音色選択ス
イッチが閉成されているかを表すもので、“１”にて第
１音群に属する音色選択スイッチが閉成されていること
を表し、かつ“０”にて第２音群に属する音色選択スイ
ッチが閉成されていることを表す。

これらの押鍵検出回路１３及び音色選択信号発生回路１
４にはアドレス発生器２０が接続されている。アドレス
発生器２０は、第２図に詳細に示すように、第１及び第
２波形メモリ４１，４２に共通の共通アドレス指定部２
０ａ、第１波形メモリ４１用の第１アドレス指定部２０
ｂ、及び第２波形メモリ４２用の第２アドレス指定部２
０ｃにより構成されている。

共通アドレス指定部２０ａはノートクロック発生器２１
を有する。ノートクロック発生器２１は、キーコードＫ
Ｃに基づき、押された鍵の音高周波数のｍ倍（ｍは楽音
一周期のサンプル点数）の周波数を有するノートクロッ
ク信号φ_nを出力する。このノートクロック信号φ_nはカ
ウンタ２２に入力され、同カウンタ２２はこのノートク
ロック信号φ_nをカウントすることにより「０」〜「ｍ
−１」に渡り繰返し変化するカウント値をアドレス信号
ＡＤ１として出力するとともに、同カウント値が「ｍ−
１」から「０」に変化する毎にキャリイ信号ＣＡを出力
する。このカウンタ２２のリセット端子Ｒには、微分回
路２３によりキーオン信号ＫＯＮを立上がり微分したキ
ーオンパルス信号ＫＯＮＰが供給されており、同カウン
タ２２にはこのキーオンパルス信号ＫＯＮＰの到来に応
じて押鍵時にリセットされるようになっている。

第１アドレス指定部２０ｂはカウンタ２４を有し、同カ
ウンタ２４はカウンタ２２からのキャリイ信号ＣＡをカ
ウントすることによりアドレス信号ＡＤ１の１周期毎に
「１」ずつ増加するカウント値を出力する。このカウン
タ２４のリセット端子Ｒにはオア回路ＯＲ１を介してキ
ーオンパルス信号ＫＯＮＰ及び後述する比較器２５から
の一致信号ＥＱ１が供給されており、同カウンタ２４は
キーオンパルス信号ＫＯＮＰ又は一致信号ＥＱ１の到来
に応じて押鍵時又は比較器２５からの一致信号ＥＱ１の
発生時にリセットされるようになっている。カウンタ２
４から出力されるカウント値は比較器２５の一方の入力
に供給され、同比較器２５の他方の入力には繰返し回数
メモリ２６から繰返し回数値が供給されている。繰返し
回数メモリ２６は波形メモリ４１に記憶されている同一
波形データを繰返し出力する回数値（周期数）を各波形
毎に記憶するもので、第１音色指定信号ＴＳ１及びカウ
ンタ２７からのカウント値（アドレス信号ＡＤ２１）に
応じて前記繰返し回数値を出力する。これにより、比較
器２５は、カウンタ２４からのカウント値が繰返し回数
メモリ２６からの繰返し回数値に一致した時点で、一致
信号ＥＱ１を出力してカウンタ２４をオア回路ＯＲ１を
介してリセットすると同時に、同一致信号ＥＱをアンド
回路ＡＮＤ１の一方の入力を介してカウンタ２７に供給
するようになっている。カウンタ２７はこの供給された
一致信号ＥＱを「０」からカウントして「１」ずつ増加
するカウント値をアドレス信号ＡＤ２１として出力す
る。アンド回路ＡＮＤ１の他方の入力にはエンド検出回
路２８が接続されており、同検出回路２８はアドレス信
号ＡＤ２１が「０」〜「Ｐ−２」であれば“１”を表す
信号をアンド回路ＡＮＤ１の他方の入力に供給し、かつ
アドレス信号ＡＤ２１が「Ｐ−１」になると“０”を表
す信号を同他方の入力に供給する。これにより、カウン
タ２７は一致信号ＥＱ１の到来に応じてそのカウント値
を「０」から「１」ずつ増加させて「０」〜「Ｐ−１」
に変化するアドレス信号ＡＤ２１を出力する。またカウ
ンタ２７のリセット端子Ｒにはキーオンパルス信号ＫＯ
ＮＰが供給されており、同カウンタ２７は押鍵時にリセ
ットされるようになっている。

第２アドレス指定部２０ｃはカウンタ３１を有し、同カ
ウンタ３１はカウンタ２２からのキャリイ信号ＣＡをカ
ウントすることによりアドレス信号ＡＤ１の１周期毎に
「１」ずつ増加するカウント値を出力する。このカウン
タ３１のリセット端子Ｒにはオア回路ＯＲ２を介してキ
ーオンパルス信号ＫＯＮＰ及び後述する比較器３２から
の一致信号ＥＱ２が供給されており、同カウンタ３１は
キーオンパルス信号ＫＯＮＰ又は一致信号ＥＱ２の到来
に応じて押鍵時又は比較器３２からの一致信号ＥＱ２の
発生時にリセットされるようになっている。カウンタ３
１から出力されるカウント値は比較器３２の一方の入力
に供給され、同比較器３２の他方の入力には出力回数メ
モリ３３からの出力回数値又は停止回数メモリ３４から
の停止回数値がセレクタ３５を介して選択的に供給され
ている。出力回数メモリ３３は波形メモリ４２に記憶さ
れている同一波形データを繰返し読出し出力する回数値
（周期数）を各波形毎に記憶するもので、第２音色指定
信号ＴＳ２及びカウンタ３６からのカウント値（アドレ
ス信号ＡＤ２２）に応じて前記出力回数値を出力する。
停止回数メモリ３４は前記同一波形データを繰返し読出
し出力した時点から新たな波形データを繰返し読出し出
力するまでの時間、すなわち波形メモリ４２からの波形
データの読出しを中断する時間を、キャリイ信号ＣＡの
発生数に対応させて表す停止回数値を各波形毎に記憶す
るもので、第２音色指定信号ＴＳ２及びカウンタ３６か
らのカウント値（アドレス信号ＡＤ２２）に応じて前記
停止回数値を出力する。セレクタ３５はフリップフロッ
プ回路３７の出力端子Ｑから供給される信号ＯＵＴに応
じて出力回数メモリ３３からの出力回数値又は停止回数
メモリ３４からの停止回数値を選択的に出力するもの
で、信号ＯＵＴが“１”のとき前記出力回数値を出力し
かつ信号ＯＵＴが“０”のとき前記停止回数値を出力す
る。これにより、比較器３２は、信号ＯＵＴが“１”で
あれば、カウンタ３１からのカウント値が出力回数メモ
リ３３からの出力回数に一致した時点で、一致信号ＥＱ
２を出力してカウンタ３１をリセットすると同時に、同
一致信号ＥＱ２をアンド回路ＡＮＤ２を介してアンド回
路ＡＮＤ３の一方の入力に供給する。また、同比較器３
２は、信号ＯＵＴが“０”であれば、カウンタ３１から
のカウント値が停止回数メモリ３４からの停止回数値に
一致した時点で、一致信号ＥＱ２を出力してカウンタ３
１をリセットすると同時に、同一致信号ＥＱ２をアンド
回路ＡＮＤ２を介してアンド回路ＡＮＤ３の一方の入力
に供給する。

アンド回路ＡＮＤ３の他方の入力には信号ＯＵＴをイン
パータＩＮＶ１により反転した信号▲▼が供給さ
れており、同アンド回路ＡＮＤ３は信号ＯＵＴが“０”
のときのみ一致信号ＥＱ２をカウンタ３６に供給する。
カウンタ３６のリセット端子Ｒにはキーオンパルス信号
ＫＯＮＰが供給されており、同カウンタ３６は押鍵時に
リセットされ、アンド回路ＡＮＤ３からの一致信号ＥＱ
２の到来毎に「１」ずつ増加するカウント値をアドレス
信号ＡＤ２２として出力する。アンド回路ＡＮＤ３から
出力される前記一致信号ＥＱ２はオア回路ＯＲ３の一方
の入力を介してフリップフロップ回路３７のセット端子
Ｓにも供給されており、同オア回路ＯＲ３の他方の入力
に供給されるキーオンパルス信号ＫＯＮＰとともに、フ
リップフロップ回路３７をセットする。フリップフロッ
プ回路３７のリセット端子Ｒにはアンド回路ＡＮＤ４の
出力端子が接続されており、同アンド回路ＡＮＤ４は信
号ＯＵＴ及びアンド回路ＡＮＤ２からの一致信号ＥＱ２
を入力して、両信号ＯＵＴ，ＥＱ２が共に“１”のとき
フリップフロップ回路３７をリセットする。

カウンタ３６にはエンド検出回路３８が接続されてい
る。同検出回路３８はカウンタ３６からのアドレス信号
ＡＤ２２を入力して、アドレス信号ＡＤ２２が「０」〜
「Ｑ−２」であれば“１”を表す信号をオア回路ＯＲ４
の一方の入力に供給し、かつアドレス信号ＡＤ２２が
「Ｑ−１」になったことを検出して“１”を表す信号を
同一方の入力に供給する。オア回路ＯＲ４の他方の入力
には信号ＯＵＴが供給されており、同オア回路ＯＲ４は
アドレス信号ＡＤ２２が「Ｑ−１」となりかつ信号ＯＵ
Ｔが“０”のときのみ比較器３２からアンド回路ＡＮＤ
３への一致信号ＥＱ２の供給を禁止し、それ以外のとき
同一致信号ＥＱ２の供給を許容する。また、アドレス発
生器２０は音色選択信号発生回路１４から音群指定信号
ＳＥＬを入力して、同信号ＳＥＬをそのまま第１メモリ
イネーブル信号ＭＥ１として出力するとともに、同信号
ＳＥＬをインバータ回路ＩＮＶ２及びアンド回路ＡＮＤ
５の一方の入力を介して第２メモリイネーブル信号ＭＥ
２として出力する。このアンド回路ＡＮＤ５の他方の入
力には信号ＯＵＴが供給されており、第２メモリイネー
ブル信号ＭＥ２は音群指定信号ＳＥＬが“０”でありか
つ信号ＯＵＴが“１”のときのみ“１”となり、それ以
外のとき“０”となる。

第１波形メモリ４１は第１音群のｎ個の音色に対応しか
つ第１音色指定信号ＴＳ１により指定される波形データ
メモリ４１−１，４１−２・・・４１−ｎを有する。各
波形データメモリ４１−１，４１−２・・・４１−ｎは
各々アドレス信号ＡＤ２１により指定されるＰ個のエリ
アＥ₀，Ｅ₁・・・Ｅ_P-1に分割されている。各エリア
Ｅ₀，Ｅ₁・・・Ｅ_P-1は楽音波形の瞬間値を各々表すと
ともに楽音の１周期に相当するｍ個のサンプリングデー
タを各々記憶しており、各サンプリングデータはアドレ
ス信号ＡＤ１によりアドレス指定される。また、第１波
形メモリ４１には第１メモリネーブル信号ＭＥ１が供給
されており、同信号ＭＥ１が“１”のとき同メモリ４１
からのサンプリングデータの読出しが許容され、かつ同
信号ＭＥ２が“０”のとき同メモリ４１からのサンプリ
ングデータの読出しが禁止されるようになっている。

第２波形メモリ４２は第２音群のｋ個の音色に対応しか
つ第２音色指定信号ＴＳ２により指定される波形データ
メモリ４２−１，４２−２・・・４２−ｋを有する。各
波形データメモリ４２−１，４２−２・・・４２−ｋは
各々アドレス信号ＡＤ２２により指定されるＱ個のエリ
アＥ₀，Ｅ₁・・・Ｅ_Q-1に分割されている。各エリア
Ｅ₀，Ｅ₁，Ｅ₂・・・Ｅ_Q-1は楽音波形の瞬時値の差分値
を各々表すとともに楽音の１周期に相当するｍ個の差分
データを各々記憶しており、各差分データはアドレス信
号ＡＤ１によりアドレス指定される。また、第２波形メ
モリ４２には第２メモリイネーブル信号ＭＥ２が供給さ
れており、同信号ＭＥ２が“１”のとき同メモリ４２か
らの差分データの読出しが許容され、かつ同信号ＭＥ２
が“０”のとき同メモリ４２からの差分データの読出し
が禁止さるようになっている。

第１波形メモリ４１及び第２波形メモリ４２の出力には
加算器４３が接続されており、同加算器４３は各メモリ
４１，４２からのデータを加算して出力する。ただし、
この場合、第１及び第２波形メモリ４１，４２はサンプ
リングデータ又は差分データを音群指定信号ＳＥＬによ
り選択的に出力するので、加算器４３はオア回路群とし
て機能する。

加算器４３の出力には波形データ形成回路５０が接続さ
れており、同回路５０は減算器５１、乗算器５２、加算
器５３、シフトレジスタ５４及びゲート回路５５により
構成されている。減算器５１は加算器４３から供給され
るデータから、シフトレジスタ５４の最終ステージから
ゲート回路５５を介して供給されるサンプリングデータ
を減算して、該減算による差データを乗算器５２に出力
する。乗算器５２は前記差データに利得係数ｇを乗算し
て加算器５３の一方の入力に供給する。この利得係数ｇ
は第１又は第２利得係数メモリ６１，６２から加算器６
３を介して供給される。第１利得係数メモリ６１は第１
音群のｎ個の音色に対応しかつ第１音色指定信号ＴＳ１
により指定される利得係数データメモリ６１−１，６１
−２・・・６１−ｎを有する。各利得係数データメモリ
６１−１，６１−２・・・６１−ｎは各々アドレス信号
ＡＤ２１によってアドレス指定されるＰ個の利得係数デ
ータｇ₁₀，ｇ₁₁・・・ｇ_1P-1を記憶しており、各データ
の読出しは、第１メモリイネーブル信号ＭＥ１が“１”
のときのみ許容される。第２利得係数メモリ６２は第２
音群のｋ個の音色に対応しかつ第２音色指定信号ＴＳ２
により指定される利得係数データメモリ６２−１，６２
−２・・・６２−ｋを有する。各利得係数データメモリ
６２−１，６２−２・・・６２−ｋは各々アドレス信号
ＡＤ２２によってアドレス指定されるＱ個の利得係数デ
ータｇ₂₀，ｇ₂₁・・・ｇ_2Q-1を記憶しており、各データ
の読出しは、第２メモリイネーブル信号ＭＥ２が“１”
のときのみ許容される。

加算器５３の他方の入力にはシフトレジスタ５４の最終
ステージからのサンプリングデータが供給されており、
同加算器４３は該サンプリングデータと乗算器５２から
の入力データとを加算してシフトレジスタ５４の第１ス
テージに供給する。シフトレジスタ５４は楽音波形の一
周期分に相当するｍ個のサンプリングデータを記憶する
ｍステージを有し、各ステージに記憶されているサンプ
リングデータはノートクロック信号φ_nにより順次シフ
トされるとともに、キーオンパルス信号ＫＯＮＰにより
リセットされるようになっている。ゲート回路５５はシ
フトレジスタ５４から減算器５１へのサンプリングデー
タの供給を第１メモリイネーブル信号ＭＥ１に応じて制
御するもので、同信号ＭＥ１が“１”のとき前記データ
の供給を許容し、かつ同信号ＭＥ１が“０”のとき前記
データの供給を禁止する。

また、加算器５３の出力には乗算器６４が接続されてお
り、同乗算器６４は加算器５３からのデータとエンベロ
ープ波形データを乗算して出力する。このエンベロープ
波形データはエンベロープ発生器６５から供給されるも
ので、同発生器６５は押鍵検出回路１３からのキーオン
信号ＫＯＮに応じて楽音のエンベロープ波形を表すエン
ベロープ波形データを形成して出力する。また、このエ
ンベロープ波形は第１及び第２音色指定信号ＴＳ１，Ｔ
Ｓ２及び音群指定信号ＳＥＬにより制御され、各楽音の
音色に適した形状に形成される。

乗算器６４にはディジタルアナログ変換器６６が接続さ
れており、同変換器６６は乗算器６４からのディジタル
信号をアナログ信号に変換してサウンドシステム６７に
出力する。サウンドシステム６７はアンプ、スピーカ等
により構成されており、デイジタルアナログ変換器６６
から供給さるアナログ信号に応じた楽音を発音する。

上記のように構成した実施例の動作を説明する。最初に
演奏者により第１音群の音色が選択されている場合につ
いて説明する。この場合、音色選択スイッチ回路１２内
の前記選択音色に対応した音色選択スイッチが閉成され
ており、音色選択信号発生回路１４は第１音群内の前記
選択音色を表す第１音色指定信号ＴＳ１及び“１”を表
す音群指定信号ＳＥＬを出力する。この音群指定信号Ｓ
ＥＬはアドレス発生器２０を供給され、同発生器２０は
同信号ＳＥＬをそのまま第１メモリイネーブル信号ＭＥ
１として出力するので、同イネーブル信号ＭＥ１は
“１”となる。また、この音群指定信号ＳＥＬはインバ
ータ回路ＩＮＶ２及びアンド回路ＡＮＤ５を介して第２
メモリイネーブル信号ＭＥ２として出力されるので、同
イネーブル信号ＭＥ２は“０”となる。この第１及び第
２メモリイネーブル信号ＭＥ１，ＭＥ２により、第１波
形メモリ４１及び第１利得係数メモリ６１がデータの読
出し可能状態となり、かつ第２波形メモリ４２及び第２
利得係数メモリ６２がデータの読出し不能状態となると
ともに、ゲート回路５５が導通状態に設定される。

かかる状態で、鍵盤にていずれかの鍵が押下されて、鍵
スイッチ回路１１内における前記押下鍵に対応した鍵ス
イッチが閉成すると、押鍵検出回路１３はこの押鍵を検
出して、押された鍵を表すキーコードＫＣ及びキーオン
信号ＫＯＮをアドレス発生器２０に供給する。アドレス
発生器２０においては、微分回路２３がキーオン信号Ｋ
ＯＮを微分することによりキーオンパルス信号ＫＯＮＰ
を発生し、このキーオンパルス信号ＫＯＮＰによりカウ
ンタ２２，２４，２７が各々リセットされる。このキー
オンパルス信号ＫＯＮＰは波形データ形成回路５０のシ
フトレジスタ５４にも供給され、シフトレジスタ５４が
リセットされる。なお、第２アドレス指定部２０ｃにも
動作を開始するが、この場合、第２メモリイネーブル信
号ＭＥ２が“０”であって波形メモリ４２及び利得係数
メモリ４６がデータの読出し停止状態にあり、同指定部
２０ｃの動作は楽音の発生に関係ないのでその説明を省
略する。

これらのリセット後、アドレス発生器２０内のカウンタ
２２はノートクロック信号φ_nをカウントして、「０」
から「ｍ−１」に渡り繰返し変化するアドレス信号ＡＤ
１を波形メモリ４１に供給する。この波形メモリ４１に
は演奏者によって選択された音色を表す第１音色指定信
号ＴＳ１が音色選択信号発生回路１４から供給されると
ともに、前記リセットにより「０」に設定されているア
ドレス信号ＡＤ２１がカウンタ２７から供給されてお
り、同メモリ４１は選択音色に対応した波形データメモ
リ４１−ｉ（ｉは１〜ｎのいずれかの整数）内のエリア
Ｅ₀に記憶されているｍ個のサンプリングデータをアド
レス信号ＡＤ１に従って順次読出して、加算器４３を介
して波形データに形成回路５０の減算器５１の一方の入
力に順次繰返し出力する。

かかる場合、ゲート回路５５は上述したように導通状態
にあるので、減算器５１の他方の入力にはシフトレジス
タ５４の最終ステージからのサンプリングデータが供給
されており、同減算器５１は波形メモリ４１からの前記
サンプリングデータからシフトレジスタ５４からの前記
サンプリングデータを減算して、該減算した差データを
乗算器５２に出力する。乗算器５２には、第１音色指定
信号ＴＳ１により指定される第１利得係数メモリ６１内
の利得係数データメモリ６１−ｉ（ｉは１〜ｎのいずれ
かの整数）から、「０」に設定されているアドレス信号
ＡＤ２１により読出された利得係数データｇ₁₀が加算器
６３を介して供給されており、同乗算器５２は減算器５
１の出力データに利得係数データｇ₁₀を乗算して加算器
５３の一方の入力に供給する。加算器５３はこの供給さ
れたデータとシフトレジスタ５４の最終ステージからの
サンプリングデータとを加算して同レジスタ５４の第１
ステージに供給するので、シフトレジスタ５４は同レジ
スタ内のサンプリングデータを乗算器５２を介した減算
器５１からの差データに従って修正しながら循環記憶す
ることになる。これにより、シフトレジスタ５４に記憶
されるサンプリングデータは波形データメモリ４１−ｉ
のエリアＥ₀に記憶されているサンプリングデータに徐
々に近づく。

一方、シフトレジスタ５４の第１ステージに供給される
サンプリングデータは乗算器６４にも供給され、乗算器
６４にてエンベロープ発生器６５から供給されるエンベ
ロープ発生器６５から供給されるエンベロープ波形デー
タと乗算されてディジタルアナログ変換器６６に供給さ
れる。このエンベロープ波形データが乗算されたサンプ
リングデータはデイジタルアナログ変換器６６にてアナ
ログ信号に変換され、このアナログ信号はサウンドシス
テム６７に供給されて、同システム６７がこのアナログ
信号に対応した楽音を発生する。この場合、波形データ
メモリ４１−ｉからのサンプリングデータの読出し及び
シフトレジスタ５４におけるサンプリングデータの循環
記憶はノートクロック信号φ_nに同期しているので、発
生される楽音は鍵盤にて押された鍵の楽音周波数に対応
したものとなるとともに、同楽音はシフトレジスタ５４
に循環記憶されるサンプリングデータにより表される波
形、すなわち波形データメモリ４１−ｉのエリアＥ₀に
記憶されているサンプリングデータにより表される波形
に徐々に近づきながら変化する波形となる。

また、押鍵からの時間が経過して、カウンタ２４のカウ
ント値が、第１音色指定信号ＴＳ１及びアドレス信号Ａ
Ｄ２１によりアドレス指定される繰返し回数メモリ２６
から読出された繰返し回数値に等しくなると、比較器２
５は一致信号ＥＱ１を出力する。この一致信号ＥＱ１に
よりカウンタ２４はリセットされて再び「０」からカウ
ントを開始し、かつカウンタ２７はカウント値を「１」
だけ上昇させてアドレス信号ＡＤ２１を「１」に変更す
る。このアドレス信号ＡＤ２１の変更により、波形デー
タメモリ４１−ｉはエリアＥ₁に記憶しているサンプリ
ングデータを繰返し出力するようになる。また、これと
同時に、利得係数データメモリ６１−ｉは利得係数デー
タｇ₁₁を出力すようになる。この場合も、波形データ形
成回路５０は、上記アドレス信号ＡＤ２１が「０」であ
る場合と同様、シフトレジスタ５４に記憶されているサ
ンプリングデータを、波形データメモリ４１−ｉのエリ
アＥ₁読出されたサンプリングデータに徐々に近づけ
る。これにより、サウンドシステム６７から発生される
楽音は、波形データメモリ４１−ｉのエリアＥ₀から出
力された波形から、同メモリ４１−ｉのエリアＥ₁から
出力された波形に徐々近づいていく。このようにして、
アドレス信号ＡＤ２１が増加するに従って、サウンドシ
ステム６７から発生される楽音の波形が波形データメモ
リ４１−ｉのエリアＥ₀，Ｅ₁，・・・Ｅ_p-1内のサンプ
リングデータにより表される波形に徐々に変化する。そ
して、第２アドレス信号ＡＤ２が「ｐ−１」に達する
と、エンド検出回路２８は“０”を出力するので、カウ
ンタ２７によるアドレス信号ＡＤ２１の更新が停止す
る。

このようにして、演奏者により第１音群の音色が選択さ
れている場合には、波形データメモリ４１−ｉの各エリ
アＥ₀，Ｅ₁，・・・Ｅ_p-1に記憶されているサンプリン
グデータにより表された波形を基準として、該基準波形
を滑らかに補間しながら変化する波形の楽音が得られ
る。

次に、演奏者により第２音群の音色が選択されている場
合について説明する。この場合、音色選択信号発生回路
１４は第２音群内の前記選択音色を表す第２音色指定信
号ＴＳ２及び“０”を表す音群指定信号ＳＥＬを出力す
る。この音群指定信号ＳＥＬはアドレス発生器２０に供
給され、同発生器２０は同信号ＳＥＬをそのまま第１メ
モリイネーブル信号ＭＥ１として出力するので、同イネ
ーブル信号ＭＥ１は常時“０”となり、第１波形メモリ
４１及び第１利得係数メモリ６１がデータの読出し不能
状態となるとともに、ゲート回路５５が非導通状態に設
定される。また、この音群指定信号ＳＥＬはインバータ
回路ＩＮＶ２を介してアンド回路ＡＮＤ５の一方の入力
に供給され、同回路ＡＮＤ５はこの供給された信号▲
▼（＝“１”）とフリップフロップ回路３７からの
信号ＯＵＴとの理論積を第２メモリイネーブル信号ＭＥ
２として出力するので、同回路ＭＥ２は前記信号ＯＵＴ
に等しいものとなる。

かかる状態にて、いずれかの鍵が押下される（第３図の
時刻ｔ₀）と、押鍵検出回路１３は、上記場合と同様
に、キーコードＫＣ及びキーオン信号ＫＯＮをアドレス
発生器２０に供給する。アドレス発生器２０において
は、カウンタ２２が、上記場合と同様にして、「０」〜
「ｍ−１」に渡り繰返し変化するアドレス信号ＡＤ１を
出力し始めるとともに、カウンタ３１，３６が微分回路
２３からのキーオンパルス信号ＫＯＮＰによりリセット
され、かつフリップフロップ回路３７が同信号ＫＯＮＰ
によってセットされる。

また、シフトレジスタ５４も、上記場合と同様に、キー
オンパルス信号ＫＯＮＰによってリセットされる。な
お、第１アドレス指定部２０ｂも動作を開始するが、第
１メモリイネーブル信号ＭＥ１が“０”であって波形メ
モリ４１内のサンプリングデータは出力されず、同指定
部２０ｂの動作は楽音の発生に関係ないので、その説明
を省略する。

かかる場合、フリップフロップ回路３７からの信号ＯＵ
Ｔは前記セットにより“１”であって第２メモリイネー
ブル信号ＭＥ２は“１”であり、かつアドレス信号ＡＤ
２２はカウンタ３６の前記リセットにより「０」に設定
されているので、第２波形メモリ４２は、第２音群の選
択音色に対応した波形データメモリ４２−ｊ（ｊは１〜
ｋのいずれかの整数）内のエリアＥ₀に記憶されている
差分データを加算器４３を介して波形データ形成回路５
０の減算器５１の一方の入力に順次繰返し出力する。こ
のとき、ゲート回路５５は上述したように非導通状態に
設定されているので、前記差分データはそのまま乗算器
５２に供給される。乗算器５２には、第２音色指定信号
ＴＳ２により指定される第２利得係数メモリ６２内の利
得係数データメモリ６２−ｊ（ｊは１〜ｋのいずれかの
整数）から、「０」に設定されているアドレス信号ＡＤ
２２により読出された利得係数データｇ₂₀が加算器６３
を介して供給されており、同乗算器５２は前記差分デー
タに利得係数データｇ₂₀を乗算して加算器５３の一方の
入力に供給する。加算器５３はこの供給されたデータと
シフトレジスタ５４の最終ステージからのサンプリング
データとを加算して同レジスタ５４の第１ステージに供
給するので、シフトレジスタ５４は同レジスタ５４のサ
ンプリングデータを利得係数データｇ₂₀を乗算した差分
データに応じて累算修正しながら循環記憶することにな
る。

一方、シフトレジスタ５４の第１ステージに供給される
サンプリングデータは、上記場合と同様に、乗算器６４
及びデイジタルアナログ変換器６６を介してサウンドシ
ステム６７から楽音として発生される。これにより、発
生楽音の波形は波形データメモリ４２−ｊ内のエリアＥ
₀に記憶されている差分データにより表された波形であ
って、楽音の一周期毎に振幅が増加するものとなる。

また、押鍵からの時間が経過して、カウンタ３１のカウ
ント値が、第２音色指定信号ＴＳ２及びアドレス信号Ａ
Ｄ２２によりアドレス指定される出力回数メモリ３３か
ら読出され、かつ信号ＯＵＴ（＝“１”）に基づきセレ
クタ３５にて選択される出力回数値に等しくなると（第
３図の時刻ｔ₁）、比較器３２は一致信号ＥＱ２を出力
する。この一致信号ＥＱ２はオア回路ＯＲ２を介してカ
ウンタ３１のリセット端子Ｒに供給されるとともに、ア
ンド回路ＡＮＤ２の一方の入力に供給される。これによ
り、カウンタ３１は再び「０」からカウントを開始す
る。アンド回路ＡＮＤ２の他方の入力には、信号ＯＵＴ
が“１”であること及びエンド検出回路３８の出力信号
が“１”であることに基づくオア回路ＯＲ４の出力信号
（＝“１”）が供給されており、アンド回路ＡＮＤ２は
一致信号ＥＱ２（＝“１”）をアンド回路ＡＮＤ３，Ａ
ＮＤ４の各一方の入力に供給する。このとき、アンド回
路ＡＮＤ３，ＡＮＤ４の各一方の入力には、各々信号▲
▼（＝“０”），ＯＵＴ（＝“１”）が供給され
ているので、前記一致信号ＥＱ２（＝“１”）はカウン
ト３６には供給されず、フリップフロップ回路３７のリ
セット端子Ｒにのみ供給される。その結果、アドレス信
号ＡＤ２２は以前の状態に維持され、フリップフロップ
回路３７はリセットされ信号ＯＵＴは“０”になる。こ
の信号ＯＵＴ（＝“０”）により、セレクタ３５は停止
回数メモリ３４からの停止回数値を比較器３２に選択出
力すると同時に、アンド回路ＡＮＤ５は“０”を表す第
２メモリイネーブル信号ＭＥ２を出力するようになる。
この第２メモリイネーブル信号ＭＥ２（＝“０”）によ
り、第２波形メモリ４２は差分データの出力を停止する
ので、加算器５３の一方の入力にはデータが供給されな
くなって、シフトレジスタ５４は以前記憶していたサン
プリングデータを加算器５３を介してそのまま循環記憶
する。これにより、乗算器６４及びデイジタルアナログ
変換器６６を介してサウンドシステム６７から発生され
る楽音波形は以前の状態に維持される。

さらに、時間が経過して、カウンタ３１のカウント値
が、第２音色指定信号ＴＳ２及びアドレス信号ＡＤ２２
によりアドレス指定される停止回数メモリ３４から読出
され、かつセレクタ３５にて選択される停止回数値に等
しくなると（第３図の時刻ｔ₂）、比較器３２は一致信
号ＥＱ２を出力する。この場合、オア回路ＯＲ４はエン
ド検出回路３８の出力信号（＝“１”）に基づき“１”
を表す信号を出力し、かつフリップフロップ回路３７は
“０”を表す信号ＯＵＴを出力しているので、前記一致
信号ＥＱ２はアンド回路ＡＮＤ２，ＡＮＤ３を介してカ
ウンタ３６に供給されるとともに、オア回路ＯＲ３を介
してフリップフロップ回路３７のセット端子Ｓにも供給
される。これにより、カウンタ３６は歩進してアドレス
信号ＡＤ２２を「１」に設定し、フリップフロップ回路
３７はセットされて信号ＯＵＴを“１”に設定する。こ
の信号ＯＵＴ（＝“１”）により、第２イネーブル信号
ＭＥ２は再び“１”となり、第２波形メモリ４２からの
差分データの出力を許容する。このとき、アドレス信号
ＡＤ２２は「１」であるので、第２波形メモリ４２は波
形データメモリ４２−ｊ内のエリアＥ₁に記憶されてい
る差分データを加算器４３を介して波形データ形成回路
５０に出力する。波形データ形成回路５０は、上記時刻
ｔ₀〜ｔ₁と同様にして、前記差分データに利得係数デー
タメモリ６２−ｊから「１」に設定されたアドレス信号
ＡＤ２２に基づき読出された利得係数データｇ₂₁を乗算
したデータを、シフトレジスタ５４内に記憶されている
サンプリングデータに繰返し累算しながら、該累算され
たデータを出力する。これにより、サウンドシステム６
７から発生される楽音波形は以前の楽音波形に第２波形
メモリ４２から出力される差分データに基づく波形を徐
々に累算したものとなる。

かかる状態で、さらに時間が経過して、カウンタ３１の
カウント値が再び出力回数メモリ３３から読出された出
力回数値に等しくなると（第３図の時刻ｔ₃）、比較器
３２は一致信号ＥＱ２を出力する。この一致信号ＥＱ２
により、フリップフロップ回路３７が再びリセットさ
れ、波形メモリ４２からの差分データの出力が停止して
サウンドシステム６７から出力される楽音の波形が以前
の状態に維持される。

このように、発生楽音は波形メモリ４２からの差分デー
タの出力及び該出力の停止に応じて徐々に変化してい
く。そして、カウンタ３６からのアドレス信号ＡＤ２２
が「Ｑ−１」に達し（第３図の時刻ｔ_2Q-2）、波形メモ
リ４２が同アドレス信号ＡＤ２２に対応した波形データ
メモリ４２−ｊ内のエリアＥ_Q-1に記憶されている差分
データを繰返し出力し始めると、エンド検出回路３８は
前記アドレス信号ＡＤ２２（＝「Ｑ−１」）に基づき
“０”を表す信号をオア回路ＯＲ４の一方の入力に供給
し始める。かかる状態で、カウンタ３１のカウンタ値が
再び出力回数メモリ３３からの出力回数値に等しくなる
と（第３図の時刻ｔ_2Q-1）、比較器３２は一致信号ＥＱ
２を出力する。このとき、フリップフロップ回路３７か
らの信号ＯＵＴは“１”でありかつオア回路ＯＲ４の出
力信号も“１”であるので、前記一致信号ＥＱ２をアン
ド回路ＡＮＤ２，ＡＮＤ４を介してフリップフロップ回
路３７のリセット端子Ｒに供給され、同回路３７をリセ
ットする。これにより、信号ＯＵＴ“０”となるので、
オア回路ＯＲ４の出力も“０”となり、以降、比較器３
２からの一致信号ＥＱ２をアンド回路ＡＮＤ２により阻
止されるので、カウンタ３６は歩進を停止かつフリップ
フロップ回路３７はリセット状態に維持される。その結
果、波形メモリ４２からの差分データの出力が停止さ
れ、発生楽音の波形は一定に保たれる。

このようにして、演奏者により第２音群の音色が選択さ
れている場合には、波形データメモリ４２−ｊの各エリ
アＥ₀，Ｅ₁，・・・Ｅ_Q-1に記憶されている差分データ
により表された波形を滑らかに累算しながら変化する波
形の楽音が得られる。

上記動作説明からも理解できる通り、上記実施例によれ
ば、波形データ形成回路５０内のゲート回路５５の導通
又は非導通を制御するのみで、第１波形メモリ４１に記
憶され楽音波形の瞬時値を表すサンプリングデータに基
づき、同データにより表された波形を補間して滑らかに
変化する波形の楽音を合成できるとともに、第２波形メ
モリ４２に記憶され楽音波形の増分値を表す差分データ
に基づき、同データを累算又は畳み込みしながら滑らか
に変化する波形の楽音を合成できるので、単一の楽音波
形データ形成回路５０を用いて種々の楽音の合成方法が
可能となる。

なお、上記のように構成した実施例を次のように変形し
てもよい。

(1)上記実施例においては、第１波形メモリ４１に記憶
されているサンプリングデータ又は第２波形メモリ４２
に記憶されている差分データのいずれかの一方のみを利
用して時間的に変化する一楽音を形成するようにした
が、前記一楽音の形成のために前記サンプリングデータ
及び前記差分データを混在させて利用するようにしても
よい。この場合、ある時間においては、ゲート回路５５
を導通状態に制御して第１波形メモリ４１からのサンプ
リングデータを波形データ形成回路５０に供給するよう
にし、他の時間においてはゲート回路５５を非導通状態
に制御して第２波形メモリ４２からの差分データを波形
データ形成回路５０に供給するようにすればよい。これ
により、複数の基本波形データを波形メモリ４１に記憶
させかつ同基本波形データを修飾する差分データを波形
メモリ４２に記憶させておき、基本的には時間的に変化
する楽音を基本波形データに基づき合成するとともに、
該合成楽音を差分データで若干修正するような楽音合成
方法が可能となる。また、波形データ形成回路５０に入
力するデータは、前記のようにサンプリングデータ、差
分データというように区別することなく、ディジタル形
式のデータであればどのようなものでよい。例えば、波
形データ形成回路５０には常に一種類のデータ（波形メ
モリ４１又は波形メモリ４２の出力）だけが入力される
ようにし、ゲート回路５５を演奏者が任意に導通又は非
導通制御するようにするとよい。これにより、今までに
ない音色の楽音の発生が期待される。

(2)上記実施例においては、波形データメモリ４１−
１，４１−２・・・４１−ｎ、４２−１，４２−２・・
・４２−ｋを音色選択に応じて変化する第１及び第２音
色指定信号ＴＳ１，ＴＳ２により指定し、かつ同メモリ
内の各エリアＥ₀，Ｅ₁，・・・Ｅ_P-1、Ｅ₀，Ｅ₁，・・
・Ｅ_Q-1を時間経過に従って変化するアドレス信号ＡＤ
２１，ＡＤ２２により指定するようにしたが、前記メモ
リ及びエリアの指定をニーレバ，フットペダル等の足操
作子による操作信号、音質調整つまみによる音質制御信
号に応じて行うようにしてもよい。これにより、演奏者
によって演奏中に操作されるニーレバ、フットペダル、
音質調整つまみ等によって楽音の波形が変更される。

(3)上記実施例においては、サンプリングデータ及び差
分データを発生する手段として波形メモリ４１，４２を
用いるようにしたが、同手段として演算，発振等の方法
によりサンプリングデータ及び差分データを発生する回
路を用いるようにしてもよい。

(4)上記実施例においては、発生すべき楽音信号の波形
を表すサンプリングデータを記憶する手段としてシフト
レジスタ５４を利用するようにしたが、この波形データ
を記憶する手段として、アドレス信号によりデータの記
憶位置が指定されて該データの書込み及び読出しが制御
される書込み可能メモリ（ＲＡＭ）を用いてもよい。

【図面の簡単な説明】

第１図はこの発明の一実施例に係る楽音信号発生装置の
適用された電子楽器のブロック図、第２図は第１図のア
ドレス発生器の詳細例を示す図、及び第３図は前記実施
例の動作を説明するためのタイムチャートである。符号の説明１１……鍵スイッチ回路、１２……音色選択スイッチ回
路、１３……押鍵検出回路、１４……音色選択信号発生
回路、２０……アドレス発生器、４１，４２……波形メ
モリ、５０……波形データ形成回路、５１……減算器、
５２……乗算器、５３……加算器、５４……シフトレジ
スタ、６１，６２……利得係数メモリ。

Claims

【特許請求の範囲】

【請求項１】波形データ発生回路から選択的に出力され
る複数組の波形データに基づき、滑らかに変化する波形
を表す波形データを形成して楽音を合成する波形データ
形成回路であって、１組の波形データを記憶する記憶手段と、前記波形データ発生回路にて出力された波形データから
前記記憶手段にて読出し出力された波形データを減算す
る減算手段と、前記減算手段からの波形データと前記記憶手段にて読出
し出力された波形データとを加算して前記記憶手段に供
給する加算手段と、前記減算手段から前記加算手段へ供給される波形データ
の利得を制御する利得制御手段と、前記記憶手段から前記減算手段への波形データの供給路
に設けられるとともに供給される制御信号に応じて前記
記憶手段から前記減算手段への波形データの供給を許容
し又は禁止するゲート手段とを備えたことを特徴とする楽音合成のための波形データ
形成回路。