JPH0710517Y2 - 混成集積回路 - Google Patents
混成集積回路Info
- Publication number
- JPH0710517Y2 JPH0710517Y2 JP1989090551U JP9055189U JPH0710517Y2 JP H0710517 Y2 JPH0710517 Y2 JP H0710517Y2 JP 1989090551 U JP1989090551 U JP 1989090551U JP 9055189 U JP9055189 U JP 9055189U JP H0710517 Y2 JPH0710517 Y2 JP H0710517Y2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- terminals
- terminal
- dil
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000758 substrate Substances 0.000 claims description 29
- 230000009977 dual effect Effects 0.000 claims description 3
- 229910000679 solder Inorganic materials 0.000 description 9
- 238000005476 soldering Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 239000000919 ceramic Substances 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 3
- 238000005452 bending Methods 0.000 description 2
- 239000006071 cream Substances 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 229920003217 poly(methylsilsesquioxane) Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 230000007306 turnover Effects 0.000 description 1
Landscapes
- Multi-Conductor Connections (AREA)
- Combinations Of Printed Boards (AREA)
Description
【考案の詳細な説明】 〔概要〕 シングルインライン型の混成集積回路に関し、 基板を立てた状態で面実装できるようにすることを目的
とし、 電子部品を実装する小面積の回路基板と、該回路基板の
一端部に固定された複数のシングルインライン用端子と
を備え、該端子を交互に逆向きに折り曲げ、前記基板を
立てた状態でマザーボードに面実装できるよう構成し、
または 電子部品を実装する小面積の回路基板と、該回路基板の
一端部に交互に逆向きとなるよう固定された複数のデュ
アルインライン用端子とを備え、該端子を交互に逆向き
に折り曲げ、前記基板を立てた状態でマザーボードに面
実装できるよう構成する。
とし、 電子部品を実装する小面積の回路基板と、該回路基板の
一端部に固定された複数のシングルインライン用端子と
を備え、該端子を交互に逆向きに折り曲げ、前記基板を
立てた状態でマザーボードに面実装できるよう構成し、
または 電子部品を実装する小面積の回路基板と、該回路基板の
一端部に交互に逆向きとなるよう固定された複数のデュ
アルインライン用端子とを備え、該端子を交互に逆向き
に折り曲げ、前記基板を立てた状態でマザーボードに面
実装できるよう構成する。
本考案はシングルインライン型の混成集積回路に関す
る。
る。
小面積の回路基板に複数の電子部品を実装してパッケー
ジ化され、それ自身が１つの部品としてマザーボードに
搭載される混成集積回路（HiC）は、使用する端子の種
類によってシングルインライン（SIL）型とデュアルイ
ンライン（DIL）型に大別される。これらの端子はマザ
ーボードの端子穴に挿入して半田付けする形状に形成さ
れているため、マザーボードの表面に面実装する場合に
はフォーミングが必要となる。
ジ化され、それ自身が１つの部品としてマザーボードに
搭載される混成集積回路（HiC）は、使用する端子の種
類によってシングルインライン（SIL）型とデュアルイ
ンライン（DIL）型に大別される。これらの端子はマザ
ーボードの端子穴に挿入して半田付けする形状に形成さ
れているため、マザーボードの表面に面実装する場合に
はフォーミングが必要となる。
第５図は従来の一般的なHiCの説明図で、（ａ）はSIL
型、（ｃ）はDIL型である。SIL型は小面積のセラミック
基板１の端部に基板面と平行なSIL用端子２を１列だけ
固定したもので、基板１の１面または両面に複数の電子
部品３を実装してパッケージ化する。このSIL型HiCは
（ｂ）のように基板１を立てた状態でマザーボード４の
端子穴５に端子２を挿入し、背面からフローディップで
半田付けして実装する。６はその半田である。
型、（ｃ）はDIL型である。SIL型は小面積のセラミック
基板１の端部に基板面と平行なSIL用端子２を１列だけ
固定したもので、基板１の１面または両面に複数の電子
部品３を実装してパッケージ化する。このSIL型HiCは
（ｂ）のように基板１を立てた状態でマザーボード４の
端子穴５に端子２を挿入し、背面からフローディップで
半田付けして実装する。６はその半田である。
DIL型のHiCは基板１の対向する２辺にそれぞれ複数のDI
L用端子７を固定し、基板１を水平にしてマザーボード
に実装する。このDIL用端子７の半田付けも（ｂ）と同
様にして行われる。
L用端子７を固定し、基板１を水平にしてマザーボード
に実装する。このDIL用端子７の半田付けも（ｂ）と同
様にして行われる。
上述したディスクリート実装はマザーボード４に加工性
の良いガラス・エポキシ系の樹脂等を使用できる場合に
適用できるが、車両用機器のように高温環境下に置かれ
る機器で熱変形しにくいセラミック基板をマザーボード
４に使用する場合は事情が異なる。周知のようにセラミ
ックは加工性が悪いので第５図（ｂ）のような端子穴５
を設けにくい。仮に端子穴５を設けてもフローディップ
を行うとその熱で基板１を破損し易い。
の良いガラス・エポキシ系の樹脂等を使用できる場合に
適用できるが、車両用機器のように高温環境下に置かれ
る機器で熱変形しにくいセラミック基板をマザーボード
４に使用する場合は事情が異なる。周知のようにセラミ
ックは加工性が悪いので第５図（ｂ）のような端子穴５
を設けにくい。仮に端子穴５を設けてもフローディップ
を行うとその熱で基板１を破損し易い。
そこで、第６図のように面実装を行う必要が生ずる。同
図（ａ）は面実装用に端子７の下端71を折り曲げたDIL
型HiCの斜視図である。この端子７の下端71は（ｂ）の
ようにセラミックのマザーボード４上にクリーム半田６
で平面的に半田付けされる。
図（ａ）は面実装用に端子７の下端71を折り曲げたDIL
型HiCの斜視図である。この端子７の下端71は（ｂ）の
ようにセラミックのマザーボード４上にクリーム半田６
で平面的に半田付けされる。
第６図（ａ）のようにDIL型のHiCは基板１の対向する２
辺に離れて端子７の列を２列備えているため、クリーム
半田上への位置決めから半田加熱溶融工程までの搬送時
の安定性が高い。このため端子７の下端71を折り曲げる
だけのフォーミングで容易に面実装できる。しかしなが
ら基板１を水平に搭載するため実装密度が低下する。
辺に離れて端子７の列を２列備えているため、クリーム
半田上への位置決めから半田加熱溶融工程までの搬送時
の安定性が高い。このため端子７の下端71を折り曲げる
だけのフォーミングで容易に面実装できる。しかしなが
ら基板１を水平に搭載するため実装密度が低下する。
これに対しSIL型のHiCは基板１を縦型に使用するため高
密度実装可能であるが、第５図（ａ）のように端子２が
１列しかないため、端子２の下端を単に折り曲げただけ
では半田加熱炉への搬送時に倒れる可能性が強い。第６
図（ｃ）はこの点を改善するために、１列の端子２をジ
グザグ（Zig−Zag）形状にフォーミングしたもので、８
は基板１等を封止したパッケージである。このようなHi
Cはジグザグインライン型と呼ばれ、例えば実開昭61−6
9839号公報で紹介されている。しかしながら、この場合
の端子２の下端は縦型であり、しかもDILほどには離れ
ていないので、十分な安定性を得ることはできない（倒
れる可能性が残る）。
密度実装可能であるが、第５図（ａ）のように端子２が
１列しかないため、端子２の下端を単に折り曲げただけ
では半田加熱炉への搬送時に倒れる可能性が強い。第６
図（ｃ）はこの点を改善するために、１列の端子２をジ
グザグ（Zig−Zag）形状にフォーミングしたもので、８
は基板１等を封止したパッケージである。このようなHi
Cはジグザグインライン型と呼ばれ、例えば実開昭61−6
9839号公報で紹介されている。しかしながら、この場合
の端子２の下端は縦型であり、しかもDILほどには離れ
ていないので、十分な安定性を得ることはできない（倒
れる可能性が残る）。
本考案は安定性の良い面実装タイプのSIL型HiCを提供し
ようとするものである。
ようとするものである。
第１図は本考案の第１の原理図で、（ａ）は斜視図、
（ｂ）は側面図である。本例は基板１の１辺にSIL用端
子２を１列だけ固定し、その下端21を交互に逆向きに折
り曲げたものである。図中、隣接する端子等は符号のA,
B,C……で区別してある。
（ｂ）は側面図である。本例は基板１の１辺にSIL用端
子２を１列だけ固定し、その下端21を交互に逆向きに折
り曲げたものである。図中、隣接する端子等は符号のA,
B,C……で区別してある。
第２図は本考案の第２の原理図で、（ａ）は斜視図、
（ｂ）は側面図である。本例は基板１の１辺に交互に逆
向きとなるDIL用端子７を１列固定し、その下端71を交
互に逆向きに折り曲げたものである。各符号A,B,C……
は第１図と同様である。
（ｂ）は側面図である。本例は基板１の１辺に交互に逆
向きとなるDIL用端子７を１列固定し、その下端71を交
互に逆向きに折り曲げたものである。各符号A,B,C……
は第１図と同様である。
SIL用端子２は第１図に示すようにチューリップ状のク
リップ22によって基板１の端部を挟み、その部分を半田
付けして固定される。この端子２全体の原型は基板１と
平行であるが、本考案ではそれを折り曲げ部23で折り曲
げて下端21が基板１と直交するように、換言すればマザ
ーボード４と平行になるようにフォーミングする。これ
でマザーボード４への面実装が可能になるが、このとき
隣接する端子2A,2B,……の下端21A,21B,……が交互に逆
向きになるように折り曲げて安定性を高める。
リップ22によって基板１の端部を挟み、その部分を半田
付けして固定される。この端子２全体の原型は基板１と
平行であるが、本考案ではそれを折り曲げ部23で折り曲
げて下端21が基板１と直交するように、換言すればマザ
ーボード４と平行になるようにフォーミングする。これ
でマザーボード４への面実装が可能になるが、このとき
隣接する端子2A,2B,……の下端21A,21B,……が交互に逆
向きになるように折り曲げて安定性を高める。
DIL用端子７は第２図に示すようにコの字状のクリップ7
2によって基板１の端部を挟み、その部分を半田付けし
て固定される。この端子７全体の原型は基板１に直交し
ているが、本考案ではそれを２回折り曲げて下端71がマ
ザーボード４と平行になるようにする。73,74は各折り
曲げ部である。このとき隣接する端子7A,7B,……は予め
逆向きに取付けておき、その下端71A,71B,……を交互に
逆方向に折り曲げる。このようにすれば基板１を立てた
状態でマザーボード４上に安定して設置することがで
き、リフロー半田によって確実に面実装できる。
2によって基板１の端部を挟み、その部分を半田付けし
て固定される。この端子７全体の原型は基板１に直交し
ているが、本考案ではそれを２回折り曲げて下端71がマ
ザーボード４と平行になるようにする。73,74は各折り
曲げ部である。このとき隣接する端子7A,7B,……は予め
逆向きに取付けておき、その下端71A,71B,……を交互に
逆方向に折り曲げる。このようにすれば基板１を立てた
状態でマザーボード４上に安定して設置することがで
き、リフロー半田によって確実に面実装できる。
SIL型HiCにDIL用端子７を用いるメリットは、第２図
（ｂ）の全高h2′を第１図（ｂ）の全高h2より低くして
小型、薄型化を図り、更には安定性を増長できる点であ
る。つまり、第１図（ｂ）のSIL用端子２の折り曲げ部2
3は、その端子形状からあまり高い位置に設定しにく
い。このためマザーボード４の表面から基板１の下端ま
での距離h1が第２図（ｂ）のh1′より高くなり、この結
果h2＞h2′になる。しかし、これはあくまで技術的なこ
とであり、折り曲げ部23の位置を高くすることで可及的
にh1を短縮できる。或いはクリップ22の直下で水平に折
り曲げてから、更にDIL用端子のように２回折り曲げて
もよい。
（ｂ）の全高h2′を第１図（ｂ）の全高h2より低くして
小型、薄型化を図り、更には安定性を増長できる点であ
る。つまり、第１図（ｂ）のSIL用端子２の折り曲げ部2
3は、その端子形状からあまり高い位置に設定しにく
い。このためマザーボード４の表面から基板１の下端ま
での距離h1が第２図（ｂ）のh1′より高くなり、この結
果h2＞h2′になる。しかし、これはあくまで技術的なこ
とであり、折り曲げ部23の位置を高くすることで可及的
にh1を短縮できる。或いはクリップ22の直下で水平に折
り曲げてから、更にDIL用端子のように２回折り曲げて
もよい。
以下、第３図および第４図を参照してDIL用端子７を用
いた本考案の一実施例を説明する。
いた本考案の一実施例を説明する。
第３図はDIL用端子取付時の説明図である。この種のDIL
用端子７は図示せぬタイバーによって櫛の歯状に連結し
ており、隣接する端子間のピッチは例えば2.54mmであ
る。そこで、先ず第３図（ａ）のように基板１の表面側
からタイバーで連結された端子7A,7C,……を固定する。
次に基板１を（ｂ）のように裏返し、半ピッチ（1.27m
m）送って別のタイバーで連結された端子7B,7D,……を
固定する。このようにすると端子7A,7B,7C,……は交互
に逆向きに固定され、且つそのピッチはタイバーで連結
されている2.54mmの半分（1.27mm）になる。このように
して固定された端子7A,7B,7C,……を、タイバーを切断
してから第２図のようにフォーミングする。
用端子７は図示せぬタイバーによって櫛の歯状に連結し
ており、隣接する端子間のピッチは例えば2.54mmであ
る。そこで、先ず第３図（ａ）のように基板１の表面側
からタイバーで連結された端子7A,7C,……を固定する。
次に基板１を（ｂ）のように裏返し、半ピッチ（1.27m
m）送って別のタイバーで連結された端子7B,7D,……を
固定する。このようにすると端子7A,7B,7C,……は交互
に逆向きに固定され、且つそのピッチはタイバーで連結
されている2.54mmの半分（1.27mm）になる。このように
して固定された端子7A,7B,7C,……を、タイバーを切断
してから第２図のようにフォーミングする。
第４図はマザーボードへの搭載時の説明図である。
（ａ）は全体の斜視図、（ｂ）はランド部拡大図、
（ｃ）は半田付け部拡大図である。マザーボード４はセ
ラミック基板で、その表面には（ｂ）に拡大して示すよ
うに配線パターン41やランド42が印刷形成されている。
DIL用端子７を固定してフォーミングした基板１は、予
めクリーム半田６が印刷されたランド42上に端子７を位
置決めして載置され、その粘着力で保持されたまま加熱
炉へ搬入される。そして、加熱されて半田６が溶融する
と、端子７とランド42間は完全に固定される。端子７と
基板１の間も半田６で固定されているが、この半田６は
マザーボード４への搭載前にフローディップで付着させ
たものである。マザーボード４には他のIC等の電子部品
31やチップ抵抗等のチップ部品32も同時にリフロー半田
で面実装される。
（ａ）は全体の斜視図、（ｂ）はランド部拡大図、
（ｃ）は半田付け部拡大図である。マザーボード４はセ
ラミック基板で、その表面には（ｂ）に拡大して示すよ
うに配線パターン41やランド42が印刷形成されている。
DIL用端子７を固定してフォーミングした基板１は、予
めクリーム半田６が印刷されたランド42上に端子７を位
置決めして載置され、その粘着力で保持されたまま加熱
炉へ搬入される。そして、加熱されて半田６が溶融する
と、端子７とランド42間は完全に固定される。端子７と
基板１の間も半田６で固定されているが、この半田６は
マザーボード４への搭載前にフローディップで付着させ
たものである。マザーボード４には他のIC等の電子部品
31やチップ抵抗等のチップ部品32も同時にリフロー半田
で面実装される。
本考案では基板１を縦型に使用するSIL型HiCを面実装す
るようにしているが、これは基板１を水平に使用するDI
L型HiCよりマザーボード４上への実装密度が高くなるか
らである。
るようにしているが、これは基板１を水平に使用するDI
L型HiCよりマザーボード４上への実装密度が高くなるか
らである。
以上述べたように本考案によれば、SIL型HiCをマザーボ
ード上に面実装することができる。また、基板は高密度
実装を可能にする縦型であるが安定性がよく、半田付け
前の状態で搬送しても倒れにくい利点がある。
ード上に面実装することができる。また、基板は高密度
実装を可能にする縦型であるが安定性がよく、半田付け
前の状態で搬送しても倒れにくい利点がある。
第１図は本考案の第１の原理図、 第２図は本考案の第２の原理図、 第３図は本考案のDIL用端子取付時の説明図、 第４図は本考案のマザーボード搭載時の説明図、 第５図は従来のディスクリート実装型端子の説明図、 第６図は従来の面実装型端子の説明図である。 図中、１は回路基板、２はSIL用端子、３は電子部品、
４はマザーボード、６は半田、７はDIL用端子である。
４はマザーボード、６は半田、７はDIL用端子である。
Claims (2)
- 【請求項１】電子部品（３）を実装する小面積の回路基
板（１）と、 該回路基板の一端部に固定された複数のシングルインラ
イン用端子（２）とを備え、 該端子を交互に逆向きに折り曲げ、前記基板を立てた状
態でマザーボードに面実装できる形状にフォーミングし
てなることを特徴とする混成集積回路。 - 【請求項２】電子部品（３）を実装する小面積の回路基
板（１）と、 該回路基板の一端部に交互に逆向きとなるよう固定され
た複数のデュアルインライン用端子（７）とを備え、 該端子を交互に逆向きに折り曲げ、前記基板を立てた状
態でマザーボードに面実装できる形状にフォーミングし
てなることを特徴とする混成集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1989090551U JPH0710517Y2 (ja) | 1989-08-01 | 1989-08-01 | 混成集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1989090551U JPH0710517Y2 (ja) | 1989-08-01 | 1989-08-01 | 混成集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0330457U JPH0330457U (ja) | 1991-03-26 |
| JPH0710517Y2 true JPH0710517Y2 (ja) | 1995-03-08 |
Family
ID=31640068
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1989090551U Expired - Lifetime JPH0710517Y2 (ja) | 1989-08-01 | 1989-08-01 | 混成集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0710517Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009233297A (ja) * | 2008-03-25 | 2009-10-15 | Akira Okada | 干し回る君 |
-
1989
- 1989-08-01 JP JP1989090551U patent/JPH0710517Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0330457U (ja) | 1991-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0346035B1 (en) | Terminal structure and process of fabricating the same | |
| US5588205A (en) | Method of manufacturing a high density integrated circuit module having complex electrical interconnect rails | |
| US5610436A (en) | Surface mount device with compensation for thermal expansion effects | |
| JPH05206688A (ja) | 半導体装置とその面実装方法 | |
| KR100895964B1 (ko) | 저 프로파일 집적 모듈 상호접속들 | |
| JPH09289052A (ja) | モジュールの実装構造 | |
| JPH0710517Y2 (ja) | 混成集積回路 | |
| JPH03145186A (ja) | 半導体モジュール | |
| JPS60260192A (ja) | 混成集積回路の製造方法 | |
| US4536825A (en) | Leadframe having severable fingers for aligning one or more electronic circuit device components | |
| JPS617692A (ja) | 導体ピンの固着方法および導体ピン固着のプリント配線板 | |
| JPH02151095A (ja) | 基板に対するｉｃの実装方法およびｉｃ実装基板 | |
| JP2655118B2 (ja) | 半導体装置 | |
| JPH04276649A (ja) | 複合形半導体装置およびその実装構造体並びにその実装方法 | |
| JP2503873B2 (ja) | 集積回路パッケ―ジの構造 | |
| JPH05327161A (ja) | 電子回路モジュール | |
| JPH0823163A (ja) | 基板の実装方法 | |
| JPH0396292A (ja) | 印刷配線板 | |
| JPH04134874U (ja) | 面実装型混成集積回路モジユール | |
| JPH0810192Y2 (ja) | 半導体の実装構造 | |
| JPS635248Y2 (ja) | ||
| JPH0593073U (ja) | プリント基板実装構造 | |
| JP2550879B2 (ja) | 半導体装置の実装構造 | |
| JPH08222692A (ja) | 複合形半導体装置およびその実装構造体並びにその実装方法 | |
| JPH03123096A (ja) | ハイブリッドｉｃの製造方法およびその構造 |