JPH07106497A - 半導体装置およびそれに用いるリードフレーム - Google Patents
半導体装置およびそれに用いるリードフレームInfo
- Publication number
- JPH07106497A JPH07106497A JP5246660A JP24666093A JPH07106497A JP H07106497 A JPH07106497 A JP H07106497A JP 5246660 A JP5246660 A JP 5246660A JP 24666093 A JP24666093 A JP 24666093A JP H07106497 A JPH07106497 A JP H07106497A
- Authority
- JP
- Japan
- Prior art keywords
- die pad
- lead frame
- semiconductor device
- semiconductor chip
- back surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【構成】半導体チップを搭載するダイパッドの表面全体
をエッチング処理によりハーフエッチ部とし、かつダイ
パッドの裏面に連続した凹凸形状のディンプル加工部を
設けたリードフレームを用い、ダイパッドに搭載した半
導体チップとインナーリードを電気的に接続し、前記リ
ードフレームのアウターリードを除いて樹脂封止したこ
とを特徴とする半導体装置およびそれに用いるリードフ
レーム。 【効果】ダイパッドの表面全体をハーフエッチ部とした
ことにより、薄型のダイパッドとなり、その分だけ封止
樹脂の厚みを薄くできる。また、裏面に連続した凹凸形
状のディンプル加工部を設けたことにより、応力集中を
凹凸形状によって分断することができ、したがって応力
集中により発生する封止樹脂のクラックを防ぐことがで
きる。
をエッチング処理によりハーフエッチ部とし、かつダイ
パッドの裏面に連続した凹凸形状のディンプル加工部を
設けたリードフレームを用い、ダイパッドに搭載した半
導体チップとインナーリードを電気的に接続し、前記リ
ードフレームのアウターリードを除いて樹脂封止したこ
とを特徴とする半導体装置およびそれに用いるリードフ
レーム。 【効果】ダイパッドの表面全体をハーフエッチ部とした
ことにより、薄型のダイパッドとなり、その分だけ封止
樹脂の厚みを薄くできる。また、裏面に連続した凹凸形
状のディンプル加工部を設けたことにより、応力集中を
凹凸形状によって分断することができ、したがって応力
集中により発生する封止樹脂のクラックを防ぐことがで
きる。
Description
【０００１】
【産業上の利用分野】本発明は半導体パッケージの耐ク
ラック性の向上を図り、かつ薄型のパッケージとするこ
とができる半導体装置およびそのリードフレームに関す
るものである。
ラック性の向上を図り、かつ薄型のパッケージとするこ
とができる半導体装置およびそのリードフレームに関す
るものである。
【０００２】
【従来の技術】近年、半導体装置のパッケージの小型化
が進み、薄型パッケージが増えてきている。しかし、薄
型パッケージは、薄くなればなるほど封止樹脂にクラッ
クが生じる頻度が高くなり、製品の耐久性や信頼性が低
くなるという問題があった。
が進み、薄型パッケージが増えてきている。しかし、薄
型パッケージは、薄くなればなるほど封止樹脂にクラッ
クが生じる頻度が高くなり、製品の耐久性や信頼性が低
くなるという問題があった。
【０００３】すなわち、半導体装置の封止樹脂に用いる
エポキシ樹脂は、熱膨張率が略２×10-5／℃であるのに
対し、半導体チップを搭載しているダイパッドやリード
フレームには４２合金（ニッケル42重量％、残り鉄）等
の熱膨張率が略 0.5×10-5／℃であるものを用いている
ので、両者の熱膨張率は大きく相違している。このた
め、温度差の生じる熱履歴を受けると、特に半導体チッ
プを搭載しているダイパッド周辺の近傍に応力集中を起
こし、その結果そこの樹脂にクラックが生じる、という
問題があった。
エポキシ樹脂は、熱膨張率が略２×10-5／℃であるのに
対し、半導体チップを搭載しているダイパッドやリード
フレームには４２合金（ニッケル42重量％、残り鉄）等
の熱膨張率が略 0.5×10-5／℃であるものを用いている
ので、両者の熱膨張率は大きく相違している。このた
め、温度差の生じる熱履歴を受けると、特に半導体チッ
プを搭載しているダイパッド周辺の近傍に応力集中を起
こし、その結果そこの樹脂にクラックが生じる、という
問題があった。
【０００４】このような封止樹脂のクラックは、外観的
にも好ましくないばかりでなく、パッケージ本来の防湿
機能や封止機能を失わせ半導体装置の信頼性を低下させ
ることになるものである。
にも好ましくないばかりでなく、パッケージ本来の防湿
機能や封止機能を失わせ半導体装置の信頼性を低下させ
ることになるものである。
【０００５】
【発明が解決しようとする課題】本発明は、上述のよう
なクラックが生じ易いという薄型パッケージの欠点を踏
まえ、半導体チップを搭載しているダイパッドと封止樹
脂との応力集中を分散して、封止樹脂のクラックを防止
した薄型パッケージを提案するとともに、薄型パッケー
ジに対応した半導体装置用のリードフレームの形状を提
供しようとするものである。
なクラックが生じ易いという薄型パッケージの欠点を踏
まえ、半導体チップを搭載しているダイパッドと封止樹
脂との応力集中を分散して、封止樹脂のクラックを防止
した薄型パッケージを提案するとともに、薄型パッケー
ジに対応した半導体装置用のリードフレームの形状を提
供しようとするものである。
【０００６】
【課題を解決するための手段】すなわち本発明は、半導
体チップを搭載するダイパッドの表面全体をエッチング
処理によりハーフエッチ部とし、かつダイパッドの裏面
に連続した凹凸形状のディンプル加工部を設けたリード
フレームを用い、ダイパッドに搭載した半導体チップと
インナーリードを電気的に接続し、前記リードフレーム
のアウターリードを除いて樹脂封止したことを特徴とす
る半導体装置である。
体チップを搭載するダイパッドの表面全体をエッチング
処理によりハーフエッチ部とし、かつダイパッドの裏面
に連続した凹凸形状のディンプル加工部を設けたリード
フレームを用い、ダイパッドに搭載した半導体チップと
インナーリードを電気的に接続し、前記リードフレーム
のアウターリードを除いて樹脂封止したことを特徴とす
る半導体装置である。
【０００７】また、本発明は、半導体チップを搭載する
ダイパッドの表面全体をエッチング処理によりハーフエ
ッチ部を設け、かつダイパッドの裏面に連続した凹凸形
状のディンプル加工部を設けたことを特徴とするリード
フレームでもある。さらに言えば、ハーフエッチ部のエ
ッチング深度は、原材料の金属板の厚みの１／５〜１／
２の範囲が良く、またディンプル加工部の凹凸の山頂か
ら谷底までのエッチング深度は、原材料の金属板の厚み
の３／10〜２／５の範囲が良い。
ダイパッドの表面全体をエッチング処理によりハーフエ
ッチ部を設け、かつダイパッドの裏面に連続した凹凸形
状のディンプル加工部を設けたことを特徴とするリード
フレームでもある。さらに言えば、ハーフエッチ部のエ
ッチング深度は、原材料の金属板の厚みの１／５〜１／
２の範囲が良く、またディンプル加工部の凹凸の山頂か
ら谷底までのエッチング深度は、原材料の金属板の厚み
の３／10〜２／５の範囲が良い。
【０００８】
【作用】ダイパッドの表面全体をハーフエッチ部とした
ことにより、薄型のダイパッドとなり、その分だけ封止
樹脂の厚みを薄くできる。また、裏面に連続した凹凸形
状のディンプル加工部を設けたことにより、応力集中を
凹凸形状によって分断することができ、局部的な応力の
集中を分散できる。
ことにより、薄型のダイパッドとなり、その分だけ封止
樹脂の厚みを薄くできる。また、裏面に連続した凹凸形
状のディンプル加工部を設けたことにより、応力集中を
凹凸形状によって分断することができ、局部的な応力の
集中を分散できる。
【０００９】
【実施例】本発明の一実施例を示す図１に基づいて、以
下詳細に説明する。半導体チップ１は、リードフレーム
のダイパッド２の上に、例えば銀ペーストのような導電
性接着剤により搭載固定され、金ワイヤ３によって、リ
ードフレームのインナーリード４と電気的に接続されて
いる。ダイパッド２の表面はハーフエッチ部２ａ、裏面
は山と谷からなる連続した凹凸形状のディンプル加工部
２ｂとなっている。
下詳細に説明する。半導体チップ１は、リードフレーム
のダイパッド２の上に、例えば銀ペーストのような導電
性接着剤により搭載固定され、金ワイヤ３によって、リ
ードフレームのインナーリード４と電気的に接続されて
いる。ダイパッド２の表面はハーフエッチ部２ａ、裏面
は山と谷からなる連続した凹凸形状のディンプル加工部
２ｂとなっている。
【００１０】図２に、ダイパッド２の表裏のエッチング
深度の程度を示す。図２において、原材料の金属板の厚
みをｔとすると、表面のハーフエッチ部２ａのエッチン
グ深度は、（１／５〜１／２）ｔの範囲が良い。１／５
より小さいときは、薄型パッケージを作成するには充分
でなく、１／２より大きいときは、裏面のディンプル加
工部２ｂのエッチング深度との兼ね合いもあるが、ダイ
パッド２自体の厚みが不足して機械的強度の低下を招
く。
深度の程度を示す。図２において、原材料の金属板の厚
みをｔとすると、表面のハーフエッチ部２ａのエッチン
グ深度は、（１／５〜１／２）ｔの範囲が良い。１／５
より小さいときは、薄型パッケージを作成するには充分
でなく、１／２より大きいときは、裏面のディンプル加
工部２ｂのエッチング深度との兼ね合いもあるが、ダイ
パッド２自体の厚みが不足して機械的強度の低下を招
く。
【００１１】裏面のディンプル加工部２ｂの凹凸の山頂
から谷底までのエッチング深度は、原材料の金属板の厚
みの３／10〜２／５の範囲が良い。３／10より小さいと
きは応力集中を凹凸形状によって分断するには不十分で
あり、２／５より大きいときは、表面のハーフエッチ部
２ａのエッチング深度との兼ね合いもあるが、ダイパッ
ド２自体の厚みが不足して機械的強度の低下を招く。
から谷底までのエッチング深度は、原材料の金属板の厚
みの３／10〜２／５の範囲が良い。３／10より小さいと
きは応力集中を凹凸形状によって分断するには不十分で
あり、２／５より大きいときは、表面のハーフエッチ部
２ａのエッチング深度との兼ね合いもあるが、ダイパッ
ド２自体の厚みが不足して機械的強度の低下を招く。
【００１２】本発明の半導体装置は、アウターリードを
除いて封止樹脂６により密封され、半導体装置のパッケ
ージとなる。封止樹脂６の厚みは、従来のものに比べて
薄く設定されている。
除いて封止樹脂６により密封され、半導体装置のパッケ
ージとなる。封止樹脂６の厚みは、従来のものに比べて
薄く設定されている。
【００１３】
【発明の効果】本発明の半導体装置によれば、ダイパッ
ドの表面全体をハーフエッチ部としたことにより、薄型
のダイパッドとなり、その分だけ封止樹脂の厚みを薄く
できる。また、裏面に連続した凹凸形状のディンプル加
工部を設けたことにより、応力集中を凹凸形状によって
分断することができ、したがって応力集中により発生す
る封止樹脂のクラックを防ぐことができる。付け加える
に、ハーフエッチ部としたダイパッドの表面は微細な粗
面を呈するので、半導体チップをダイパッドに接着固定
する導電性接着剤は、強固な接着力でダイパッドと接合
するものであり、結果として半導体チップは強固な接着
力でダイパッドに固定されるという好都合さがある。
ドの表面全体をハーフエッチ部としたことにより、薄型
のダイパッドとなり、その分だけ封止樹脂の厚みを薄く
できる。また、裏面に連続した凹凸形状のディンプル加
工部を設けたことにより、応力集中を凹凸形状によって
分断することができ、したがって応力集中により発生す
る封止樹脂のクラックを防ぐことができる。付け加える
に、ハーフエッチ部としたダイパッドの表面は微細な粗
面を呈するので、半導体チップをダイパッドに接着固定
する導電性接着剤は、強固な接着力でダイパッドと接合
するものであり、結果として半導体チップは強固な接着
力でダイパッドに固定されるという好都合さがある。
【００１４】本発明の半導体装置およびリードフレーム
は、半導体の薄型パッケージにあって発生頻度の高い樹
脂クラックを防ぎ、半導体装置の信頼性を高めるもので
あり、実用上きわめて優れている。
は、半導体の薄型パッケージにあって発生頻度の高い樹
脂クラックを防ぎ、半導体装置の信頼性を高めるもので
あり、実用上きわめて優れている。
【００１５】
【図１】本発明の半導体装置の一実施例を示す説明図で
ある。
ある。
【図２】本発明のリードフレームのダイパッドの形状の
一例を示す断面図である。
一例を示す断面図である。
１・・・半導体チップ ２・・・ダイパッド ３・・・金ワイヤ ４・・・インナーリード ５・・・アウターリード ６・・・封止樹脂
───────────────────────────────────────────────────── フロントページの続き (72)発明者 永松 貴宏 東京都台東区台東一丁目５番１号 凸版印 刷株式会社内 (72)発明者 飯塚 広芳 東京都台東区台東一丁目５番１号 凸版印 刷株式会社内 (72)発明者 金沢 憲司 東京都台東区台東一丁目５番１号 凸版印 刷株式会社内 (72)発明者 元吉 敏文 東京都台東区台東一丁目５番１号 凸版印 刷株式会社内 (72)発明者 河西 純一 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 佐藤 光孝 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 竹下 康一 鹿児島県薩摩郡入来町副田5950番地 株式 会社九州富士通エレクトロニクス内
Claims (2)
- 【請求項１】半導体チップを搭載するダイパッドの表面
全体をエッチング処理によりハーフエッチ部とし、かつ
ダイパッドの裏面に連続した凹凸形状のディンプル加工
部を設けたリードフレームを用い、ダイパッドに搭載し
た半導体チップとインナーリードを電気的に接続し、前
記リードフレームのアウターリードを除いて樹脂封止し
たことを特徴とする半導体装置。 - 【請求項２】半導体チップを搭載するダイパッドの表面
全体をエッチング処理によりハーフエッチ部を設け、か
つダイパッドの裏面に連続した凹凸形状のディンプル加
工部を設けたことを特徴とするリードフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5246660A JPH07106497A (ja) | 1993-10-01 | 1993-10-01 | 半導体装置およびそれに用いるリードフレーム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5246660A JPH07106497A (ja) | 1993-10-01 | 1993-10-01 | 半導体装置およびそれに用いるリードフレーム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07106497A true JPH07106497A (ja) | 1995-04-21 |
Family
ID=17151728
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5246660A Withdrawn JPH07106497A (ja) | 1993-10-01 | 1993-10-01 | 半導体装置およびそれに用いるリードフレーム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07106497A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002353393A (ja) * | 2001-05-24 | 2002-12-06 | Sony Corp | リードフレーム、半導体装置、及び半導体装置の製造方法 |
| CN102148213A (zh) * | 2011-03-08 | 2011-08-10 | 日月光半导体（威海）有限公司 | 高功率芯片封装构造的导线架及其制造方法 |
| WO2017094185A1 (ja) * | 2015-12-04 | 2017-06-08 | ルネサスエレクトロニクス株式会社 | 半導体チップおよび半導体装置並びに電子装置 |
-
1993
- 1993-10-01 JP JP5246660A patent/JPH07106497A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002353393A (ja) * | 2001-05-24 | 2002-12-06 | Sony Corp | リードフレーム、半導体装置、及び半導体装置の製造方法 |
| CN102148213A (zh) * | 2011-03-08 | 2011-08-10 | 日月光半导体（威海）有限公司 | 高功率芯片封装构造的导线架及其制造方法 |
| WO2017094185A1 (ja) * | 2015-12-04 | 2017-06-08 | ルネサスエレクトロニクス株式会社 | 半導体チップおよび半導体装置並びに電子装置 |
| JPWO2017094185A1 (ja) * | 2015-12-04 | 2018-09-13 | ルネサスエレクトロニクス株式会社 | 半導体チップおよび半導体装置並びに電子装置 |
| US10777475B2 (en) | 2015-12-04 | 2020-09-15 | Renesas Electronics Corporation | Semiconductor chip, semiconductor device, and electronic device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5653891A (en) | Method of producing a semiconductor device with a heat sink | |
| JP3420057B2 (ja) | 樹脂封止型半導体装置 | |
| US6602803B2 (en) | Direct attachment semiconductor chip to organic substrate | |
| US5229329A (en) | Method of manufacturing insulated lead frame for integrated circuits | |
| JP2927982B2 (ja) | 半導体装置 | |
| JPH07106497A (ja) | 半導体装置およびそれに用いるリードフレーム | |
| US6414379B1 (en) | Structure of disturbing plate having down set | |
| JP3427492B2 (ja) | 凸型ヒートシンク付き半導体装置及びその凸型ヒートシンクの製造方法 | |
| JPH0729927A (ja) | 半導体集積回路装置の製造方法 | |
| JPH05315511A (ja) | リードフレーム材およびその製造方法 | |
| JP2000068303A (ja) | 半導体装置の製造方法 | |
| EP0723293A1 (en) | Semiconductor device with a heat sink and method of producing the heat sink | |
| JPS611042A (ja) | 半導体装置 | |
| JPH10135249A (ja) | 樹脂封止型半導体装置 | |
| JPH079961B2 (ja) | 樹脂封止形半導体装置 | |
| JPH02105449A (ja) | 半導体装置用リードフレーム | |
| JPS5854507B2 (ja) | リ−ドフレ−ムの製造方法 | |
| JPH10284648A (ja) | 半導体装置 | |
| JPS61241954A (ja) | 半導体装置 | |
| JPH09275176A (ja) | 樹脂封止型半導体装置 | |
| JPH06204264A (ja) | 樹脂封止型半導体装置 | |
| JPH0697208A (ja) | 半導体チップの実装構造 | |
| JP2845600B2 (ja) | リードフレーム | |
| JPH0567722A (ja) | 樹脂封止型半導体装置 | |
| JPH08181267A (ja) | 複合リードフレーム用接着基材及びそれを用いた複合リードフレーム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20001226 |